CN104617000A - 半导体封装体及其制造方法 - Google Patents

半导体封装体及其制造方法 Download PDF

Info

Publication number
CN104617000A
CN104617000A CN201410205880.6A CN201410205880A CN104617000A CN 104617000 A CN104617000 A CN 104617000A CN 201410205880 A CN201410205880 A CN 201410205880A CN 104617000 A CN104617000 A CN 104617000A
Authority
CN
China
Prior art keywords
pad
wire
cell substrate
ground connection
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410205880.6A
Other languages
English (en)
Other versions
CN104617000B (zh
Inventor
裵振浩
郑冠镐
河晟权
金宗铉
闵复奎
申宰源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104617000A publication Critical patent/CN104617000A/zh
Application granted granted Critical
Publication of CN104617000B publication Critical patent/CN104617000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

一种制造半导体封装体的方法包括以下步骤：形成条状基板，所述条状基板包括：多个单元基板、第一接地连接焊盘、第二接地连接焊盘和测试布线，其中多个单元基板中的每个单元基板被提供具有在单元基板的第一表面上的第一连接焊盘和第二连接焊盘，并且每个单元基板通过插入锯线而彼此电隔离和物理隔离，第一接地连接焊盘形成在相应的单元基板上，第一接地连接焊盘中的每个与在相应的单元基板之上的第一连接焊盘电耦接，第二接地连接焊盘形成在单元基板的第一表面上的锯线上，并且与单元基板电隔离，以及测试布线形成在锯线上，测试布线与单元基板电隔离，并且与第二接地连接焊盘电耦接；以及将半导体芯片附着到相应的单元基板上。

Description

半导体封装体及其制造方法
相关申请的交叉引用
本申请要求2013年11月1日向韩国知识产权局提交的申请号为10-2013-0132044的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开总体而言涉及一种半导体技术，更具体而言，涉及一种半导体封装体及其制造方法。
背景技术
通常，封装工艺包括：用于通过切割晶片而将制造在晶片上的半导体芯片单个化的切割工艺、用于将单个化的芯片附着到基板上的芯片附着工艺、用于将半导体芯片的接合焊盘与基板的连接焊盘连接的导线接合工艺以及用于以模制构件封装半导体芯片的模制工艺。
条状基板可以具有多个单元基板。
发明内容
在一个实施例中，一种制造半导体封装体的方法可以包括以下步骤：形成条状基板，所述条状基板包括：多个单元基板、第一接地连接焊盘、第二接地连接焊盘以及测试布线，其中多个单元基板中的每个单元基本被提供具有在单元基板的第一表面上的第一连接焊盘和第二连接焊盘，并且每个单元基板利用插入锯线(saw line)而彼此相互电隔离和物理隔离，第一接地连接焊盘可以形成在相应的单元基板上，第一接地连接焊盘中的每个可以与在相应的单元基板之上的第一连接焊盘电耦接，第二接地连接焊盘可以形成在单元基板的第一表面侧上的锯线上并且与单元基板电隔离，以及测试布线可以形成在锯线上，测试布线可以与单元基板电隔离并且与第二接地连接焊盘电耦接；以及将半导体芯片附着到相应的单元基板上；形成将第一接地连接焊盘和第二接地连接焊盘电连接的第一导线；形成将单元基板的第一连接焊盘和半导体芯片的第一接合焊盘电连接的第二导线；以及形成将单元基板的第二连接焊盘和半导体芯片的第二接合焊盘电连接的第三导线。
在一个实施例中，一种半导体封装体可以包括：单元基板，在其第一表面上形成有第一连接焊盘和第二连接焊盘；第一接地连接焊盘，其可以形成在单元基板的第一表面上并且与第一连接焊盘电耦接；半导体芯片，被附着至单元基板的第一表面上，半导体芯片可以具有与第一连接焊盘电耦接的第一接合焊盘和与第二连接焊盘电耦接的第二接合焊盘；模制部分，可以形成在单元基板的第一表面之上并且模制半导体芯片；第一导线，可以具有与第一接地连接焊盘电耦接的第一端部和电开路的第二端部；第二导线，可以形成在模制部分的内部中并且将第一连接焊盘和第一接合焊盘电耦接；以及第三导线，可以形成在模制部分的内部中并且将第二连接焊盘和第二接合焊盘电耦接。
附图说明
图1至3是说明根据一个实施例的条状基板的图。
图4至8是说明各种形式的条状基板的图。
图9至15是说明根据一个实施例的制造半导体封装体的工艺步骤的图。
图16是说明根据一个实施例的半导体封装体的截面图。
图17是示出应用根据各种实施例的半导体封装体的电子系统的框图。
图18是说明可以包括根据各种实施例的半导体封装体的存储卡的框图。
具体实施方式
此后，将参照附图详细地描述各种实施例。
参见图1至图3，条状基板10具有第一表面11和与第一表面11相对的第二表面12，并且可以包括多个单元基板10A、第一接地连接焊盘200和第二接地连接焊盘300以及测试布线400。测试布线400可以包括连接布线410和测试焊盘420。这里，图1是说明条状基板10的平面图，图2是沿着图1中的线A-A’截取的截面图，以及图3是沿着图1中的线B-B’截取的截面图。
单元基板10A可以被形成使得它们利用插入锯线SL而彼此间隔开。锯线SL表示彼此相邻的单元基板10A之间的空间。例如，单元基板10A可以利用插入锯线SL而被布置成列和行的矩阵形状。尽管在实施例中示出九个单元基板10A并且被布置成3×3的矩阵，但是本实施例并非特定限制于此，以及形成在条状基板10之上的单元基板10A的数目和单元基板10A布置的形状可以变化。
每个单元基板10A可以包括彼此形成在不同的层中的电路布线110、120和130，以及将形成在不同的层中的电路布线110、120和130耦接的导电通孔140。例如，每个单元基板10A可以包括形成在第一表面11之上的第一电路布线层110、形成在第二表面12之上的第二电路布线层120和形成在单元基板10A的内部中的第三电路布线层130，并且导电通孔140可以穿通第一表面11或第二表面12以将第一电路布线层110与第三电路布线层130电耦接以及将第二电路布线层120与第三电路布线层130电耦接。包括在每个单元基板10A中的第一电路布线层110可以包括单个第一连接焊盘111A和通过导线与半导体芯片电耦接的多个第二连接焊盘111B，以及包括在每个单元基板10A的第二电路布线层120可以包括附着有诸如焊料球的外部连接端子的多个外部电极121。
导电通孔140可以通过形成穿通第一表面11或第二表面12的盲通孔BVH来形成，以暴露出第三电路布线层130并填充导电材料，例如在盲通孔BVH中的铜。
形成在不同的单元基板10A中的电路布线110、120和130彼此电隔离，使得导电通孔140的电气故障可以通过单独的单元基板10A来测试。也就是说，单元基板10A彼此电隔离。用于导电通孔140的电气故障的测试可以将电流由单独的单元基板10A流动以检查电流是否在形成在第一表面11之上的第一电路布线层110和形成在第二表面12之上的第二电路布线层120之间流动来执行。
单个第一接地连接焊盘200可以形成在每个单元基板10A的第一表面11上。第一接地连接焊盘200可以通过布线500与第一连接焊盘111A电耦接。当形成第一电路布线层110时，第一接地连接焊盘200和布线500可以沿着第一电路布线层110来形成。
尽管在图1至3中所示的实施例可以是针对单个第一连接焊盘111A和单个第一接地连接焊盘200可以形成在每个单元基板10A上的情况，但是本实施例并非特定限制于此，且多个第一连接焊盘111A和多个第一接地连接焊盘200可以形成在每个单元基板10A之上。例如，如图4中所示，两个第一连接焊盘111A和两个第一接地连接焊盘200可以形成在每个单元基板10A上。两个第一连接焊盘111A可以采用一对一的方式与两个第一接地连接焊盘200相对应。因而，两个第一连接焊盘111A可以分别通过两个单独的布线500A而与它们相对应的第一接地连接焊盘200电耦接。可替选地，如图5中所示，单个第一连接焊盘111A和两个第一接地连接焊盘200可以形成在每个单元基板10A上，以及单个第一连接焊盘111A可以通过单个布线500B而与两个第一接地连接焊盘200电耦接。
尽管图1至5中的实施例描述和示出第一连接焊盘111A和第一接地连接焊盘200分别形成并且第一连接焊盘111A和第一接地连接焊盘200通过布线500、500A或500B电耦接的实施例，但是本实施例并非特定限制于此，且第一连接焊盘111A和第一接地连接焊盘200可以被整体地形成，如图6中所示。
再次参见图1和图3，第二接地连接焊盘300形成在第一表面11上的锯线SL中、上方、处或上，使得它们对应于单元基板10A的第一接地连接焊盘200，并且与单元基板10A电隔离。为了最小化在之后的工艺中形成的用于将第二接地连接焊盘300与它们相应的第一接地连接焊盘200电耦接的导线的长度，第一接地连接焊盘200可以被设置在单元基板10A的边缘之上，而第二接地连接焊盘300可以被设置在与它们相应的第一接地连接焊盘200相邻的锯线SL中、上方、处或上。
测试布线400可以形成在锯线SL中、上或处，并且与单元基板10A电绝缘，而与第二接地连接焊盘300电耦接。测试布线400可以包括连接布线410和测试焊盘420。
连接布线410可以沿着锯线SL来形成，并且可以与第二接地连接焊盘300电耦接。测试焊盘420可以与形成在条状基板10的第一表面11之上的连接布线410电耦接。测试焊盘420可以是模制栅图案，形成在具有诸如铜或金的导电材料的条状基板10的边缘之上，便于去除模制工艺时模制构件的其余部分。在一个实施例中，连接布线410可以形成在条状基板10的第一表面11之上，并且与第二接地连接焊盘300和测试焊盘420直接连接。
尽管实施例描述和示出针对连接布线410形成在条状基板10的第一表面11之上并且与第二接地连接焊盘300和测试焊盘420直接连接的情况，但是本实施例并非特定限制于此，且可以修改成各种形式。例如，如图7中所示，连接布线410可以形成在条状基板10的内部中。连接布线410可以通过穿通第一表面11的第一导电通孔430与第二接地连接焊盘300电耦接，并且可以通过穿通第一表面11的第二导电通孔440与测试焊盘420电耦接。可替选地，如图8中所示，连接布线410可以形成在条状基板10的第二表面12之上。连接布线410可以通过穿通第一表面11和第二表面12的第三导电通孔430A与第二接地连接焊盘300电耦接，并且可以通过穿通第一表面11和第二表面12的第四导电通孔440A与测试焊盘420电耦接。
再次参见图2和3，用于保护第一电路布线层110和第二电路布线层120免受外部环境的影响，暴露出第一连接焊盘111A和第二连接焊盘111B、第一接地连接焊盘200和第二接地连接焊盘300、测试焊盘420和外部电极121的钝化层600可以形成在第一表面11和第二表面12之上。
尽管在附图中未示出，但是如果导电通孔140被恰当地形成，则第一电路布线层110和第二电路布线层120通过导电通孔140电连接。然而，如果导电通孔140未被恰当地形成，则第一电路布线层110和第二电路布线层120不通过导电通孔140电连接。
在制造如上所述的条状基板10之后，导电通孔140的电气故障可以通过单独的单元基板10A来测试(在下文中，‘导电通孔测试’)。
用于导电通孔140的电气故障的测试可以通过将电流由单独的单元基板10A流动以检查电流是否在形成在第一表面11之上的第一电路布线层110和形成在第二表面12之上的第二电路布线层120之间流动来执行。
如果电流被确定为在第一电路布线层110和第二电路布线层120之间流动时，则单元基板10A被认为成通过导电通孔测试并且将对单元基板10A执行后续的工艺。相反地，如果电流被确定为未在第一电路布线层110和第二电路布线层120之间流动时，则单元基板10A被认为成未通过导电通孔测试并且将不对单元基板10A执行后续的工艺。因此，由于可以防止不必要的工艺的进展，所以不对应该作为差的和产量降低而丢弃的单元基板10A执行另外的工艺。
参见图9，半导体芯片20可以被附着在单独的单元基板10A上。实施例描述和示出针对所有的单元基板10A通过导电通孔测试的情况。尽管未示出，但是如果存在未通过导电通孔测试的单元基板10A，则半导体芯片不附着到单元基板10A上。
每个半导体芯片20可以包括电路单元(未示出)以及第一接合焊盘23A和第二接合焊盘23B。电路单元形成在半导体芯片20的内部中，以及可以包括用于储存数据的数据储存单元和用于处理数据的数据处理单元，以及可以包括用于芯片操作所需的半导体元件，例如晶体管、电容器、熔丝等。第一接合焊盘23A和第二接合焊盘23B是用于与外部电连接的电路单元的电触点，并且可以形成在半导体芯片20的第一表面21之上。第一接合焊盘23A可以通过形成在半导体芯片20的内部中的电路单元与第二接合焊盘23B电耦接。半导体芯片20与第一表面21相对的第二表面(未示出)可以通过粘合构件24的媒介而附着至单元基板10A上(参见图10)。
参见图10，第一导线30可以通过导线接合装置来形成，其将形成在基板单元10A之上的第一接地连接焊盘200和形成在锯线SL之上的第二接地连接焊盘300电耦接。
导线接合装置可以包括用于将导线传送到预定位置的毛细管1、用于夹住导线以切断导线的导线箝夹器2和用于监测导线的接合状态的监测单元3。监测单元3可以包括分别与导线箝夹器2和测试焊盘420电耦接的第一信号应用线4A和第二信号应用线4B、和用于提供电流到第一信号应用线4A的电流提供单元(未示出)。监测单元3可以将接地电压通过第二信号应用线4B施加到测试焊盘420。
由于第一接地连接焊盘200和第二接地连接焊盘300通过第一导线30电耦接，所以建立了将第一连接焊盘111A、布线500、第一接地连接焊盘200、第一导线30、第二接地连接焊盘300、连接布线410和测试焊盘420耦接的电路径。
参见图11，第二导线40可以通过导线接合装置来形成，其将单元基板10A的第一连接焊盘111A和半导体芯片20的第一接合焊盘23A电耦接。
如上所述，通过使用第一导线30将第一接地连接焊盘200与第二接地连接焊盘300电耦接，以及通过使用第二导线40将第一连接焊盘111A与第一接合焊盘23A电耦接，半导体芯片20与导线接合装置中的监测单元3电耦接。因此，在将与单元基板10A中的第二连接焊盘111B和半导体芯片20中的第二接合焊盘23B接合期间，可以通过监测单元3同时监测导线接合故障。
在下文中，将参照图12至14来描述将导线与第二连接焊盘111B和第二接合焊盘23B接合的工艺步骤。
参见图12，为了将导线W与半导体芯片20的第二接合焊盘23B接合，毛细管1将导线W传送至第二接合焊盘23B。此后，导线W与第二接合焊盘23B接合。
导线箝夹器2夹住导线W，然后监测单元3将电流提供单元(未示出)产生的电流信号施加至用于监测导线W的接合状态的第一信号应用线4A。
如果导线W与第二接合焊盘23B正确地接合，则建立闭合电路。闭合电路可以包括：监测单元3、第一信号应用线4A、导线箝夹器2、导线W、第二接合焊盘23B、半导体芯片20的电路单元、第一接合焊盘23A、第二导线40、第一连接焊盘111A、布线500、第一接地连接焊盘200、第一导线30、第二接地连接焊盘300、连接布线410、测试焊盘420和第二信号应用线4B。因此，施加到第一信号应用线4A的电流信号通过闭合电路被输入到监测单元3。当输入电流信号时，监测单元3判定出导线W的接合状态通过，然后产生用于指示执行后续接合工艺的控制信号。
相反地，尽管未示出，如果导线W与第二接合焊盘23B未正确地接合，则建立开路。因此，施加到第一信号应用线4A的电流信号不被输入到监测单元3。当未输入电流信号时，监测单元3判定出导线W的接合失败，然后停止后续的接合工艺并产生警报。
参见图13，在导线W与第二接合焊盘23B接合之后，毛细管1将导线W传送至第二连接焊盘111B，以将导线W与第二连接焊盘111B接合。
此后，导线箝夹器2夹住导线W，然后监测单元3将从电流提供单元(未示出)产生的电流信号施加到第一信号应用线4A用于监测导线W的接合状态。
如果导线W与第二连接焊盘111B接合而未被破坏，则建立闭合电路。闭合电路可以包括：监测单元3、第一信号应用线4A、导线箝夹器2、导线W、第二连接焊盘111B、第三导线50、第二接合焊盘23B、半导体芯片20的电路单元、第一接合焊盘23A、第二导线40、第一连接焊盘111A、布线500、第一接地连接焊盘200、第一导线30、第二接地连接焊盘300、连接布线410、测试焊盘420和第二信号应用线4B。因此，施加到第一信号应用线4A的电流信号通过闭合电路输入到监测单元3。当输入电流信号时，监测单元3判定出导线W的接合状态通过，然后产生指示执行后续接合工艺的控制信号。
相反地，尽管未示出，如果导线W与第二连接焊盘111B接合但被破坏，则建立开路。因此，施加到第一信号应用线4A的电流信号未被输入到监测单元3。当未输入电流信号时，监测单元3判定出导线W的接合失败，然后停止后续接合工艺并产生警报。
参见图14、15和16，当导线W被确定为与第二连接焊盘111B接合时，导线W使用导线嵌夹器2夹住而被切断。监测单元3将从电流提供单元(未示出)产生的电流信号施加到第一信号应用线4A，用于监测导线W是否被切断。
如果导线W被切断，则建立开路。因此，施加到第一信号应用线4A的电流信号未被输入到监测单元3。当未输入电流信号时，监测单元3判定出导线W被切断，然后产生指示执行后续接合工艺的控制信号。
相反地，尽管未示出，如果导线W未被切断，则建立闭合电路。闭合电路可以包括：监测单元3、第一信号应用线4A、导线箝夹器2、导线W、第二连接焊盘111B、第三导线50、第二接合焊盘23B、半导体芯片20的电路单元、第一接合焊盘23A、第二导线40、第一连接焊盘111A、布线500、第一接地连接焊盘200、第一导线30、第二接地连接焊盘300、连接布线410、测试焊盘420和第二信号应用线4B。因此，施加到第一信号应用线4A的电流信号通过闭合电路被输入到监测单元3。当输入电流信号时，监测单元3判定出导线W未被切断，然后停止后续的接合工艺并且产生警报。
用于将第二连接焊盘111B与第二接合焊盘23B电耦接的第三导线50采用如上述大体上相同的方式来形成，从而形成如图15中所示的结构。
此后，模制部分(未示出)可以形成在条状基板10的第一表面11之上。另外，模制部分可以形成在半导体芯片20以及第一导线30、第二导线40和第三导线50之上或周围。诸如焊料球的外部连接端子70(见图16)可以被安装在球焊区(ball land)121之上。最后，条状基板10、第一导线30和模制部件60沿着锯线SL切割，从而制造如图16中所示的半导体封装体100。
参见图15和16，半导体封装体100可以包括：单元基板10A、半导体芯片20、第一导线30、第二导线40和第三导线50。半导体封装体100还可以包括模制部分60和外部连接端子70。单元基板10A具有第一表面11和与第一表面11相对的第二表面12，并且可以包括形成在第一表面11之上的第一连接焊盘111A和第二连接焊盘111B以及第一接地连接焊盘200、和形成在第二表面12之上的多个外部电极121。第一接地连接焊盘200通过布线500与第一连接焊盘111A电耦接(见图1)。
形成在单元基板10A之上的第一接地连接焊盘200的数目可以是如图1所示的一个、如图4和5中所示的两个、或者尽管未示出，可大于三个。如果提供了两个或更多的第一接地连接焊盘200，则单元基板10A可以被提供具有多个第一连接焊盘111A，使得第一连接焊盘111A与多个第一接地连接焊盘200一对一地相对应。以及，多个布线500分别与第一接地连接焊盘200和相应的第一连接焊盘111A电耦接。否则，如图5中所示，多个第一接地连接焊盘200可以通过单个布线500与单个第一连接焊盘111A电耦接。可替选地，如图6中所示，第一连接焊盘111A和第一接地连接焊盘200可以被整体地形成。
再次参见图16，单元基板10A可以包括彼此形成在不同的层中的电路布线110、120和130、以及将形成在不同的层中的电路布线110、120和130耦接的导电通孔。例如，单元基板10A可以包括：形成在第一表面11之上的第一电路布线层110、形成在第二表面12之上的第二电路布线层120和形成在基板单元10A的内部中的第三电路布线层130，并且导电通孔140可以穿通第一表面11或第二表面12，以将第一电路布线层110和第三电路布线层130电耦接或者将第二电路布线层120和第三电路布线层130电耦接。第一电路布线层110可以包括第一连接焊盘111A和第二连接焊盘111B以及第一接地连接焊盘200，而第二电路布线层120可以包括多个外部电极121。
导电通孔140可以通过形成穿通第一表面11或第二表面12的盲通孔BVH来形成，以暴露出第三电路布线层130并且填充导电材料，例如在盲通孔BVH中的铜。
用于保护第一电路布线层110和第二电路布线层120免受外部环境的影响，暴露出第一连接焊盘111A和第二连接焊盘111B、第一接地连接焊盘200和第二接地连接焊盘300、测试焊盘420和外部电极121的钝化层600可以形成在包括第一电路布线层110和第二电路布线层120的第一表面11和第二表面12之上。
半导体芯片20可以包括第一表面21和与第一表面21相对的第二表面22，并且通过粘合构件24的媒介被附着至单元基板10A，以及还可以包括电路单元(未示出)以及第一接合焊盘23A和第二接合焊盘23B。
电路单元可以形成在半导体芯片20的内部中。电路单元可以包括用于储存数据的数据储存单元和用于处理数据的数据处理单元，并且可以包括芯片操作所需的半导体元件，例如：晶体管、电容器、熔丝等。第一接合焊盘23A和第二接合焊盘23B是用于与外部电连接的电路单元的电触点，并且可以形成在半导体芯片20的第一表面21之上。第一接合焊盘23A对应于单元基板10A的第一连接焊盘111A，而第二接合焊盘23B对应于单元基板10A的第二连接焊盘111B。第一接合焊盘23A可以通过形成在半导体芯片20的内部中的电路单元(未示出)与第二接合焊盘23B电耦接。模制部分60可以形成在单元基板10的第一表面11之上。另外，模制部分60可以形成在半导体芯片20和第一导线30、第二导线40和第三导线50之上或周围。模制部分60可以包括环氧树脂模制化合物(Epoxy Mold Compound，EMC)。第一导线30具有与第一接地连接焊盘200耦接的第一端部31和与第一端部耦接的第二端部32。第二端部32穿通模制部分60，使得被暴露在模制部分60的侧表面上并且被电开路。
第二导线40形成在模制部分60的内部中，并且将单元基板10A的第一连接焊盘111A与半导体芯片20的第一接合焊盘23A电耦接。第三导线50形成在模制部分60的内部中，并且将单元基板10A的第二连接焊盘111B与半导体芯片20的第二接合焊盘23B电耦接。
外部连接端子70可以附着至形成在单元基板10A的第二表面12之上的外部电极121上。外部连接端子70可以包括焊料球。
在一个实施例中，第一接地连接焊盘200和第二接地连接焊盘300在导线接合工艺期间与从监测单元3输入接地电压的测试焊盘420电耦接。在导线接合工艺期间，接地电压被施加到第一接地连接焊盘200和第二接地连接焊盘300，但并非总是施加到第一接地连接焊盘200和第二接地连接焊盘300。具体地，在封装之后，应当理解的是被施加到第一接地连接焊盘200的电压与施加到单元基板10A的第一连接焊盘111A的电压相同或者大体上相同。
在本实施例中，由于在条状基板之上的单元基板在基板制造时电隔离，并且所有的单元基板在接合工艺期间电耦接，所以可以不仅测试基板制造时的导电通孔的故障，还在导线接合工艺期间同时监测导线接合故障。因此，可能不对通过在基板制造之后直接验证导电通孔的电气故障而产生导电通孔故障的单元基板执行进一步处理，并且也可能不对通过在导线结合工艺期间同时监测导线接合故障而导电结合故障的单元基板执行进一步处理或再次执行导线接合，从而提高产量。
根据各种实施例的半导体封装体可以被应用于各种半导体装置和封装模块。
参见图17，根据各种实施例的半导体封装体可以被应用于电子系统。电子系统710可以包括：控制器711、输入/输出单元712和存储器713。控制器711、输入/输出单元712和存储器713可以通过用作数据移动通过的路径的总线715彼此耦接。
控制器711可以至少包括以下中的任意一种：一个或更多个微处理器、一个或更多个数字信号处理器、一个或更多个微控制器、以及能够执行与这些部件相同功能的逻辑器件。存储器713可以包括根据各种实施例的层叠封装体。输入/输出单元712可以包括选自按键、键盘、显示设备、触摸屏等之中的至少一种。存储器713可以储存数据和/或命令以通过控制器711等执行。
存储器713可以包括易失性存储器件和/或非易失性存储器件，诸如快闪存储器。例如，应用本实施例的技术的快闪存储器可以被安装至诸如移动终端或台式计算机的信息处理系统。快闪存储器可以由固态盘(SSD)构成。电子系统710可以将大量的数据稳定地储存在快闪存储系统中。
电子系统710还可以包括接口714，被配置成发送数据至通信网络和从通信网络接收数据。接口714可以是有线类型或无线类型。例如，接口714可以包括天线或有线(或无线)收发器。
电子系统710可以被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、网络平板电脑、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统以及信息发送/接收系统中的任意一种。
在电子系统710是能够执行无线通信的设备的情况下，电子系统1000可以用于通信系统中，诸如CDMA(code division multiple access，码分多址)、GSM(global systemfor mobile communications，全球移动通信系统)、NADC(North American DigitalCellular，北美数字蜂窝)、E-TDMA(enhanced-time division multiple access，增强-时分多址)、WCDMA(wideband code division multiple access，宽带码分多址)、CDMA2000、LTE(long term evolution，长期演进)以及Wibro(wireless broadbandinternet，无线宽带因特网)。
参见图18，根据各种实施例的半导体封装体可以采用存储卡800的形式提供。例如，存储卡800可以包括诸如非易失性存储器件的存储器810、和存储器控制器820。存储器810和存储器控制器820可以储存数据或读取储存的数据。
存储器810可以包括根据以上所述的各种实施例的层叠封装体。存储器控制器820可以控制存储器810，使得响应于来自主机830的读取/写入请求而读出储存的数据或者储存数据。
尽管已经利用了各种实施例，但是对本领域技术人员将显然的是，在不脱离所附权利要求所限定的本申请的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种制造半导体封装体的方法，包括以下步骤：
形成条状基板，所述条状基板包括：
多个单元基板，所述多个单元基板中的每个单元基板被提供具有在所述单元基板的第一表面上的第一连接焊盘和第二连接焊盘，并且每个所述单元基板通过插入锯线而彼此电隔离和物理隔离，
第一接地连接焊盘，形成在相应的所述单元基板上，所述第一接地连接焊盘中的每个与所述第一连接焊盘电耦接，
第二接地连接焊盘，形成在所述锯线上并且与所述单元基板电隔离，以及
测试布线，形成在所述锯线上，所述测试布线与所述单元基板电隔离，并且与所述第二接地连接焊盘电耦接；以及
将半导体芯片附着至相应的所述单元基板上；
形成将所述第一接地连接焊盘和所述第二接地连接焊盘电连接的第一导线；
形成将所述单元基板的所述第一连接焊盘和所述半导体芯片的第一接合焊盘电连接的第二导线；以及
形成将所述单元基板的所述第二连接焊盘和所述半导体芯片的第二接合焊盘电连接的第三导线。
技术方案2.根据技术方案1所述的方法，在形成所述条状基板之后且在将所述半导体芯片附着到相应的所述单元基板上之前，还包括以下步骤：
使用所述单元基板对形成在所述单元基板的内部中的导电通孔的电气故障进行测试。
技术方案3.根据技术方案2所述的方法，其中，测试所述导电通孔的电气故障的步骤采用将电流流入相应的所述单元基板的电路布线，并且监测所述电流是否在形成在所述基板单元的所述第一表面上的电路布线和形成在所述单元基板的第二表面上的电路布线之间流动的方式来实施。
技术方案4.根据技术方案3所述的方法，其中，将半导体芯片附着到相应的所述单元基板上的步骤通过将所述半导体芯片附着到通过所述导电通孔的所述电气故障测试的所述单元基板上，而不将所述半导体芯片附着到所述电气故障测试失败的所述单元基板上来实施。
技术方案5.根据技术方案1所述的方法，其中，形成所述第三导线包括以下步骤：
将所述导线的一个端部接合到所述第二接合焊盘上；
将所述导线的其他部分接合到所述第二连接焊盘上；以及
将导线切割。
技术方案6.根据技术方案5所述的方法，在将所述导线的一个端部结合到所述第二接合焊盘上之后，并且将所述导线的其他部分结合到所述第二连接焊盘接合上之前，还包括以下步骤：
通过施加穿过所述导线的电流，来监测穿过所述测试布线的所述导线和所述第二接合焊盘之间的接合状态。
技术方案7.根据技术方案5所述的方法，在将所述导线的其他部分结合到所述第二连接焊盘上之后，且在切割所述导线之前，还包括以下步骤：
通过施加穿过所述导线的电流，来监测穿过所述测试布线的所述导线和所述第二接合焊盘之间的接合状态。
技术方案8.根据技术方案5所述的方法，在将所述导线切割之后，还包括以下步骤：
通过施加穿过所述导线的电流，来监测穿过所述测试布线的所述导线的切割状态。
技术方案9.根据技术方案1所述的方法，在形成所述第三导线之后，还包括以下步骤：
形成模制部分，所述模制部分用于模制包括所述半导体芯片和所述第一导线、第二导线和第三导线的所述第一表面；以及
沿着所述锯线来切割所述条状基板、所述第一导线和所述模制部分。
技术方案10.一种半导体封装体，包括：
单元基板，具有形成在其第一表面上的第一连接焊盘和第二连接焊盘；
第一接地连接焊盘，形成在所述单元基板上并且与所述第一连接焊盘电耦接；
半导体芯片，被附着至所述单元基板的所述第一表面上，所述半导体芯片具有与所述第一连接焊盘电耦接的第一接合焊盘和与所述第二连接焊盘电耦接的第二接合焊盘；
模制部分，形成在所述单元基板的所述第一表面和所述半导体芯片之上；
第一导线，具有与所述第一接地连接焊盘电耦接的第一端部和电开路的第二端部；
第二导线，形成在所述模制部分的内部中并且将所述第一连接焊盘与所述第一接合焊盘电耦接；以及
第三导线，形成在所述模制部分的内部中并且将所述第二连接焊盘与所述第二接合焊盘电耦接。
技术方案11.根据技术方案10所述的半导体封装体，还包括：
导线，用于将所述第一连接焊盘与所述第一接地连接焊盘电耦接。
技术方案12.根据技术方案10所述的半导体封装体，其中，所述第一连接焊盘和所述第一接地连接焊盘被整体地形成。
技术方案13.根据技术方案10所述的半导体封装体，其中，至少两个第一接地连接焊盘形成在所述单元基板的所述第一表面之上。
技术方案14.根据技术方案13所述的半导体封装体，其中，两个或更多个第一接地连接焊盘与一个第一连接焊盘电耦接。
技术方案15.根据技术方案13所述的半导体封装体，其中，所述单元基板被提供具有多个所述第一连接焊盘，使得所述第一连接焊盘与多个所述第一接地连接焊盘一对一地相对应，
其中，所述第一接地连接焊盘分别与相应的所述第一连接焊盘电耦接。
技术方案16.根据技术方案10所述的半导体封装体，其中，所述单元基板包括：
第一电路布线层，形成在所述第一表面之上并且具有所述第一连接焊盘、第二连接焊盘以及所述第一接地连接焊盘；
第二电路布线层，形成在所述单元基板的与所述第一表面相对的所述第二表面之上；
第三电路布线层，形成在所述单元基板的内部中；以及
导电通孔，用于将所述第一电路布线层与所述第三电路布线层、或者将所述第二电路布线层与所述第三电路布线层通过所述第一表面或所述第二表面电耦接。
技术方案17.根据技术方案10所述的半导体封装体，其中，所述第一接合焊盘通过形成在所述半导体芯片的内部中的电路单元，与所述第二接合焊盘电耦接。
技术方案18.根据技术方案10所述的半导体封装体，其中，所述第二导线的所述第二端部穿通所述模制部分以暴露在所述模制部分的侧表面。
技术方案19.一种电子系统，包括通过总线而彼此耦接的控制器、接口、输入/输出单元以及存储器件，所述存储器件包括半导体封装体，所述半导体封装体包括：
单元基板，具有形成在其第一表面之上的第一连接焊盘和第二连接焊盘；
第一接地连接焊盘，形成在所述单元基板的所述第一表面之上并且与所述第一连接焊盘电耦接；
半导体芯片，被附着在所述单元基板的所述第一表面上，所述半导体芯片具有与所述第一连接焊盘电耦接的第一接合焊盘和与所述第二连接焊盘电耦接的第二接合焊盘；
模制部分，形成在所述单元基板的所述第一表面和所述半导体芯片之上；
第一导线，具有与所述第一接地连接焊盘电耦接的第一端部和电开路的第二端部；
第二导线，形成在所述模制部分的内部中并且将所述第一连接焊盘与所述第一接合焊盘电耦接；以及
第三导线，形成在所述模制部分的内部中并且将所述第二连接焊盘与所述第二接合焊盘电耦接。

Claims (10)

1.一种制造半导体封装体的方法，包括以下步骤：
形成条状基板，所述条状基板包括：
多个单元基板，所述多个单元基板中的每个单元基板被提供具有在所述单元基板的第一表面上的第一连接焊盘和第二连接焊盘，并且每个所述单元基板通过插入锯线而彼此电隔离和物理隔离，
第一接地连接焊盘，形成在相应的所述单元基板上，所述第一接地连接焊盘中的每个与所述第一连接焊盘电耦接，
第二接地连接焊盘，形成在所述锯线上并且与所述单元基板电隔离，以及
测试布线，形成在所述锯线上，所述测试布线与所述单元基板电隔离，并且与所述第二接地连接焊盘电耦接；以及
将半导体芯片附着至相应的所述单元基板上；
形成将所述第一接地连接焊盘和所述第二接地连接焊盘电连接的第一导线；
形成将所述单元基板的所述第一连接焊盘和所述半导体芯片的第一接合焊盘电连接的第二导线；以及
形成将所述单元基板的所述第二连接焊盘和所述半导体芯片的第二接合焊盘电连接的第三导线。
2.根据权利要求1所述的方法，在形成所述条状基板之后且在将所述半导体芯片附着到相应的所述单元基板上之前，还包括以下步骤：
使用所述单元基板对形成在所述单元基板的内部中的导电通孔的电气故障进行测试。
3.根据权利要求2所述的方法，其中，测试所述导电通孔的电气故障的步骤采用将电流流入相应的所述单元基板的电路布线，并且监测所述电流是否在形成在所述基板单元的所述第一表面上的电路布线和形成在所述单元基板的第二表面上的电路布线之间流动的方式来实施。
4.根据权利要求3所述的方法，其中，将半导体芯片附着到相应的所述单元基板上的步骤通过将所述半导体芯片附着到通过所述导电通孔的所述电气故障测试的所述单元基板上，而不将所述半导体芯片附着到所述电气故障测试失败的所述单元基板上来实施。
5.根据权利要求1所述的方法，其中，形成所述第三导线包括以下步骤：
将所述导线的一个端部接合到所述第二接合焊盘上；
将所述导线的其他部分接合到所述第二连接焊盘上；以及
将导线切割。
6.根据权利要求5所述的方法，在将所述导线的一个端部结合到所述第二接合焊盘上之后，并且将所述导线的其他部分结合到所述第二连接焊盘接合上之前，还包括以下步骤：
通过施加穿过所述导线的电流，来监测穿过所述测试布线的所述导线和所述第二接合焊盘之间的接合状态。
7.根据权利要求5所述的方法，在将所述导线的其他部分结合到所述第二连接焊盘上之后，且在切割所述导线之前，还包括以下步骤：
通过施加穿过所述导线的电流，来监测穿过所述测试布线的所述导线和所述第二接合焊盘之间的接合状态。
8.根据权利要求5所述的方法，在将所述导线切割之后，还包括以下步骤：
通过施加穿过所述导线的电流，来监测穿过所述测试布线的所述导线的切割状态。
9.一种半导体封装体，包括：
单元基板，具有形成在其第一表面上的第一连接焊盘和第二连接焊盘；
第一接地连接焊盘，形成在所述单元基板上并且与所述第一连接焊盘电耦接；
半导体芯片，被附着至所述单元基板的所述第一表面上，所述半导体芯片具有与所述第一连接焊盘电耦接的第一接合焊盘和与所述第二连接焊盘电耦接的第二接合焊盘；
模制部分，形成在所述单元基板的所述第一表面和所述半导体芯片之上；
第一导线，具有与所述第一接地连接焊盘电耦接的第一端部和电开路的第二端部；
第二导线，形成在所述模制部分的内部中并且将所述第一连接焊盘与所述第一接合焊盘电耦接；以及
第三导线，形成在所述模制部分的内部中并且将所述第二连接焊盘与所述第二接合焊盘电耦接。
10.一种电子系统，包括通过总线而彼此耦接的控制器、接口、输入/输出单元以及存储器件，所述存储器件包括半导体封装体，所述半导体封装体包括：
单元基板，具有形成在其第一表面之上的第一连接焊盘和第二连接焊盘；
第一接地连接焊盘，形成在所述单元基板的所述第一表面之上并且与所述第一连接焊盘电耦接；
半导体芯片，被附着在所述单元基板的所述第一表面上，所述半导体芯片具有与所述第一连接焊盘电耦接的第一接合焊盘和与所述第二连接焊盘电耦接的第二接合焊盘；
模制部分，形成在所述单元基板的所述第一表面和所述半导体芯片之上；
第一导线，具有与所述第一接地连接焊盘电耦接的第一端部和电开路的第二端部；
第二导线，形成在所述模制部分的内部中并且将所述第一连接焊盘与所述第一接合焊盘电耦接；以及
第三导线，形成在所述模制部分的内部中并且将所述第二连接焊盘与所述第二接合焊盘电耦接。
CN201410205880.6A 2013-11-01 2014-05-15 半导体封装体及其制造方法 Active CN104617000B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130132044A KR102172786B1 (ko) 2013-11-01 2013-11-01 반도체 패키지 및 그의 제조방법
KR10-2013-0132044 2013-11-01

Publications (2)

Publication Number Publication Date
CN104617000A true CN104617000A (zh) 2015-05-13
CN104617000B CN104617000B (zh) 2018-08-21

Family

ID=53006443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410205880.6A Active CN104617000B (zh) 2013-11-01 2014-05-15 半导体封装体及其制造方法

Country Status (4)

Country Link
US (1) US9412716B2 (zh)
KR (1) KR102172786B1 (zh)
CN (1) CN104617000B (zh)
TW (1) TWI619183B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509728A (zh) * 2017-09-14 2019-03-22 矽品精密工业股份有限公司 电子封装件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI517277B (zh) * 2014-02-14 2016-01-11 新川股份有限公司 打線裝置以及半導體裝置的製造方法
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
US6427222B1 (en) * 1997-09-30 2002-07-30 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
CN1705099A (zh) * 2004-06-02 2005-12-07 富士通株式会社 半导体器件
CN1723557A (zh) * 2002-12-10 2006-01-18 皇家飞利浦电子股份有限公司 高密度封装的互连电源和地线条及其方法
CN1773699A (zh) * 2004-11-09 2006-05-17 三星电子株式会社 具有环形硅退耦电容器的集成电路芯片封装及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139850A (ja) * 1990-10-01 1992-05-13 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその検査方法
US5648661A (en) * 1992-07-02 1997-07-15 Lsi Logic Corporation Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies
KR100388298B1 (ko) 2001-02-28 2003-06-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
TWI246375B (en) * 2004-05-06 2005-12-21 Siliconware Precision Industries Co Ltd Circuit board with quality-identified mark and method for identifying the quality of circuit board
US7098524B2 (en) * 2004-08-05 2006-08-29 Global Advanced Packaging Technology H.K. Limited Electroplated wire layout for package sawing
JP4822880B2 (ja) * 2006-03-02 2011-11-24 株式会社リコー 半導体ウエハ、半導体装置及び半導体装置の製造方法
KR100886716B1 (ko) * 2007-10-10 2009-03-04 주식회사 하이닉스반도체 스트립 기판
JP5071084B2 (ja) * 2007-12-10 2012-11-14 パナソニック株式会社 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6427222B1 (en) * 1997-09-30 2002-07-30 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
CN1723557A (zh) * 2002-12-10 2006-01-18 皇家飞利浦电子股份有限公司 高密度封装的互连电源和地线条及其方法
CN1705099A (zh) * 2004-06-02 2005-12-07 富士通株式会社 半导体器件
CN1773699A (zh) * 2004-11-09 2006-05-17 三星电子株式会社 具有环形硅退耦电容器的集成电路芯片封装及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509728A (zh) * 2017-09-14 2019-03-22 矽品精密工业股份有限公司 电子封装件
CN109509728B (zh) * 2017-09-14 2021-05-04 矽品精密工业股份有限公司 电子封装件

Also Published As

Publication number Publication date
TW201519336A (zh) 2015-05-16
US20150123283A1 (en) 2015-05-07
KR20150050859A (ko) 2015-05-11
US9412716B2 (en) 2016-08-09
CN104617000B (zh) 2018-08-21
KR102172786B1 (ko) 2020-11-02
TWI619183B (zh) 2018-03-21

Similar Documents

Publication Publication Date Title
KR101800440B1 (ko) 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
CN202205748U (zh) 半导体存储装置
CN101097905B (zh) 半导体器件及其制造方法
KR101686553B1 (ko) 반도체 패키지 및 패키지 온 패키지
KR20130085821A (ko) 패키지 온 패키지 구조체
JP2012015185A (ja) 半導体記憶装置
US11557523B2 (en) Semiconductor packages and methods of forming the semiconductor packages
CN103545266B (zh) 半导体封装件及其制造方法
CN113260142B (zh) 一种覆晶薄膜、显示模组及显示装置
KR20140121180A (ko) 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
KR20080080296A (ko) 고밀도 3차원 반도체 다이 패키지
KR20160025945A (ko) 전자부품이 내장된 반도체 패키지
KR101934917B1 (ko) 반도체 패키지 및 그 제조 방법
CN104617000A (zh) 半导体封装体及其制造方法
JP2006351664A (ja) 半導体装置
US20190237398A1 (en) Semiconductor packages
KR20150043931A (ko) 반도체 패키지
US20090057723A1 (en) Semiconductor device
CN101266958A (zh) 晶片封装结构
KR20130123958A (ko) 반도체 장치 및 이의 제조 방법
KR101976039B1 (ko) 반도체 장치
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
KR20170001060A (ko) 인터포저를 포함하는 반도체 패키지 및 제조 방법
US9305893B1 (en) Semiconductor package having overhang portion and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant