CN104576533B - 具有反向导通结构的Trench IGBT的制备方法 - Google Patents
具有反向导通结构的Trench IGBT的制备方法 Download PDFInfo
- Publication number
- CN104576533B CN104576533B CN201310511559.6A CN201310511559A CN104576533B CN 104576533 B CN104576533 B CN 104576533B CN 201310511559 A CN201310511559 A CN 201310511559A CN 104576533 B CN104576533 B CN 104576533B
- Authority
- CN
- China
- Prior art keywords
- disk
- type impurity
- trench igbt
- reverse
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 238000001259 photo etching Methods 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 230000002238 attenuated effect Effects 0.000 claims abstract description 4
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 35
- 238000002347 injection Methods 0.000 claims description 34
- 239000007924 injection Substances 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000000280 densification Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 8
- 230000008901 benefit Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Abstract
本发明公开了一种具有反向导通结构的Trench IGBT的制备方法，包括如下步骤：提供第一圆片，在第一圆片的第一表面依次形成N buffer区域和高掺杂的N+区域；提供第二圆片，并将第一圆片和第二圆片键合，其中，第一圆片的第一表面与第二圆片直接接触；对第一圆片的第二表面进行减薄抛光至所需厚度；在第一圆片的第二表面完成Trench IGBT正面结构；将键合在一起的第一圆片和第二圆片分开，在第一圆片的第一表面依次形成P+层和背面金属层。这种具有反向导通结构的Trench IGBT的制备方法，通过第一圆片和第二圆片的键合，先进行减薄，接着完成Trench IGBT正面结构，从而不需要超薄片的光刻，显影等光刻设备，工艺简单。
Description
技术领域
本发明涉及半导体制造加工领域，尤其涉及一种具有反向导通结构的TrenchIGBT的制备方法。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是由MOSFET和双极型晶体管复合而成的一种器件，其输入极为MOSFET，输出极为PNP晶体管。因此，可以把IGBT看作是MOS输入的达林顿管。IGBT既具有MOSFET器件电压驱动、高耐压且驱动简单、开关速度快的优点，同时又具有双极型器件电流能力强、且导通压降低的优点，因而在现代电力电子技术中得到了越来越广泛的应用。
传统的具有反向导通结构的沟槽型绝缘栅双极型晶体管（Trench IGBT）的制备方法，一般在完成Trench IGBT正面结构后，将器件背面减薄至需要的厚度，接着对器件背面进行光刻，注入，形成反向导通结构。
传统的具有反向导通结构的Trench IGBT的制备方法工艺复杂，需要的器件厚度较薄，对背面光刻显影等步骤对设备要求高，需要超薄片的光刻，显影等光刻设备，一般工厂难以达成。
发明内容
基于此，有必要提供一种工艺简单的具有反向导通结构的Trench IGBT的制备方法。
一种具有反向导通结构的Trench IGBT的制备方法，包括如下步骤：
提供第一圆片，并在所述第一圆片的第一表面注入N型杂质，高温推阱后得到覆盖在所述第一圆片的第一表面的N buffer区域；
对所述第一圆片的第一表面进行光刻、显影和N型杂质注入，得到嵌设在所述Nbuffer区域内的高掺杂的N+区域；
提供第二圆片，并将所述第一圆片和所述第二圆片键合，其中，所述第一圆片的第一表面与所述第二圆片直接接触；
对所述第一圆片的第二表面进行减薄抛光至所需厚度；
在所述第一圆片的第二表面完成Trench IGBT正面结构；
将键合在一起的所述第一圆片和所述第二圆片分开，并对所述第一圆片的第一表面进行P型杂质注入，退火后形成P+层；
对所述第一圆片的第一表面的进行金属化，形成层叠在所述P+层上的背面金属层。
在一个实施例中，所述第一圆片为N型FZ圆片或MCZ圆片，所述第一圆片的电阻率为20ohm·cm～200ohm·cm。
在一个实施例中，形成所述N buffer区域的步骤中，N型杂质注入的能量为20keV～400keV，N型杂质注入的剂量在1E11～5E14，高温推阱的温度为1000℃～1300℃，高温推阱的时间为30min～3000min。
在一个实施例中，形成所述高掺杂的N+区域的操作中，N型杂质注入的能量20keV～400keV，N型杂质注入的剂量为1E14～1E17。
在一个实施例中，形成所述高掺杂的N+区域的操作中，还包括在N型杂质注入后进行退火的操作；
退火的温度为1000℃～1300℃，退火的时间为30min～300min。
在一个实施例中，在所述第一圆片的第二表面完成Trench IGBT正面结构的步骤，具体为：
在所述第一圆片的第二表面依次进行3K～10K的LPTEOS沉积、介质致密、Trench光刻、LPTOES刻蚀、刻蚀深度为3μm～7μm的Si刻蚀、800A～1400A的栅氧生长、POLY淀积、POLY光刻、刻蚀、注入能量为1E13～2E14的p-body注入、body推阱、NSD光刻、N+注入、介质淀积、孔光刻、刻蚀、正面金属淀积和正面金属刻蚀，完成Trench IGBT正面结构。
在一个实施例中，所述介质致密的温度为800℃～1100℃，时间为40min～200min；
所述body推阱的温度为1100℃～1200℃，时间为20min～200min。
在一个实施例中，形成所述P+层的操作中，P型杂质注入的剂量为1E12～1E16，P型杂质注入的能量为20keV～200keV，退火的温度为350℃～500℃，退火的时间为20min～600min。
在一个实施例中，所述背面金属层为依次层叠的Al、Ti、Ni和Ag。
这种具有反向导通结构的Trench IGBT的制备方法通过第一圆片和第二圆片的键合，先进行减薄，接着完成Trench IGBT正面结构。相对于传统的先完成Trench IGBT正面结构，再进行减薄传统的具有反向导通结构的Trench IGBT的制备方法，这种具有反向导通结构的Trench IGBT的制备方法不需要超薄片的光刻，显影等光刻设备，能够降低设备成本，并且工艺简单。
附图说明
图1为一实施方式的具有反向导通结构的Trench IGBT的制备方法的流程图；
图2a～图2d为采用如图1所示的具有反向导通结构的Trench IGBT的制备方法处理后的圆片的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
如图1和图2a～图2d所示，一实施方式的具有反向导通结构的Trench IGBT，包括如下步骤：
S10、提供第一圆片100，并在第一圆片的第一表面注入N型杂质，高温推阱后得到覆盖在第一圆片100的第一表面的N buffer区域110。
第一圆片100为N型FZ圆片或MCZ圆片，第一圆片100的电阻率为20ohm·cm～200ohm·cm。
N buffer区域也称为掺杂N型电场截止区域。
N型FZ圆片或MCZ圆片可以直接购买得到，也可以自行加工得到。
结合图2a，本实施方式中，形成N buffer区域110的操作为：按照N型杂质注入的能量为20keV～400keV，N型杂质注入的剂量在1E11～5E14，在第一圆片100的第一表面注入N型杂质，高温推阱后得到覆盖在第一圆片100的第一表面的N buffer区域110，高温推阱的温度为1000℃～1300℃，高温推阱的时间为30min～3000min。
S20、对第一圆片100的第一表面进行光刻、显影和N型杂质注入，得到嵌设在Nbuffer区域110内的高掺杂的N+区域120。
S20中，N型杂质注入的能量20keV～400keV，N型杂质注入的剂量为1E14～1E17。
一般而言，S20中，可以是在N型杂质注入后即得到的高掺杂的N+区域120，也可以是在N型杂质注入后进行退火，然后得到高掺杂的N+区域120。其中，退火的温度为1000℃～1300℃，退火的时间为30min～300min。
结合图2a，本实施方式中，形成高掺杂的N+区域120的操作为：对第一圆片100的第一表面进行光刻、显影和N型杂质注入，N型杂质注入的能量20keV～400keV，N型杂质注入的剂量为1E14～1E17，得到嵌设在N buffer区域110内的高掺杂的N+区域120。
S30、提供第二圆片200，并将第一圆片100和第二圆片200键合。
结合图2b，第一圆片100的第一表面与第二圆片200直接接触。本实施方式中，第一圆片100的第一表面为第一圆片100的形成有N buffer区域110和高掺杂的N+区域120的表面。
第二圆片200可以为普通圆片，本实施方式中，第二圆片200起到辅助作用，最终产品仍然为第一圆片100制备得到。
S40、对第一圆片100的第二表面进行减薄抛光至所需厚度。
S50、在第一圆片100的第二表面完成Trench IGBT正面结构。
一般而言，本领域技术人员可以根据实际需要，设计各种不同类型的Trench IGBT正面结构，并且在在第一圆片100的第二表面将其完成。
本实施方式以一具体Trench IGBT正面结构为例对这种具有反向导通结构的Trench IGBT的制备方法进行介绍，并不是对这种具有反向导通结构的Trench IGBT的制备方法的限制。
本实施方式中，结合图2c，在第一圆片100的第二表面完成Trench IGBT的过程包括如下步骤：在所述第一圆片的第二表面依次进行3K～10K的LPTEOS沉积、介质致密（800～1100C，40min～200min）、Trench光刻、LPTOES刻蚀、刻蚀深度为3μm～7μm的Si刻蚀、800A～1400A的栅氧生长、POLY淀积、POLY光刻、刻蚀、注入能量为1E13～2E14的p-body注入、body推阱（1100～1200C,20min～200min）、NSD光刻、N+注入、介质淀积（6000A～12000A，USG+BPSG）、孔光刻、刻蚀、正面金属淀积和正面金属刻蚀，完成Trench IGBT正面结构。
经过步骤S50后，第一圆片100和第二圆片200的截面结构如图2c所示，图中可以清楚的看到P-body130、栅氧140、POLY150、NSD160、介质170和正面金属180等结构。
S60、将键合在一起的第一圆片100和第二圆片200分开，并对第一圆片100的第一表面进行P型杂质注入，退火后形成P+层190。
结合图2d，P+层190覆盖在N buffer区域110上。
形成P+层190的步骤中，P型杂质注入的剂量为1E12～1E16，P型杂质注入的能量为20keV～200keV，退火的温度为350℃～500℃，退火的时间为20min～600min。
S70、对第一圆片100的第一表面的进行金属化，形成层叠在P+层190上的背面金属层300。
结合图2d，背面金属层300整个覆盖在第一圆片100的第一表面，并且背面金属层300与P+层190直接接触。
本实施方式中，背面金属层300为依次层叠的Al、Ti、Ni和Ag。
这种具有反向导通结构的Trench IGBT的制备方法通过第一圆片100和第二圆片200的键合，先进行减薄，接着完成Trench IGBT正面结构。
相对于传统的先完成Trench IGBT正面结构，再进行减薄传统的具有反向导通结构的Trench IGBT的制备方法，这种具有反向导通结构的Trench IGBT的制备方法不需要超薄片的光刻，显影等光刻设备，从而降低了设备成本，并且工艺简单、容易实施，能够有效提高在线流片效率。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种具有反向导通结构的Trench IGBT的制备方法，其特征在于，包括如下步骤：
提供第一圆片，并在所述第一圆片的第一表面注入N型杂质，高温推阱后得到覆盖在所述第一圆片的第一表面的N buffer区域，其中，形成所述N buffer区域的步骤中，N型杂质注入的能量为20keV～400keV，N型杂质注入的剂量在1E11～5E14，高温推阱的温度为1000℃～1300℃，高温推阱的时间为30min～3000min；
对所述第一圆片的第一表面进行光刻、显影和N型杂质注入，得到嵌设在所述N buffer区域内的高掺杂的N+区域，其中，形成所述高掺杂的N+区域的操作中，N型杂质注入的能量20keV～400keV，N型杂质注入的剂量为1E14～1E17；
提供第二圆片，并将所述第一圆片和所述第二圆片键合，其中，所述第一圆片的第一表面与所述第二圆片直接接触；
对所述第一圆片的第二表面进行减薄抛光至所需厚度；
在所述第一圆片的第二表面完成Trench IGBT正面结构；
将键合在一起的所述第一圆片和所述第二圆片分开，并对所述第一圆片的第一表面进行P型杂质注入，退火后形成P+层，其中，形成所述P+层的操作中，P型杂质注入的剂量为1E12～1E16，P型杂质注入的能量为20keV～200keV，退火的温度为350℃～500℃，退火的时间为20min～600min；
对所述第一圆片的第一表面的进行金属化，形成层叠在所述P+层上的背面金属层，其中，所述背面金属层为依次层叠的Al、Ti、Ni和Ag。
2.根据权利要求1所述的具有反向导通结构的Trench IGBT的制备方法，其特征在于，所述第一圆片为N型FZ圆片或MCZ圆片，所述第一圆片的电阻率为20ohm·cm～200ohm·cm。
3.根据权利要求1所述的具有反向导通结构的Trench IGBT的制备方法，其特征在于，形成所述高掺杂的N+区域的操作中，还包括在N型杂质注入后进行退火的操作；
退火的温度为1000℃～1300℃，退火的时间为30min～300min。
4.根据权利要求1所述的具有反向导通结构的Trench IGBT的制备方法，其特征在于，在所述第一圆片的第二表面完成Trench IGBT正面结构的步骤，具体为：
在所述第一圆片的第二表面依次进行3K～10K的LPTEOS沉积、介质致密、Trench光刻、LPTOES刻蚀、刻蚀深度为3μm～7μm的Si刻蚀、800A～1400A的栅氧生长、POLY淀积、POLY光刻、刻蚀、注入能量为1E13～2E14的p-body注入、body推阱、NSD光刻、N+注入、介质淀积、孔光刻、刻蚀、正面金属淀积和正面金属刻蚀，完成Trench IGBT正面结构。
5.根据权利要求4所述的具有反向导通结构的Trench IGBT的制备方法，其特征在于，所述介质致密的温度为800℃～1100℃，时间为40min～200min；
所述body推阱的温度为1100℃～1200℃，时间为20min～200min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310511559.6A CN104576533B (zh) | 2013-10-24 | 2013-10-24 | 具有反向导通结构的Trench IGBT的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310511559.6A CN104576533B (zh) | 2013-10-24 | 2013-10-24 | 具有反向导通结构的Trench IGBT的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576533A CN104576533A (zh) | 2015-04-29 |
| CN104576533B true CN104576533B (zh) | 2018-10-12 |
Family
ID=53092258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310511559.6A Active CN104576533B (zh) | 2013-10-24 | 2013-10-24 | 具有反向导通结构的Trench IGBT的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576533B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799416A (zh) * | 2017-10-26 | 2018-03-13 | 全球能源互联网研究院 | Rc‑igbt器件的背面加工方法 |
| CN109599328A (zh) * | 2018-12-09 | 2019-04-09 | 天津力芯伟业科技有限公司 | 一种碳化硅芯片的制作方法 |
| CN113745317A (zh) * | 2021-09-01 | 2021-12-03 | 上海菱芯半导体技术有限公司 | 一种形成igbt场截止埋层的制备方法 |
| CN116072543B (zh) * | 2023-03-23 | 2023-06-16 | 上海陆芯电子科技有限公司 | 一种rc-igbt器件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261281A (ja) * | 2001-03-01 | 2002-09-13 | Hitachi Ltd | 絶縁ゲートバイポーラトランジスタの製造方法 |
| CN103178102A (zh) * | 2011-12-21 | 2013-06-26 | 上海华虹Nec电子有限公司 | 绝缘栅双极晶体管及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021981A (ja) * | 2006-06-16 | 2008-01-31 | Toshiba Corp | 絶縁ゲートバイポーラトランジスタ及びその製造方法 |
| JP2012069579A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 逆通電型の絶縁ゲート型バイポーラトランジスタ |
| CN103035482B (zh) * | 2012-08-15 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 硅片的临时键合方法 |
| CN102945804B (zh) * | 2012-12-07 | 2015-04-15 | 株洲南车时代电气股份有限公司 | 一种沟槽栅型igbt芯片制作方法 |
-
2013
- 2013-10-24 CN CN201310511559.6A patent/CN104576533B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261281A (ja) * | 2001-03-01 | 2002-09-13 | Hitachi Ltd | 絶縁ゲートバイポーラトランジスタの製造方法 |
| CN103178102A (zh) * | 2011-12-21 | 2013-06-26 | 上海华虹Nec电子有限公司 | 绝缘栅双极晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576533A (zh) | 2015-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101983431B (zh) | 半导体装置 | |
| CN105185825A (zh) | 一种改善半导体功率器件中的注入控制方法 | |
| CN104576533B (zh) | 具有反向导通结构的Trench IGBT的制备方法 | |
| US8557678B2 (en) | Method for manufacturing semiconductor substrate of large-power device | |
| CN104576361B (zh) | 功率二极管的制备方法 | |
| CN104425259B (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| CN104253151B (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN101764150B (zh) | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN101859703A (zh) | 低开启电压二极管及其制备方法 | |
| CN102832121B (zh) | 快恢复二极管制造方法 | |
| CN104704611B (zh) | 碳化硅半导体装置的制造方法 | |
| CN103871887B (zh) | Pmos晶体管、nmos晶体管及其各自的制作方法 | |
| CN104425258B (zh) | 反向导通场截止绝缘栅双极型晶体管的制造方法 | |
| CN105206516B (zh) | 一种在半导体器件中形成场截止层的方法 | |
| CN101488451B (zh) | 在厚膜soi材料中形成图形化半导体埋层的方法 | |
| CN104425260A (zh) | 反向导通场截止型绝缘栅双极型晶体管的制备方法 | |
| CN103199107B (zh) | 半导体器件及制造方法 | |
| CN103489776B (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN103489775A (zh) | 一种新型场截止型绝缘栅双极型晶体管的制造方法 | |
| CN104517832B (zh) | 功率二极管的制备方法 | |
| JP2017188569A (ja) | 半導体装置およびその製造方法 | |
| CN104299900A (zh) | 制造场截止型绝缘栅双极晶体管的方法 | |
| CN104425252A (zh) | 反向导通场截止型绝缘栅双极型晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |