CN113745317A - 一种形成igbt场截止埋层的制备方法 - Google Patents
一种形成igbt场截止埋层的制备方法 Download PDFInfo
- Publication number
- CN113745317A CN113745317A CN202111022267.7A CN202111022267A CN113745317A CN 113745317 A CN113745317 A CN 113745317A CN 202111022267 A CN202111022267 A CN 202111022267A CN 113745317 A CN113745317 A CN 113745317A
- Authority
- CN
- China
- Prior art keywords
- type
- field stop
- layer
- buried layer
- type substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 230000004913 activation Effects 0.000 claims abstract description 11
- 238000001994 activation Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 238000002513 implantation Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000002347 injection Methods 0.000 claims abstract description 6
- 239000007924 injection Substances 0.000 claims abstract description 6
- 238000001465 metallisation Methods 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 239000011229 interlayer Substances 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004857 zone melting Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种形成IGBT场截止埋层的制备方法。包括以下步骤：选用FZ硅片作为N型衬底；去除N型衬底表面氧化层，在所述N型衬底的正面注入N型杂质并高温推结外延生长形成N型场截止埋层；在所述N型衬底的背面进行减薄处理；在所述N型场截止埋层上进行外延层生长；翻转所述N型衬底，在其背面进行后续常规正面工艺，栅极的生长与刻蚀，P型井和重掺杂的N型区的注入和激活，层间隔离层形成与刻蚀，以及发射极金属层的形成；将所述外延层全部去除；在所述N型场截止埋层上进行P型收集极的注入、激活和背面金属化。本发明工艺简单，实现方便。
Description
技术领域
本发明涉及一种功率半导体器件加工技术领域，尤其涉及一种形成IGBT场截止埋层的制备方法。
背景技术
IGBT全称绝缘栅双极型晶体管，是一种BJT(双极型三极管)和MOS(绝缘栅型场效应管)复合结构的栅控电压驱动型功率半导体器件，具备高输入阻抗、高速开关特性、导通状态低损耗等特点。IGBT器件是现代通用的电力半导体器件，主要应用于新能源、机车牵引、智能电网、高压变频器等领域。
常规的沟槽型IGBT器件基本结构如图1所示，包含发射极金属层，沟槽栅极，N型衬底，N型场截止埋层结构，层间隔离层，重掺杂的N型区（序号1区域），P型井和P型收集极。
常规工艺上是通过氢注入工艺来实现较深结深（5um～25um）的N型场截止埋层结构的制备。氢注入工艺的特点是可以在较低温度下（350C～400C区间）实现注入离子的激活，因此，可以在晶圆完成正面工艺和减薄工艺之后再进行工艺加工。但是，较低的激活温度对注入工艺诱发的晶格损伤的修复程度有限。因此，采用氢注入工艺方案来实现N型场截止埋层结构制备，IGBT器件的漏电表现偏高，影响和限制了器件在高温下的应用表现。
另一种常用方案是采用双外延层衬底方案。外延层作为N型衬底，内层EPI外延层作为N型场截止埋层。该方案的优点是可以通过EPI（外延层）外延生长工艺的调整，很灵活的实现N型场截止埋层的深度（厚度）和浓度的调整。但是，毕竟是采用EPI外延方案来实现的N型衬底和N型场截止埋层制备，相比传统的FZ硅片，EPI衬底的晶格缺陷很难以避免。因此，器件的鲁棒性（器件极限下的安全工作区，例如短路安全工作区和反向关断安全工作区）和一致性{器件静态参数（例如，耐压，漏电和导通压降）和动态参数（开关参数、功耗参数和波形表现）}受到很多的限制。
现有专利文献中，如2014年12月31日公开的一篇专利名称为“一种场截止型绝缘栅双极晶体管器件的制备方法”，申请号为“CN201310271615.3”的发明专利。该方法公开了：在衬底上外延生长形成重掺杂的N型外延层作为场截止层，然后外延生长形成轻掺杂的N型外延层作为耐压层，接着进行常规正面工艺，然后进行背面减薄工艺，接着在背部注入P型杂质并退火形成P型集电区，然后进行常规背面金属化工艺的技术方案。该案是采用的双层外延衬底方案。该方案的优点是可以通过外延生长工艺的调整，很灵活的实现N型场截止埋层的深度（厚度）和浓度的调整。但是，毕竟是采用外延方案来实现的N型衬底（漂移区）和N型场截止埋层制备，相比传统的FZ区熔衬底，外延衬底的晶格缺陷很难以避免。因此，器件的鲁棒性和一致性受到很多的限制。
现有专利文献中，如2012年11月28日公开的一篇专利名称为“一种FS-IGBT器件的制备方法”，申请号为“CN201210315975.4”的发明专利。该案通过使用衬底上进行N型杂质注入形成场截止层，然后生长外延层，使用外延层作为漂移区，并在外延层表面制作正面图形，然后背部减薄，背部P型集电区注入并退火，背部金属化的方法来制作场截止型晶体管，使场截止层杂质充分激活。该制备方案与申请号为“CN201310271615.3”类似，相比单纯的FZ区熔衬底，外延衬底的晶格缺陷很难以避免。因此，器件的鲁棒性和一致性受到很多的限制。
目前还有一种方案是采用先做正面结构，背面减薄后进行背面离子注入，然后激光退火的方式来制造场截止层。由于要保护正面结构，退火温度不能过高，此时杂质激活率很低，影响器件性能。而且背面离子注入方式无法使杂质深层推进，只能在背部获得一层较薄FS层，较薄的FS层会对器件性能造成影响。也有通过长时间扩散和推阱形成场截止层然后再外延生长耐压层的方法，但是此种方法生产周期较长，浓度分布不理想，浓度梯度较大，控制减薄厚度也存在难度。而且上述的背面离子注入和激光退火工艺还需要较为昂贵的高能离子注入设备和激光退火设备，开发成本较大。
发明内容
本发明针对以上问题，提供了一种加工简便、提升器件的鲁棒性与一致性的一种形成IGBT场截止埋层的制备方法。
本发明的技术方案是：一种形成IGBT场截止埋层的制备方法，包括以下步骤：
1）选用FZ硅片作为N型衬底；
2）去除N型衬底表面氧化层，在所述N型衬底的正面注入N型杂质并高温推结外延生长形成N型场截止埋层；
3）在所述N型衬底的背面进行减薄处理；
4）在所述N型场截止埋层上进行外延层生长；
5）翻转所述N型衬底，在其背面进行后续常规正面工艺，栅极的生长与刻蚀，P型井和重掺杂的N型区的注入和激活，层间隔离层形成与刻蚀，以及发射极金属层的形成；
6）将所述外延层全部去除；
7）在所述N型场截止埋层上进行P型收集极的注入、激活和背面金属化。
步骤2）中所述N型场截止埋层形成的厚度为5um～25um。
步骤2）中所述N型衬底注入N型杂质为磷或砷。
本发明中新的场截止埋层制备工艺方案，在不采用氢注入工艺的前提下，实现了FZ区熔衬底上深结深的N型场截止埋层结构，确保了器件的漏电表现。同时，也规避了采用EPI外延衬底带来的器件鲁棒性和一致性的劣化效应，工艺简单，实现方便。
附图说明
图1是常规沟槽型IGBT器件的结构示意图，
图2是步骤2）的形成深结深N型场截止埋层的结构示意图，
图3是步骤3）背面进行晶圆的减薄工艺的结构示意图，
图4是步骤4）进行EPI外延层生长的结构示意图，
图5是步骤5）的结构示意图，
图6是步骤6）对背面进行晶圆的减薄工艺，将EPI外延层全部去除的结构示意图，
图7是步骤7）的结构示意图；
图中1是重掺杂的N型区。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
本发明如图1-7所示；一种形成IGBT场截止埋层的制备方法，包括以下步骤：
1）选用FZ硅片作为N型衬底；
2）去除N型衬底表面氧化层，在所述N型衬底的正面注入N型杂质并高温推结外延生长形成N型场截止埋层，如图2所示；
3）如图3所示，在所述N型衬底的背面进行减薄处理；将晶圆减薄到所需的厚度需求；
4）如图4所示，在所述N型场截止埋层上进行外延层生长，使最终晶圆的厚度（减薄后的FZ区熔衬底+EPI外延衬底）满足设计范围；
5）如图5所示，翻转所述N型衬底，在其背面（减薄工艺面）进行后续常规正面工艺（包含沟槽刻蚀，栅氧化层生长等），栅极的生长与刻蚀，P型井和重掺杂的N型区1的注入和激活，层间隔离层形成与刻蚀，以及发射极金属层的形成；
6）如图6所示，将所述外延层全部去除；
7）如图7所示，在所述N型场截止埋层上进行P型收集极的注入、激活和背面金属化。
步骤2）中所述N型场截止埋层形成的厚度为5um~25um。N型场截止埋层大于25um会对工艺加工提出挑战，需要高温很长时间的推井工艺，现实中很难实现量产。
步骤2）中所述N型衬底注入N型杂质为磷、砷或其它带有施主能级的杂质。
本案采用FZ硅片作为N型衬底，在N型衬底的正面通过注入结合高温（1200C~1250C）炉管长时间（>10小时）的推进工艺，首先形成符合设计要求的深结深N型场截止埋层（15um～25um）。然后在背面进行晶圆的减薄工艺，将晶圆减薄到最终的厚度需求（650V产品的最终厚度需求60um～70um；1200V产品的最终厚度需求120um～130um；1700V产品的最终厚度需求190um～200um；）。然后在正面（N型场截止埋层表面）进行EPI外延层生长，使最终厚度（减薄后的N型衬底+EPI外延衬底）能满足工厂可以接受的范围。EPI外延层生长不仅可以起到陪衬载片的作用，而且可以根据加工设备规格需求制备相应厚度的外延层，提高加工的灵活性，在完成器件正面加工工艺后，再进行晶圆减薄工艺，将EPI外延层全部去除。
对于本案所公开的内容，还有以下几点需要说明：
（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；
（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。
Claims (3)
1.一种形成IGBT场截止埋层的制备方法，其特征在于，包括以下步骤：
1）选用FZ硅片作为N型衬底；
2）去除N型衬底表面氧化层，在所述N型衬底的正面注入N型杂质并高温推结外延生长形成N型场截止埋层；
3）在所述N型衬底的背面进行减薄处理；
4）在所述N型场截止埋层上进行外延层生长；
5）翻转所述N型衬底，在其背面进行后续常规正面工艺，栅极的生长与刻蚀，P型井和重掺杂的N型区的注入和激活，层间隔离层形成与刻蚀，以及发射极金属层的形成；
6）将所述外延层全部去除；
7）在所述N型场截止埋层上进行P型收集极的注入、激活和背面金属化。
2.根据权利要求1所述的一种形成IGBT场截止埋层的制备方法，其特征在于，步骤2）中所述N型场截止埋层形成的厚度为5um～25um。
3.根据权利要求1所述的一种形成IGBT场截止埋层的制备方法，其特征在于，步骤2）中所述N型衬底注入N型杂质为磷或砷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111022267.7A CN113745317A (zh) | 2021-09-01 | 2021-09-01 | 一种形成igbt场截止埋层的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111022267.7A CN113745317A (zh) | 2021-09-01 | 2021-09-01 | 一种形成igbt场截止埋层的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113745317A true CN113745317A (zh) | 2021-12-03 |
Family
ID=78734718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111022267.7A Withdrawn CN113745317A (zh) | 2021-09-01 | 2021-09-01 | 一种形成igbt场截止埋层的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113745317A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070120215A1 (en) * | 2005-11-30 | 2007-05-31 | Chong-Man Yun | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| CN104576533A (zh) * | 2013-10-24 | 2015-04-29 | 无锡华润上华半导体有限公司 | 具有反向导通结构的Trench IGBT的制备方法 |
-
2021
- 2021-09-01 CN CN202111022267.7A patent/CN113745317A/zh not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070120215A1 (en) * | 2005-11-30 | 2007-05-31 | Chong-Man Yun | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| CN104576533A (zh) * | 2013-10-24 | 2015-04-29 | 无锡华润上华半导体有限公司 | 具有反向导通结构的Trench IGBT的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200144360A1 (en) | Method of manufacturing a semiconductor device | |
| US10707321B2 (en) | Power device with multiple field stop layers | |
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| US20230015515A1 (en) | Insulated gate bipolar transistor and preparation method thereof, and electronic device | |
| CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
| US20230155014A1 (en) | Ultra-Thin Super Junction IGBT Device and Manufacturing Method Thereof | |
| CN105206516B (zh) | 一种在半导体器件中形成场截止层的方法 | |
| CN102376776A (zh) | BiCMOS工艺中的寄生PIN二极管及制造方法 | |
| CN102376775A (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
| CN104716039B (zh) | 提高igbt性能的背面工艺制作方法 | |
| CN113745317A (zh) | 一种形成igbt场截止埋层的制备方法 | |
| JP4096722B2 (ja) | 半導体装置の製造方法 | |
| CN114050183B (zh) | 逆导型功率芯片制造方法 | |
| CN103199107B (zh) | 半导体器件及制造方法 | |
| CN113013259A (zh) | 一种低导通压降肖特基二极管结构及其制备方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN102956636B (zh) | 一种大电流n型绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN102412149B (zh) | 低噪声的锗硅异质结双极晶体管制作方法 | |
| CN103839804B (zh) | 一种电场阻断型igbt结构的制备方法 | |
| KR100299912B1 (ko) | 절연 게이트 바이폴라 트랜지스터의 제조 방법 | |
| CN109166914B (zh) | 场阻型igbt结构及其制作方法 | |
| CN216871974U (zh) | 一种多通道超结igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211203 |
|
| WW01 | Invention patent application withdrawn after publication |