CN103178102A

CN103178102A - 绝缘栅双极晶体管及其制作方法

Info

Publication number: CN103178102A
Application number: CN2011104314358A
Authority: CN
Inventors: 王海军; 李江华
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-12-21
Filing date: 2011-12-21
Publication date: 2013-06-26
Anticipated expiration: 2031-12-21
Also published as: CN103178102B

Abstract

本发明公开了一种绝缘栅双极晶体管，包括多个P型柱，各P型柱将漂移区分隔成多个单元，且各P型柱和各P型柱之间的第一N型层组成P型薄层和N型薄层交替排列的结构，使组成IGBT器件的NMOS为一种超级结的库尔MOS结构，超级结的NMOS结构能使器件的漂移区更易耗尽，从而能提高漂移区的耐压能力并提高器件整体的耐压能力；漂移区的耐压能力的提高，能使漂移区的掺杂浓度提高，以及能使漂移区的厚度变薄，从而能降低器件导通电阻，增加器件的电流密度，减小器件通态时的电阻和焦耳热，提高器件的关断响应速度。本发明公开了一种绝缘栅双极晶体管的制作方法。

Description

绝缘栅双极晶体管及其制作方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种绝缘栅双极晶体管，本发明还涉及一种绝缘栅双极晶体管的制作方法。

背景技术

绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)是一种电压控制的MOS/双极复合型器件，这种器件同时具有双极结型功率晶体管和功率MOSFET的主要优点：输入阻抗高、输入驱动功率小、导通电阻小、电流容量大、开关速度快等。IGBT结构和VDMOS结构非常相似，如图1所示，为现有IGBT的结构示意图，包括：集电区102，由形成于硅衬底底部的P型层组成，从所述硅衬底的背面引出集电极；漂移区101，由形成于硅衬底中的N型层组成，所述漂移区101位于所述集电区102上部并和所述集电区102相接触；场氧103用于器件间的隔离；P阱105，形成于硅衬底中并位于所述漂移区101上；发射区106，由形成于所述P阱105上部的N型层组成，所述P阱105将所述发射区106和所述漂移区101隔开；栅极104，覆盖部分所述P阱105，被所述栅极104覆盖的所述P阱105为沟道区，所述沟道区连接所述P阱105两侧的所述漂移区101和所述发射区106；P+连接层107，穿过发射区106并和所述P阱105形成接触。在所述P+连接层107和所述发射区106上形成有金属接触引出发射极和所述P阱105的电极。

IGBT是一种大功率的电力电子器件，耐压要求较高。对于工作电压为600伏以上的非穿通型IGBT，为了保证耐压足够，就要尽量增加N型MOS结构和底部集电极之间衬底的厚度，也就是PNP三极管的基极厚度较厚，即增加漂移区101的厚度。增加漂移区101的厚度虽然能够提高器件的耐压能力，但是同时会使器件的基极电阻较高，通态时焦耳热会较大，工作时通态电压较大。

发明内容

本发明所要解决的技术问题是提供一种绝缘栅双极晶体管，能提高器件的耐压能力，同时还能降低器件导通电阻，增加器件的电流密度，减小器件通态时的电阻和焦耳热，提高器件的关断响应速度。为此，本发明还提供一种绝缘栅双极晶体管的制作方法。

为解决上述技术问题，本发明提供的绝缘栅双极晶体管包括：

集电区，由形成于硅衬底底部的P型层组成，从所述硅衬底的背面引出集电极。

场截止层，由形成于所述硅衬底底部的N型注入层组成，所述N型注入层位于所述集电区上部并和所述集电区相接触。

漂移区，由形成于所述硅衬底中的第一N型层组成，所述第一N型层位于所述N型注入层上，所述N型注入层的掺杂浓度大于所述第一N型层的掺杂浓度。

多个P型柱，由填充于第一沟槽中的P型外延层组成，所述P型柱的底部进入所述第一N型层中、并且所述P型柱的底部和所述集电区相隔有一段距离。

每两个相邻的所述P型柱之间组成绝缘栅双极晶体管的一个单元结构，所述单元结构包括：

P阱，所述P阱形成于所述漂移区上，所述P阱的深度小于所述P型柱的深度；发射区，由形成于所述P阱上部的第二N型层组成，所述P阱将所述发射区和所述漂移区隔开；栅极，覆盖部分所述P阱，被所述栅极覆盖的所述P阱为沟道区，所述沟道区连接所述P阱两侧的所述漂移区和所述发射区。

进一步的改进是，所述漂移区的厚度小于50微米。

进一步的改进是，所述P型柱的宽度为0.5微米以上、深度为5微米以上。

进一步的改进是，所述P型柱的掺杂杂质为硼，掺杂浓度为1E15cm^-3以上。

进一步的改进是，所述栅极由填充于第二沟槽中的N型多晶硅组成，所述栅极的深度大于所述P阱的深度、且小于所述P型柱的深度，所述栅极的侧面覆盖所述P阱。

为解决上述技术问题，本发明提供的绝缘栅双极晶体管的制作方法包括如下步骤：

步骤一、在硅衬底中形成第一N型层，所述第一N型层位于所述硅衬底的表面到底部的整个区域中。

步骤二、采用光刻刻蚀工艺在所述硅衬底中形成第一沟槽，所述第一沟槽的底部要和后续形成的集电区保持一段距离，所述第一沟槽包括多个。

步骤三、在所述硅衬底的正面生长P型外延层，所述P型外延层要求完全填充所述第一沟槽。

步骤四、对所述P型外延层进行研磨并将所述硅衬底表面的所述P型外延层都去除，由填充于所述第一沟槽中的所述P型外延层组成所述P型柱，每两个相邻的所述P型柱之间组成绝缘栅双极晶体管的一个单元结构。

步骤五、采用光刻刻蚀工艺形成第二沟槽，所述栅极的深度小于所述P型柱的深度。

步骤六、在所述硅衬底的正面生长N型多晶硅，所述N型多晶硅要求完全填充所述第二沟槽；对所述N型多晶硅进行研磨并将所述硅衬底表面的所述N型多晶硅都去除，由填充于所述第二沟槽中的所述N型多晶硅组成栅极。

步骤七、在所述硅衬底的正面进行离子注入形成P阱，所述P阱的深度小于所述栅极的深度，所述栅极的侧面覆盖所述P阱，被所述栅极覆盖的所述P阱为沟道区；所述P阱下方的所述第一N型层组成漂移区。

步骤八、在所述硅衬底的正面进行离子注入形成第二N型层，所述第二N型层位于所述P阱上部，由所述第二N型层组成发射区，所述P阱将所述发射区和所述漂移区隔开，并通过所述沟道区连接所述P阱两侧的所述漂移区和所述发射区。

步骤九、对所述硅衬底的背面进行减薄。

步骤十、在所述硅衬底的背面进行N型离子注入形成一N型注入层，对所述N型注入层进行退火推阱形成场截止层；所述第一N型层位于所述N型注入层上，所述N型注入层的掺杂浓度大于所述第一N型层的掺杂浓度；

步骤十一、在所述硅衬底的背面进行P型离子注入形成一P型层，由该P型层组成集电区；所述P型柱的底部和所述集电区保持一段距离；所述集电区位于所述N型注入层下部并和所述N型注入层相接触；

步骤十二、在所述硅衬底的背面形成背面金属层，该背面金属层和所述集电区接触引出集电极。

进一步的改进是，步骤二中第一沟槽的宽度为0.5微米以上、深度为5微米以上。

进一步的改进是，步骤三中所述P型外延层的掺杂杂质为硼，掺杂浓度为1E15cm^-3以上。

进一步的改进是，步骤九对所述硅衬底的背面减薄到所述漂移区的厚度小于50微米。

进一步的改进是，步骤十中所述N型注入层的N型离子注入的工艺条件为：注入杂质为磷、注入剂量为5E14cm^-2以上、注入能量为40kev以上；退火推阱的工艺条件为：温度为950℃以上，时间为1小时以上。

进一步的改进是，步骤十一中所述P型层的P型离子注入的工艺条件为：注入杂质为硼、注入剂量为5E14cm^-2以上、注入能量为40kev以上。

本发明的P型柱和各P型柱之间的第一N型层组成P型薄层和N型薄层交替排列的结构，使组成IGBT器件的NMOS为一种超级结的库尔MOS结构，超级结的NMOS结构能使器件的漂移区更易耗尽，从而能提高漂移区的耐压能力并提高器件整体的耐压能力；漂移区的耐压能力的提高，能使漂移区的掺杂浓度提高，以及能使漂移区的厚度变薄，从而能降低器件导通电阻，增加器件的电流密度，减小器件通态时的电阻和焦耳热，提高器件的关断响应速度。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有IGBT的结构示意图；

图2是本发明实施例IGBT的结构示意图；

图3-图7是本发明实施例IGBT的制作方法的各步骤中的器件结构示意图。

具体实施方式

如图2所示，是本发明实施例IGBT的结构示意图；本发明实施例绝缘栅双极晶体管包括：

集电区7，由形成于硅衬底底部的P型层组成，从所述硅衬底的背面形成背面金属8引出集电极。

场截止层9，由形成于所述硅衬底底部的N型注入层组成，所述N型注入层位于所述集电区上部并和所述集电区相接触。

漂移区1，由形成于所述硅衬底中的第一N型层组成，所述第一N型层位于所述N型注入层上，所述N型注入层的掺杂浓度大于所述第一N型层的掺杂浓度。所述漂移区1的厚度小于50微米。

多个P型柱2，由填充于第一沟槽中的P型外延层组成，所述P型柱2的底部进入所述第一N型层中、并且所述P型柱2的底部和所述集电区7相隔有一段距离。所述P型柱2的宽度为0.5微米以上、深度为5微米以上。所述P型柱2的掺杂杂质为硼，掺杂浓度为1E15cm^-3以上。

每两个相邻的所述P型柱2之间组成绝缘栅双极晶体管的一个单元结构，所述单元结构包括：

P阱4，所述P阱4形成于所述漂移区1上，所述P阱4的深度小于所述P型柱2的深度。

发射区5，由形成于所述P阱4上部的第二N型层组成，所述P阱4将所述发射区5和所述漂移区1隔开。

栅极3，由填充于第二沟槽中的N型多晶硅组成，所述栅极3的深度大于所述P阱4的深度、且小于所述P型柱2的深度，所述栅极3的侧面覆盖所述P阱4，被所述栅极3覆盖的所述P阱4为沟道区，所述沟道区连接所述P阱4两侧的所述漂移区1和所述发射区5。

各所述单元结构都包括一NMOS结构，该NMOS结构的栅极为所述栅极3，漏区为所述发射区5，源区为所述漂移区1。

各所述P型柱2将所述漂移区1分隔成多个单元后，各所述P型柱2和各P型柱2之间的第一N型层1组成P型薄层和N型薄层交替排列的结构，使各所述单元结构的NMOS结构一起组成一种超级结的库尔MOS结构，该超级结的NMOS结构能使器件的漂移区更易耗尽。这样能使所述漂移区1的厚度采用小于50微米时也能使器件具有良好的耐压能力，所述漂移区1的掺杂浓度也能比现有IGBT器件的漂移区的掺杂浓度高，这样就能在提高器件的耐压能力的同时，使所述漂移区1的电阻变小，从而能降低器件导通电阻，增加器件的电流密度，减小器件通态时的电阻和焦耳热，提高器件的关断响应速度。

如图3至图7所示，是本发明实施例IGBT的制作方法的各步骤中的器件结构示意图。本发明实施例绝缘栅双极晶体管的制作方法包括如下步骤：

步骤一、如图3所示，在硅衬底中形成第一N型层1，所述第一N型层1位于所述硅衬底的表面到底部的整个区域中。

步骤二、如图3所示，采用光刻刻蚀工艺在所述硅衬底中形成第一沟槽2a，所述第一沟槽2a的底部要和后续形成的集电区7保持一段距离，所述第一沟槽2a包括多个。第一沟槽2a的宽度为0.5微米以上、深度为5微米以上。刻蚀所述硅衬底形成所述第一沟槽2a是采用二氧化硅做刻蚀的阻挡层，包括分步骤：先在所述硅衬底上形成一厚度为3000埃以上的二氧化硅，采用光刻胶定义出所述第一沟槽2a的形成区域图形；采用光刻胶图形为掩模对所述二氧化硅进行刻蚀，刻蚀后的所述二氧化硅定义出所述第一沟槽2a的形成区域图形；去除所述光刻胶，以所述二氧化硅为阻挡层，采用刻蚀工艺对所述硅衬底进行刻蚀形成所述第一沟槽2a；之后再去除所述二氧化硅。

步骤三、如图4所示，在所述硅衬底的正面生长P型外延层，所述P型外延层要求完全填充所述第一沟槽2a。所述P型外延层的掺杂杂质为硼，掺杂浓度为1E15cm^-3以上。

步骤四、如图4所示，对所述P型外延层进行研磨并将所述硅衬底表面的所述P型外延层都去除，由填充于所述第一沟槽2a中的所述P型外延层组成所述P型柱2，每两个相邻的所述P型柱2之间组成绝缘栅双极晶体管的一个单元结构。

步骤五、如图5所示，采用光刻刻蚀工艺形成第二沟槽，所述第二沟槽的深度小于所述P型柱2的深度。

步骤六、如图5所示，在所述硅衬底的正面生长N型多晶硅，所述N型多晶硅要求完全填充所述第二沟槽，具体为所述N型多晶硅厚度大于500埃；对所述N型多晶硅进行研磨并将所述硅衬底表面的所述N型多晶硅都去除，由填充于所述第二沟槽中的所述N型多晶硅组成栅极3。

步骤七、如图5所示，在所述硅衬底的正面进行离子注入形成P阱4，所述P阱4的深度小于所述栅极3的深度，所述栅极3的侧面覆盖所述P阱4，被所述栅极3覆盖的所述P阱4为沟道区；所述P阱4下方的所述第一N型层组成漂移区1。

步骤八、如图5所示，在所述硅衬底的正面进行离子注入形成第二N型层，所述第二N型层位于所述P阱4上部，由所述第二N型层组成发射区5，所述P阱4将所述发射区5和所述漂移区1隔开，并通过所述沟道区连接所述P阱4两侧的所述漂移区1和所述发射区5。

在所述硅衬底的正面进行离子注入形成P型注入区6，该P型注入区6和所述P阱4连接并用于引出所述P阱4。

步骤九、如图6所示，对所述硅衬底的背面进行减薄。所述硅衬底的背面减薄到所述漂移区1的厚度小于50微米。

步骤十、如图6所示，在所述硅衬底的背面进行N型离子注入形成一N型注入层，对所述N型注入层进行退火推阱形成场截止层9。所述第一N型层位于所述N型注入层上，所述N型注入层的掺杂浓度大于所述第一N型层的掺杂浓度。所述N型注入层的N型离子注入的工艺条件为：注入杂质为磷、注入剂量为5E14cm^-2以上、注入能量为40kev以上；退火推阱的工艺条件为：温度为950℃以上，时间为1小时以上。

步骤十一、如图7所示，在所述硅衬底的背面进行P型离子注入形成一P型层，由该P型层组成集电区7；所述P型柱2的底部和所述集电区7保持一段距离；所述集电区7位于所述N型注入层下部并和所述N型注入层相接触。所述P型层的P型离子注入的工艺条件为：注入杂质为硼、注入剂量为5E14cm^-2以上、注入能量为40kev以上。对所述P型层进行推阱，工艺条件为：温度为400℃以上，时间为30分钟以上。

步骤十二、如图2所示，在所述硅衬底的背面形成背面金属层8，该背面金属层8和所述集电区7接触引出集电极。所述背面金属8的厚度为1微米以上。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种绝缘栅双极晶体管，其特征在于，包括：

集电区，由形成于硅衬底底部的P型层组成，从所述硅衬底的背面引出集电极；

场截止层，由形成于所述硅衬底底部的N型注入层组成，所述N型注入层位于所述集电区上部并和所述集电区相接触；

漂移区，由形成于所述硅衬底中的第一N型层组成，所述第一N型层位于所述N型注入层上，所述N型注入层的掺杂浓度大于所述第一N型层的掺杂浓度；

多个P型柱，由填充于第一沟槽中的P型外延层组成，所述P型柱的底部进入所述第一N型层中、并且所述P型柱的底部和所述集电区相隔有一段距离；

P阱，所述P阱形成于所述漂移区上，所述P阱的深度小于所述P型柱的深度；

发射区，由形成于所述P阱上部的第二N型层组成，所述P阱将所述发射区和所述漂移区隔开；

栅极，覆盖部分所述P阱，被所述栅极覆盖的所述P阱为沟道区，所述沟道区连接所述P阱两侧的所述漂移区和所述发射区。

2.如权利要求1所述的绝缘栅双极晶体管，其特征在于：所述漂移区的厚度小于50微米。

3.如权利要求1所述的绝缘栅双极晶体管，其特征在于：所述P型柱的宽度为0.5微米以上、深度为5微米以上。

4.如权利要求1所述的绝缘栅双极晶体管，其特征在于：所述P型柱的掺杂杂质为硼，掺杂浓度为1E15cm^-3以上。

5.如权利要求1所述的绝缘栅双极晶体管，其特征在于：所述栅极由填充于第二沟槽中的N型多晶硅组成，所述栅极的深度大于所述P阱的深度、且小于所述P型柱的深度，所述栅极的侧面覆盖所述P阱。

6.一种绝缘栅双极晶体管的制作方法，其特征在于，包括如下步骤：

步骤一、在硅衬底中形成第一N型层，所述第一N型层位于所述硅衬底的表面到底部的整个区域中；

步骤二、采用光刻刻蚀工艺在所述硅衬底中形成第一沟槽，所述第一沟槽的底部要和后续形成的集电区保持一段距离，所述第一沟槽包括多个；

步骤三、在所述硅衬底的正面生长P型外延层，所述P型外延层要求完全填充所述第一沟槽；

步骤四、对所述P型外延层进行研磨并将所述硅衬底表面的所述P型外延层都去除，由填充于所述第一沟槽中的所述P型外延层组成所述P型柱，每两个相邻的所述P型柱之间组成绝缘栅双极晶体管的一个单元结构；

步骤五、采用光刻刻蚀工艺形成第二沟槽，所述栅极的深度小于所述P型柱的深度；

步骤六、在所述硅衬底的正面生长N型多晶硅，所述N型多晶硅要求完全填充所述第二沟槽；对所述N型多晶硅进行研磨并将所述硅衬底表面的所述N型多晶硅都去除，由填充于所述第二沟槽中的所述N型多晶硅组成栅极；

步骤七、在所述硅衬底的正面进行离子注入形成P阱，所述P阱的深度小于所述栅极的深度，所述栅极的侧面覆盖所述P阱，被所述栅极覆盖的所述P阱为沟道区；所述P阱下方的所述第一N型层组成漂移区；

步骤八、在所述硅衬底的正面进行离子注入形成第二N型层，所述第二N型层位于所述P阱上部，由所述第二N型层组成发射区，所述P阱将所述发射区和所述漂移区隔开，并通过所述沟道区连接所述P阱两侧的所述漂移区和所述发射区；

步骤九、对所述硅衬底的背面进行减薄；

7.如权利要求6所述的绝缘栅双极晶体管的制作方法，其特征在于：步骤二中第一沟槽的宽度为0.5微米以上、深度为5微米以上；步骤三中所述P型外延层的掺杂杂质为硼，掺杂浓度为1E15cm^-3以上。

8.如权利要求6所述的绝缘栅双极晶体管的制作方法，其特征在于：步骤九对所述硅衬底的背面减薄到所述漂移区的厚度小于50微米。

9.如权利要求6所述的绝缘栅双极晶体管的制作方法，其特征在于：步骤十中所述N型注入层的N型离子注入的工艺条件为：注入杂质为磷、注入剂量为5E14cm^-2以上、注入能量为40kev以上；退火推阱的工艺条件为：温度为950℃以上，时间为1小时以上。

10.如权利要求6所述的绝缘栅双极晶体管的制作方法，其特征在于：步骤十一中所述P型层的P型离子注入的工艺条件为：注入杂质为硼、注入剂量为5E14cm^-2以上、注入能量为40kev以上。