CN104465330B - 整流二极管、芯片及其制作方法 - Google Patents

整流二极管、芯片及其制作方法 Download PDF

Info

Publication number
CN104465330B
CN104465330B CN201410822269.8A CN201410822269A CN104465330B CN 104465330 B CN104465330 B CN 104465330B CN 201410822269 A CN201410822269 A CN 201410822269A CN 104465330 B CN104465330 B CN 104465330B
Authority
CN
China
Prior art keywords
wafer
table top
glassy layer
chip
temperature sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410822269.8A
Other languages
English (en)
Other versions
CN104465330A (zh
Inventor
汪良恩
张小明
汪曦凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Xin Xu Semiconductor Co., Ltd
Original Assignee
Anhui Anxin Electronic Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Anxin Electronic Polytron Technologies Inc filed Critical Anhui Anxin Electronic Polytron Technologies Inc
Priority to CN201410822269.8A priority Critical patent/CN104465330B/zh
Publication of CN104465330A publication Critical patent/CN104465330A/zh
Application granted granted Critical
Publication of CN104465330B publication Critical patent/CN104465330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Dicing (AREA)

Abstract

本发明提供了一种整流二极管、芯片及其制作方法，包括：提供基底，所述基底为具有沟槽以及位于沟槽四周的台面的晶圆；通过刮涂的方式将胶状玻璃涂覆在晶圆的表面，以在晶圆表面形成玻璃层；将晶圆的台面和沟槽内待切割区域的玻璃层去除；对晶圆进行低温烧结，并去除晶圆台面上的玻璃层；对晶圆进行高温烧结，以在晶圆表面形成钝化玻璃层。本发明提供的芯片制作方法，通过刮涂的方式在晶圆表面形成玻璃层，使得玻璃层的厚度更薄，从而能够有效去除台面和沟槽内待切割区域的玻璃层，并且，在形成钝化玻璃层之前，对晶圆进行了低温烧结，并去除了晶圆台面上的玻璃层，从而增大了台面的面积，即增大了芯片的焊接面积，进而降低了芯片的正向压降。

Description

整流二极管、芯片及其制作方法
技术领域
本发明涉及半导体晶圆技术领域，更具体地说，涉及一种整流二极管、芯片及其制作方法。
背景技术
目前，整流二极管的制作方法主要包括GPP(Glass Passivation Pellet，玻璃钝化)制程和DB(Doctor Blade，刀刮)制程。由于DB刀刮制程生产出的芯片焊接面积大，得到的正向压降值较小，因此，DB刀刮制程普遍应用于要求不高的电路中。此外，由于DB刀刮制程中在切割时会直接将玻璃切穿或者引裂，因此，容易导致玻璃受损，造成芯片在电路应用中失效。因此，现有技术中大多采用GPP制程来生产整流二极管。
与DB刀刮制程制作的芯片相比，GPP制程制作的芯片也是一种玻璃钝化方法生产的芯片，其凭借PN结处的玻璃层及其他钝化层的多层保护以及在切割过程中不伤害玻璃层等优势，而具有很高的可靠性能，进而广泛应用于较为高端的产品电路中。但是，现有的GPP制程作为生产整流二极管的一种方式，依然存在着一定的缺点，即制作的芯片焊接面积较小、正向压降较大。
发明内容
有鉴于此，本发明提供了一种整流二极管、芯片及其制作方法，以解决现有技术中的GPP制程制作的芯片焊接面积小和正向压降偏大的问题。
为实现上述目的，本发明提供如下技术方案：
一种芯片制作方法，包括：
提供基底，所述基底为具有沟槽以及位于所述沟槽四周的台面的晶圆；
通过刮涂的方式将胶状玻璃涂覆在所述晶圆的表面，以在所述晶圆表面形成玻璃层；
将所述晶圆的台面和沟槽内待切割区域的玻璃层去除；
对所述晶圆进行低温烧结，并去除所述晶圆台面上的玻璃层；
对所述晶圆进行高温烧结，以在所述晶圆表面形成钝化玻璃层。
优选的，所述胶状玻璃是由光刻胶和玻璃粉混合配制而成的。
优选的，在所述晶圆表面形成玻璃层的过程包括：
将一定量的胶状玻璃涂覆在所述晶圆的表面；
通过刮涂的方式将所述胶状玻璃均匀涂覆在所述晶圆的表面，以在所述晶圆表面形成玻璃层。
优选的，通过刮涂的方式将所述胶状玻璃均匀涂覆在所述晶圆的表面是指采用刀片刮涂所述胶状玻璃，以使所述胶状玻璃均匀涂覆在所述晶圆的表面。
优选的，将所述晶圆的台面和沟槽内待切割区域的玻璃层去除的过程包括：
在所述晶圆表面形成光刻胶层；
通过曝光的方式使所述光刻胶层具有镂空图案，所述镂空图案与所述晶圆的待切割区域对应；
以所述光刻胶层为掩膜，通过显影的方式将所述晶圆的台面和沟槽内待切割部分的玻璃层去除。
优选的，对所述晶圆进行低温烧结的过程包括：
将所述晶圆放置在低温烧结炉中进行烧结，所述低温烧结炉的温度范围为480℃～520℃。
优选的，去除所述晶圆台面上的玻璃层的过程包括：
采用无尘布去除所述晶圆表面的玻璃粉，所述玻璃粉是所述玻璃层在低温烧结炉中进行烧结后形成的。
优选的，对所述晶圆进行高温烧结的过程包括：
将所述晶圆放入高温烧结炉中进行烧结，所述高温烧结炉的温度范围为680℃～720℃。
一种芯片，所述芯片是采用上述任一项所述的方法形成的。
一种整流二极管，所述整流二极管包括上述芯片。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的整流二极管、芯片及其制作方法，在具有沟槽和台面的晶圆表面形成玻璃层后，去除待切割区域的玻璃层以及烧结后的晶圆台面上的玻璃层，然后对所述晶圆进行高温烧结，以在所述晶圆表面形成钝化玻璃层。本发明提供的芯片制作方法，通过刮涂的方式在晶圆表面形成玻璃层，使得玻璃层的厚度更薄，从而能够有效去除台面和沟槽内待切割区域的玻璃层，并且，在形成钝化玻璃层之前，对晶圆进行了低温烧结，并去除了晶圆台面上的玻璃层，从而增大了台面的面积，即增大了芯片的焊接面积，进而降低了芯片的正向压降。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例一提供的芯片制作方法的流程图；
图2为本发明实施例一提供的基底的结构示意图。
具体实施方式
正如背景技术所述，现有的GPP制程制作的芯片虽然具有很高的可靠性能，但是，其制作的芯片焊接面积较小、正向压降偏大。发明人研究发现，造成这种问题的原因主要是，芯片的晶圆台面的面积较小，从而导致芯片的焊接面积较小，正向压降较大。
基于此，本发明提供了一种整流二极管、芯片及其制作方法，以克服现有技术存在的上述问题，包括：
一种芯片制作方法，包括：
提供晶圆，所述晶圆具有沟槽以及位于所述沟槽四周的台面；
通过刮涂的方式将胶状玻璃涂覆在所述晶圆的表面，以在所述晶圆表面形成玻璃层；
将所述晶圆的台面和沟槽内待切割区域的玻璃层去除；
对所述晶圆进行低温烧结，并去除所述晶圆台面上的玻璃层；
对所述晶圆进行高温烧结，以在所述晶圆表面形成钝化玻璃层。
本发明还提供了一种芯片，所述芯片是采用上述任一项所述的方法形成的。
本发明还提供了一种整流二极管，所述整流二极管包括上述芯片。
本发明所提供的整流二极管、芯片及其制作方法，在具有沟槽和台面的晶圆表面形成玻璃层后，去除待切割区域的玻璃层以及烧结后的晶圆台面上的玻璃层，然后对所述晶圆进行高温烧结，以在所述晶圆表面形成钝化玻璃层。本发明提供的芯片制作方法，通过刮涂的方式在晶圆表面形成玻璃层，使得玻璃层的厚度更薄，从而能够有效去除台面和沟槽内待切割区域的玻璃层，并且，在形成钝化玻璃层之前，对晶圆进行了低温烧结，并去除了晶圆台面上的玻璃层，从而增大了台面的面积，即增大了芯片的焊接面积，进而降低了芯片的正向压降。
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
下面通过几个实施例详细描述。
实施例一
本实施例提供了一种芯片制作方法，该方法的流程图如图1所示，包括：
S101：提供基底；
本实施例中的基底为具有沟槽以及台面的晶圆，其中，晶圆是指具有PN结的硅晶片，台面是指位于沟槽201四周的区域202，如图2所示。本实施例中的基底形成过程为：在晶圆表面涂覆光刻胶层，通过曝光显影的方式使光刻胶层具有镂空图案，且镂空图案与晶圆的待刻蚀沟槽的区域一一对应，然后将具有光刻胶层的晶圆放置在混合酸中进行刻蚀以形成沟槽，当然，在其他实施例中，还可以通过其他方式形成沟槽，本发明并不对此进行限定。
S102：通过刮涂的方式将胶状玻璃涂覆在所述晶圆的表面，以在所述晶圆表面形成玻璃层；
在所述晶圆表面形成玻璃层的过程包括：将一定量的胶状玻璃涂覆在所述晶圆的表面，所述胶状玻璃是由光刻胶和玻璃粉混合配制而成的；通过刮涂的方式将所述胶状玻璃均匀涂覆在所述晶圆的表面，然后通过一定的烘烤使胶状玻璃更好的贴附在晶圆的表面，以在所述晶圆表面形成玻璃层。
其中，通过刮涂的方式将所述胶状玻璃均匀涂覆在所述晶圆的表面是指采用不锈钢刀片刮涂晶圆表面的胶状玻璃，以使所述胶状玻璃均匀涂覆在所述晶圆的表面。
S103：将所述晶圆的台面和沟槽内待切割区域的玻璃层去除；
将所述晶圆的台面和沟槽内待切割区域的玻璃层去除的过程包括：在所述晶圆表面形成光刻胶层；通过曝光的方式使所述光刻胶层具有镂空图案，所述镂空图案与所述晶圆的待切割区域对应；以所述光刻胶层为掩膜，通过显影的方式将所述晶圆的台面和沟槽内待切割部分的玻璃层去除。
S104：对所述晶圆进行低温烧结，并去除所述晶圆台面上的玻璃层；
对所述晶圆进行低温烧结的过程包括：将所述晶圆放置在低温烧结炉中进行烧结，所述低温烧结炉的温度范围为480℃～520℃。对晶圆进行低温烧结后，晶圆表面会覆盖一层白色的玻璃粉。由于每一个沟槽的宽度都会有一定的差异，因此，需要将台面上残留的玻璃粉去除，即采用无尘布去除所述晶圆台面上的玻璃粉，所述玻璃粉是所述玻璃层在低温烧结炉中进行烧结后形成的。与未去除玻璃层的台面相比，玻璃层被去除的台面的面积有所增加，从而使得芯片的焊接面积有所增加，起到了降低正向压降的作用。
S105：对所述晶圆进行高温烧结，以在所述晶圆表面形成钝化玻璃层。
对所述晶圆进行高温烧结的过程包括：将所述晶圆放入高温烧结炉中进行烧结，所述高温烧结炉的温度范围为680℃～720℃。进行高温烧结后的晶圆表面就形成了具有保护作用的钝化玻璃，将该晶圆芯片应用的产品中，会使得产品的性能更稳定，质量更优。
本实施例提供的芯片制作方法，通过刮涂的方式在晶圆表面形成玻璃层，使得玻璃层的厚度更薄，从而能够有效去除台面和沟槽内待切割区域的玻璃层，并且，在形成钝化玻璃层之前，对晶圆进行了低温烧结，并去除了晶圆台面上的玻璃层，从而增大了台面的面积，即增大了芯片的焊接面积，进而降低了芯片的正向压降。
实施例二
本实施例提供了一种芯片，该芯片是采用上述实施例提供的制作方法制作而成的，该芯片的焊接面积较大，正向压降较小。
实施例三
本实施例提供了一种整流二极管，该整流二极管包括上述实施例提供的芯片，该整流二极管的正向压降较小，性能较优。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种芯片制作方法，其特征在于，包括：
提供基底，所述基底为具有沟槽以及位于所述沟槽四周的台面的晶圆；
通过刮涂的方式将胶状玻璃涂覆在所述晶圆的表面，通过烘烤使所述胶状玻璃贴附在所述晶圆的表面，以在所述晶圆表面形成玻璃层；
将所述晶圆的台面和沟槽内待切割区域的玻璃层去除；
对所述晶圆进行低温烧结，并去除所述晶圆台面上的玻璃层；
对所述晶圆进行高温烧结，以在所述晶圆表面形成钝化玻璃层。
2.根据权利要求1所述的方法，其特征在于，所述胶状玻璃是由光刻胶和玻璃粉混合配制而成的。
3.根据权利要求2所述的方法，其特征在于，在所述晶圆表面形成玻璃层的过程包括：
将一定量的胶状玻璃涂覆在所述晶圆的表面；
通过刮涂的方式将所述胶状玻璃均匀涂覆在所述晶圆的表面，以在所述晶圆表面形成玻璃层。
4.根据权利要求3所述的方法，其特征在于，通过刮涂的方式将所述胶状玻璃均匀涂覆在所述晶圆的表面是指采用刀片刮涂所述胶状玻璃，以使所述胶状玻璃均匀涂覆在所述晶圆的表面。
5.根据权利要求4所述的方法，其特征在于，将所述晶圆的台面和沟槽内待切割区域的玻璃层去除的过程包括：
在所述晶圆表面形成光刻胶层；
通过曝光的方式使所述光刻胶层具有镂空图案，所述镂空图案与所述晶圆的待切割区域对应；
以所述光刻胶层为掩膜，通过显影的方式将所述晶圆的台面和沟槽内待切割部分的玻璃层去除。
6.根据权利要求5所述的方法，其特征在于，对所述晶圆进行低温烧结的过程包括：
将所述晶圆放置在低温烧结炉中进行烧结，所述低温烧结炉的温度范围为480℃～520℃。
7.根据权利要求6所述的方法，其特征在于，去除所述晶圆台面上的玻璃层的过程包括：
采用无尘布去除所述晶圆台面上的玻璃粉，所述玻璃粉是所述玻璃层在低温烧结炉中进行烧结后形成的。
8.根据权利要求7所述的方法，其特征在于，对所述晶圆进行高温烧结的过程包括：
将所述晶圆放入高温烧结炉中进行烧结，所述高温烧结炉的温度范围为680℃～720℃。
9.一种芯片，其特征在于，所述芯片是采用权利要求1-8任一项所述的方法形成的。
10.一种整流二极管，其特征在于，所述整流二极管包括权利要求9所述的芯片。
CN201410822269.8A 2014-12-25 2014-12-25 整流二极管、芯片及其制作方法 Active CN104465330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410822269.8A CN104465330B (zh) 2014-12-25 2014-12-25 整流二极管、芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410822269.8A CN104465330B (zh) 2014-12-25 2014-12-25 整流二极管、芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN104465330A CN104465330A (zh) 2015-03-25
CN104465330B true CN104465330B (zh) 2018-09-28

Family

ID=52911205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410822269.8A Active CN104465330B (zh) 2014-12-25 2014-12-25 整流二极管、芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN104465330B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087857A (zh) * 2018-08-22 2018-12-25 扬州杰利半导体有限公司 一种gpp芯片的制作工艺
CN111341735B (zh) * 2020-03-12 2021-03-26 扬州国宇电子有限公司 一种防止刮蹭台面的钝化结构及其制备方法和应用
CN114975095A (zh) * 2022-04-29 2022-08-30 安徽芯旭半导体有限公司 改善二极管晶圆沟槽钝化崩边的加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038892A (zh) * 2007-04-25 2007-09-19 天津中环半导体股份有限公司 硅整流器件的刀刮法玻璃钝化工艺
CN101587895A (zh) * 2009-04-29 2009-11-25 启东市捷捷微电子有限公司 门极灵敏触发单向晶闸管芯片及其制造方法
CN101667535A (zh) * 2009-09-14 2010-03-10 南通明芯微电子有限公司 硅平面半导体器件的玻璃钝化方法
CN102079893A (zh) * 2009-11-26 2011-06-01 浙江常山隆昌电子有限公司 玻璃钝化披覆gpp芯片电泳液
CN102496572A (zh) * 2011-12-29 2012-06-13 江苏宏微科技有限公司 快恢复外延型二极管及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038892A (zh) * 2007-04-25 2007-09-19 天津中环半导体股份有限公司 硅整流器件的刀刮法玻璃钝化工艺
CN101587895A (zh) * 2009-04-29 2009-11-25 启东市捷捷微电子有限公司 门极灵敏触发单向晶闸管芯片及其制造方法
CN101667535A (zh) * 2009-09-14 2010-03-10 南通明芯微电子有限公司 硅平面半导体器件的玻璃钝化方法
CN102079893A (zh) * 2009-11-26 2011-06-01 浙江常山隆昌电子有限公司 玻璃钝化披覆gpp芯片电泳液
CN102496572A (zh) * 2011-12-29 2012-06-13 江苏宏微科技有限公司 快恢复外延型二极管及其制备方法

Also Published As

Publication number Publication date
CN104465330A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN106119977B (zh) 单晶硅片制绒添加剂及应用
CN104465330B (zh) 整流二极管、芯片及其制作方法
JP6553731B2 (ja) Ｎ型両面電池のウェットエッチング方法
CN102222719B (zh) 太阳能电池用结晶系硅基板的表面处理方法及太阳能电池的制造方法
CN105355654B (zh) 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法
CN105609549A (zh) 双向放电管芯片及其制造方法
CN106653961A (zh) 一种倒装结构micro LED芯片的制备方法
CN103021840A (zh) 防止钝化层过刻蚀的方法
CN103760638A (zh) 一种平面光波导器件制作方法
JP6584571B1 (ja) 多結晶ブラックシリコンのテクスチャリングプロセス
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
CN205385026U (zh) 双向放电管芯片
CN103296076B (zh) 平面晶闸管、用于制造平面晶闸管的芯片及制作方法
CN101459061B (zh) 一种弛豫薄SiGe虚拟衬底的制备方法
CN110335919A (zh) 一种改善激光磷硅玻璃掺杂电池表面激光损伤的方法
CN105336824A (zh) 一种图形化衬底的制备方法及图形化衬底
JP2005311060A (ja) 太陽電池の製造方法、太陽電池
CN104359342A (zh) 一种金属表面的强化沸腾微结构及其制备方法
CN104282549A (zh) 一种背面结构的保护方法
CN102254817A (zh) 沟槽制造方法及半导体器件制造方法
CN105826268B (zh) 半导体器件的制造方法
CN103035581A (zh) 一种硅片的临时键合方法
RU2346800C2 (ru) Способ изготовления микрохирургических лезвий
CN104716017A (zh) 改善晶圆边缘处理的方法
CN106025030A (zh) 一种具有双阶级图层的图形化衬底的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 247100 Fuan Electronic Information Industry Park 10, Chizhou economic and Technological Development Zone, Anhui

Applicant after: Anhui Anxin electronic Polytron Technologies Inc

Address before: 247100 Fuan Electronic Information Industrial Park No. 10, Chizhou Economic Development Zone, Anhui

Applicant before: ANHUI ANXIN ELECTRONIC TECHNOLOGY CO., LTD.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190326

Address after: 247 100 No. 10 Factory Building of Fuan Electronic Industrial Park, Chizhou Economic Development Zone, Anhui Province

Patentee after: Anhui Xin Xu Semiconductor Co., Ltd

Address before: 247100 Fuan Electronic Information Industry Park 10, Chizhou economic and Technological Development Zone, Anhui

Patentee before: Anhui Anxin electronic Polytron Technologies Inc