CN114975095A - 改善二极管晶圆沟槽钝化崩边的加工方法 - Google Patents

改善二极管晶圆沟槽钝化崩边的加工方法 Download PDF

Info

Publication number
CN114975095A
CN114975095A CN202210465693.6A CN202210465693A CN114975095A CN 114975095 A CN114975095 A CN 114975095A CN 202210465693 A CN202210465693 A CN 202210465693A CN 114975095 A CN114975095 A CN 114975095A
Authority
CN
China
Prior art keywords
diode wafer
groove
improving
processing method
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210465693.6A
Other languages
English (en)
Inventor
汪良恩
李建利
汪曦凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Xinxu Semiconductor Co ltd
Original Assignee
Anhui Xinxu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Xinxu Semiconductor Co ltd filed Critical Anhui Xinxu Semiconductor Co ltd
Priority to CN202210465693.6A priority Critical patent/CN114975095A/zh
Publication of CN114975095A publication Critical patent/CN114975095A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供改善二极管晶圆沟槽钝化崩边的加工方法，涉及半导体加工的光刻技术领域，在对二极管晶圆进行光刻时，同时对二极管晶圆沟槽处的玻璃进行腐蚀处理。本发明将沟槽玻璃厚度减薄后，在钝化切割工序中，切割应力会减小，从而降低二极管晶圆产品切割崩边问题的发生概率，提高二极管晶圆产品的可靠性与安全性。

Description

改善二极管晶圆沟槽钝化崩边的加工方法
技术领域
本发明涉及半导体加工的光刻技术领域，具体涉及改善二极管晶圆沟槽钝化崩边的加工方法。
背景技术
加工二极管晶圆的工序之一是在其表面涂覆一层玻璃浆，使二极管晶圆表面覆盖一层玻璃，该层玻璃可对二极管晶圆起到良好的保护作用。由于二极管晶圆沟槽处向内凹陷，填覆有更多的玻璃浆，因此，沟槽底部玻璃厚度非常厚。
二极管晶圆经表面玻璃加工处理后还需进行钝化处理，在切割二极管晶圆的过程中，由于沟槽底部被填满玻璃，而沟底的玻璃越厚，切割的应力就越大，导致容易出现切割崩边问题，影响二极管晶圆产品的可靠性，甚至可能导致二极管晶圆失效。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种改善二极管晶圆沟槽钝化崩边的加工方法，解决刀刮二极管晶圆产品的切割崩边概率较高的问题。
(二)技术方案
为实现以上目的，本发明通过以下技术方案予以实现：
一种改善二极管晶圆沟槽钝化崩边的加工方法，在对二极管晶圆进行光刻时，同时对二极管晶圆沟槽处的玻璃进行腐蚀处理。
优选的，具体处理步骤包括：
S1.对光刻版进行改进，以阻止沟槽光刻胶曝光；
S2.常规曝光显影后再进行窗口腐蚀，台面玻璃和沟槽玻璃同时被腐蚀，台面玻璃完全被去除，沟槽玻璃由于厚度原因，部分被腐蚀，厚度减薄；
S3.正常作业至刀刮工序，沿沟槽腐蚀的中心进行切割。
优选的，所述S1中光刻版的改进方法为：增加半导体晶圆两颗晶粒之间的沟槽区域的掩膜。
优选的，增设的掩膜使沟槽处形成3-5mil的不透光区域。
优选的，所述S2中的窗口腐蚀用溶液为盐酸与氢氟酸的混合液。
优选的，盐酸与氢氟酸的体积比为(9.5～10.5):1。
优选的，所述S2中的窗口腐蚀时间为5～10分钟。
优选的，经所述S2窗口腐蚀后，再对二极管晶圆进行表面金属化处理。
优选的，所述金属可以为镍金或银。
(三)有益效果
本发明提供了一种改善二极管晶圆沟槽钝化崩边的加工方法。与现有技术相比，具备以下有益效果：
根据本发明特定的技术问题进行光刻版改进设计，光刻版上增加半导体晶圆两颗晶粒之间的沟槽区域的掩膜设计，以阻止光刻胶的曝光，光刻时沟底玻璃没有光刻胶的保护，以便对沟底玻璃进行腐蚀，从而将沟槽底部玻璃厚度减薄。沟槽玻璃厚度减薄后，在钝化切割工序中，切割应力会减小，从而降低二极管晶圆产品切割崩边问题的发生概率，提高二极管晶圆产品的可靠性与安全性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是原光刻版的掩膜设计图。
图2是本发明改进后的光刻版的掩膜设计图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例通过提供一种改善二极管晶圆沟槽钝化崩边的加工方法，解决了刀刮二极管晶圆产品的切割崩边概率较高的问题。
本申请实施例中的技术方案为解决上述技术问题，总体思路如下：
发明人在实际生产工作中发现二极管晶圆沟槽底部的玻璃厚度会影响钝化切割工艺的完成度，沟底玻璃越厚，切割时的应力越大，产生崩边的概率越大。而二极管晶圆沟槽处一旦发生崩边，轻者会影响二极管晶圆产品的可靠性，严重的可能导致二极管晶圆失效。因此，发明人开始着手解决这个问题，在发明人尝试多种方法而未达到良好的解决效果时，发明人将解决思路发散至钝化前的工序上，最终确定在光刻时同时对二极管晶圆沟槽底部玻璃进行腐蚀，以将其厚度减薄。但是如何同时对沟底玻璃进行腐蚀又成为了新的待解决问题，在不断尝试下，发明人最终根据实际情况对光刻版的掩膜设计进行改进，从而解决了技术问题，得到了本申请完整的技术方案。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例1
改善二极管晶圆沟槽钝化崩边的加工方法，即在对二极管晶圆进行光刻时，同时对二极管晶圆沟槽处的玻璃进行腐蚀处理，具体的处理步骤包括：
S1.原光刻版设计如图1所示，对光刻版进行改进，如图2所示，增加半导体晶圆两颗晶粒之间的沟槽区域的掩膜，增设的掩膜使沟槽处形成3mil的不透光区域，以阻止沟槽光刻胶曝光；
S2.常规曝光显影后再进行窗口腐蚀，窗口腐蚀用溶液为体积比为9.5：1的盐酸与氢氟酸的混合液，控制窗口腐蚀时间在5分钟，台面玻璃和沟槽玻璃同时被腐蚀，台面玻璃完全被去除，沟槽玻璃由于厚度原因，部分被腐蚀，厚度减薄；
S3.窗口腐蚀后，再使用镍金对二极管晶圆进行表面金属化处理；
S4.正常作业至刀刮工序，沿沟槽腐蚀的中心进行切割。
实施例2
改善二极管晶圆沟槽钝化崩边的加工方法，即在对二极管晶圆进行光刻时，同时对二极管晶圆沟槽处的玻璃进行腐蚀处理，具体的处理步骤包括：
S1.原光刻版设计如图1所示，对光刻版进行改进，如图2所示，增加半导体晶圆两颗晶粒之间的沟槽区域的掩膜，增设的掩膜使沟槽处形成4mil的不透光区域，以阻止沟槽光刻胶曝光；
S2.常规曝光显影后再进行窗口腐蚀，窗口腐蚀用溶液为体积比为10：1的盐酸与氢氟酸的混合液，控制窗口腐蚀时间在7.5分钟，台面玻璃和沟槽玻璃同时被腐蚀，台面玻璃完全被去除，沟槽玻璃由于厚度原因，部分被腐蚀，厚度减薄；
S3.窗口腐蚀后，再使用银对二极管晶圆进行表面金属化处理；
S4.正常作业至刀刮工序，沿沟槽腐蚀的中心进行切割。
实施例3
改善二极管晶圆沟槽钝化崩边的加工方法，即在对二极管晶圆进行光刻时，同时对二极管晶圆沟槽处的玻璃进行腐蚀处理，具体的处理步骤包括：
S1.原光刻版设计如图1所示，对光刻版进行改进，如图2所示，增加半导体晶圆两颗晶粒之间的沟槽区域的掩膜，增设的掩膜使沟槽处形成5mil的不透光区域，以阻止沟槽光刻胶曝光；
S2.常规曝光显影后再进行窗口腐蚀，窗口腐蚀用溶液为体积比为10.5：1的盐酸与氢氟酸的混合液，控制窗口腐蚀时间在10分钟，台面玻璃和沟槽玻璃同时被腐蚀，台面玻璃完全被去除，沟槽玻璃由于厚度原因，部分被腐蚀，厚度减薄；
S3.窗口腐蚀后，再使用镍金对二极管晶圆进行表面金属化处理；
S4.正常作业至刀刮工序，沿沟槽腐蚀的中心进行切割。
综上所述，与现有技术相比，具备以下有益效果：
1、对沟槽底部玻璃进行腐蚀处理后，沟槽玻璃厚度减薄，在钝化切割工序中，切割应力会减小，从而降低二极管晶圆产品切割崩边问题的发生概率，提高二极管晶圆产品的可靠性与安全性。
2、常规的光刻工艺是为了将图案附着在二极管晶圆表面，本发明将光刻应用到解决后续钝化切割崩边的技术问题上来，并根据特定的技术问题进行光刻版改进设计，光刻版上增加半导体晶圆两颗晶粒之间的沟槽区域的掩膜设计，以阻止光刻胶的曝光，光刻时沟底玻璃没有光刻胶的保护，以便对沟底玻璃进行腐蚀，从而将沟槽底部玻璃厚度减薄。
3、将不透光区域控制在3～5mil，将窗口腐蚀时间控制在5～10min，有利于控制对沟槽底部玻璃的腐蚀程度，避免无效腐蚀与过度腐蚀，以确保达到最佳的腐蚀效果，从而实现后续切割时降低崩边概率的效果。
4、在腐蚀结束后，对二极管晶圆进行表面金属化处理，一方面对二极管晶圆提供保护，另一方面便于后续焊接处理。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种改善二极管晶圆沟槽钝化崩边的加工方法，其特征在于，在对二极管晶圆进行光刻时，同时对二极管晶圆沟槽处的玻璃进行腐蚀处理。
2.如权利要求1所述的改善二极管晶圆沟槽钝化崩边的加工方法，其特征在于，具体处理步骤包括：
S1.对光刻版进行改进，以阻止沟槽光刻胶曝光；
S2.常规曝光显影后再进行窗口腐蚀，台面玻璃和沟底玻璃同时被腐蚀，台面玻璃完全被去除，沟底玻璃由于厚度原因，部分被腐蚀，厚度减薄；
S3.正常作业至刀刮工序，沿沟槽腐蚀的中心进行切割。
3.如权利要求2所述的改善二极管晶圆沟槽钝化崩边的加工方法，其特征在于，所述S1中光刻版的改进方法为：增加半导体晶圆两颗晶粒之间的沟槽区域的掩膜。
4.如权利要求3所述的改善二极管晶圆沟槽钝化崩边的加工方法，其特征在于，增设的掩膜使沟槽处形成3-5mil的不透光区域。
5.如权利要求2所述的改善二极管晶圆沟槽钝化崩边的加工方法，其特征在于，所述S2中的窗口腐蚀用溶液为盐酸与氢氟酸的混合液。
6.如权利要求5所述的改善二极管晶圆沟槽钝化崩边的加工方法，其特征在于，盐酸与氢氟酸的体积比为(9.5～10.5):1。
7.如权利要求2所述的改善二极管晶圆沟槽钝化崩边的加工方法，其特征在于，所述S2中的窗口腐蚀时间为5～10分钟。
8.如权利要求2所述的改善二极管晶圆沟槽钝化崩边的加工方法，其特征在于，经所述S2窗口腐蚀后，再对二极管晶圆进行表面金属化处理。
9.如权利要求8所述的改善二极管晶圆沟槽钝化崩边的加工方法，其特征在于，所述金属可以为镍金或银。
CN202210465693.6A 2022-04-29 2022-04-29 改善二极管晶圆沟槽钝化崩边的加工方法 Pending CN114975095A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210465693.6A CN114975095A (zh) 2022-04-29 2022-04-29 改善二极管晶圆沟槽钝化崩边的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210465693.6A CN114975095A (zh) 2022-04-29 2022-04-29 改善二极管晶圆沟槽钝化崩边的加工方法

Publications (1)

Publication Number Publication Date
CN114975095A true CN114975095A (zh) 2022-08-30

Family

ID=82979886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210465693.6A Pending CN114975095A (zh) 2022-04-29 2022-04-29 改善二极管晶圆沟槽钝化崩边的加工方法

Country Status (1)

Country Link
CN (1) CN114975095A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632728A (en) * 1984-11-16 1986-12-30 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a glass passivation type semiconductor device
JP2003347306A (ja) * 2002-05-24 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN104465330A (zh) * 2014-12-25 2015-03-25 安徽安芯电子科技有限公司 整流二极管、芯片及其制作方法
CN109087857A (zh) * 2018-08-22 2018-12-25 扬州杰利半导体有限公司 一种gpp芯片的制作工艺
CN110890283A (zh) * 2019-11-29 2020-03-17 扬州杰利半导体有限公司 一种改善的二极管玻璃钝化的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632728A (en) * 1984-11-16 1986-12-30 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a glass passivation type semiconductor device
JP2003347306A (ja) * 2002-05-24 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN104465330A (zh) * 2014-12-25 2015-03-25 安徽安芯电子科技有限公司 整流二极管、芯片及其制作方法
CN109087857A (zh) * 2018-08-22 2018-12-25 扬州杰利半导体有限公司 一种gpp芯片的制作工艺
CN110890283A (zh) * 2019-11-29 2020-03-17 扬州杰利半导体有限公司 一种改善的二极管玻璃钝化的方法

Similar Documents

Publication Publication Date Title
US4668335A (en) Anti-corrosion treatment for patterning of metallic layers
US7427569B2 (en) Metal etching process and rework method thereof
JP2005285890A (ja) 亜鉛酸化物の加工方法
CN100527366C (zh) 在半导体器件中形成金属图案的方法
JPH03156927A (ja) アルミ・メタライゼーションのパターン形成方法
CN114975095A (zh) 改善二极管晶圆沟槽钝化崩边的加工方法
TWI343078B (en) Wet cleaning process and method for fabricating semiconductor device using the same
US6849538B2 (en) Semiconductor device and a fabrication method thereof
US5773196A (en) Prevention of anti-reflection coating damage
JPS61113062A (ja) フオトマスク
US7524432B2 (en) Metal pattern forming method
KR20010083486A (ko) 크롬 금속막의 선택적 에칭 용액
KR100814259B1 (ko) 반도체 소자의 제조 방법
CN111725064A (zh) 金属电极的制造方法
KR100710645B1 (ko) 반도체소자의 금속배선 형성방법
CN116230527A (zh) 一种双层掩膜改善钛铝腐蚀形貌的方法及器件
KR20230029408A (ko) 가공면 보호층 및 이를 이용한 실리콘 마스크 제조방법
KR0144140B1 (ko) 금속배선방법
KR0141176B1 (ko) 웨이퍼의 엣지 처리방법
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
JPH05175159A (ja) 半導体素子の製造方法
JP2000035678A (ja) パターン形成方法
KR0137990B1 (ko) 반도체 소자의 금속배선 제조방법
KR0166787B1 (ko) 반도체소자의 배선방법
CN111403261A (zh) 减薄硅片的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination