CN104347509B - Cmos器件制造方法及cmos器件 - Google Patents

Cmos器件制造方法及cmos器件 Download PDF

Info

Publication number
CN104347509B
CN104347509B CN201310331727.3A CN201310331727A CN104347509B CN 104347509 B CN104347509 B CN 104347509B CN 201310331727 A CN201310331727 A CN 201310331727A CN 104347509 B CN104347509 B CN 104347509B
Authority
CN
China
Prior art keywords
active area
grid
semiconductor substrate
source electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310331727.3A
Other languages
English (en)
Other versions
CN104347509A (zh
Inventor
崔金洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201310331727.3A priority Critical patent/CN104347509B/zh
Publication of CN104347509A publication Critical patent/CN104347509A/zh
Application granted granted Critical
Publication of CN104347509B publication Critical patent/CN104347509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Abstract

本发明提供一种CMOS器件制造方法及CMOS器件。该方法包括：提供半导体衬底；向半导体衬底内注入氧原子，以形成贯穿半导体衬底的埋层，埋层距离半导体衬底的顶面第一距离；在半导体衬底的顶面上形成场氧区，场氧区的两侧分别形成第一有源区和第二有源区，其中第一有源区和第二有源区掺杂类型相反，且场氧区的底面延伸至所述埋层的底面；在第一有源区和第二有源区内分别形成栅极；在所述第一有源区内、且栅极的两侧分别形成第一源极，在第二有源区内、且在栅极两侧分别形成第二源极，第一源极和第二源极的底面位于埋层的上方。本方法制造出的CMOS器件，可避免出现场氧区漏电，且还能防止出现闩锁效应。

Description

CMOS器件制造方法及CMOS器件
技术领域
本发明涉及半导体制造技术，尤其涉及一种CMOS制造方法及CMOS器件。
背景技术
互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)是现代半导体集成电路技术的基础，组成数字集成电路的最基本单元。CMOS是NMOS晶体管和PMOS晶体管的一种有机组合，构成逻辑器件，其优点在于仅有逻辑状态转换时，才会产生大电流，而在稳定的逻辑状态下，只有极小的电流通过，因此能够大幅减小逻辑电路的功耗。
图1为现有技术中CMOS的部分结构示意图；如图1所示，CMOS中需要通过场氧区10将PMOS和NMOS隔离开来，由于多晶硅高阻或者PIP电容，或者多晶硅走线等原因，加工和的CMOS的场氧区上常滞留有多晶硅11，而当在多晶硅11施加电压时，在场氧层10下面就会有漏电，即，场氧区10与N源区12和P漏区13构成一个MOS管，其中场氧区10即为该MOS管中的栅氧，而漏电现象的存在则会直接影响CMOS的工作性能。
发明内容
针对现有技术中的上述缺陷，本发明提供一种CMOS器件制造方法及CMOS器件，以有效防止制造出CMOS发生漏电现象，有效保证了CMOS的工作性能。
本发明提供一种CMOS器件制造方法，包括：
提供半导体衬底；
向所述半导体衬底内注入氧原子，以形成贯穿所述半导体衬底的埋层，所述埋层距离所述半导体衬底的顶面第一距离；
在所述半导体衬底的顶面上形成场氧区，所述场氧区的两侧分别形成第一有源区和第二有源区，其中所述第一有源区和第二有源区掺杂类型相反，且所述场氧区的底面延伸至所述埋层的底面；
在所述第一有源区和第二有源区内分别形成栅极，所述栅极与所述场氧区之间具有间隙；
在所述第一有源区内、且在位于所述第一有源区内的栅极的两侧分别形成第一源极，在所述第二有源区内、且在所述第二有源区内的栅极两侧分别形成第二源极，其中所述第一源极和第二源极的底面位于所述埋层的上方。
本发明还提供一种CMOS器件，包括：
半导体衬底，所述半导体衬底的顶面上形成有场氧区，以及分别位于所述场氧区两侧的第一有源区和第二有源区，所述第一有源区和第二有源区的掺杂类型相反；所述第一源区内和第二源区内还分别形成有栅极，所述第一源区内还形成有位于栅极两侧的第一源极，所述第二源区内还形成有位于栅极两侧的第二源极，所述半导体衬底内、且距离所述半导体衬底顶面第一距离处还形成有绝缘的埋层，所述场氧区的底面延伸至所述埋层的底面，所述第一源极和第二源极均位于所述埋层上方。
本发明提供的CMOS制造方法及CMOS器件，可以通过埋层的设置最终在半导体衬底中形成一个绝缘层，有效防止场氧区下方出现漏电，该绝缘层的存在还可以避免阱区与衬底结产生寄生的N-P-N-P结构，从而避免出现闩锁效应。
附图说明
图1为现有技术中CMOS的部分结构示意图；
图2为本发明CMOS器件制造方法实施例一的流程图；
图3为本发明CMOS器件制造方法实施例二中形成埋层后的结构示意图；
图4为本发明CMOS器件制造方法实施例二中形成垫氧层和保护层后的结构示意图；
图5为本发明CMOS器件制造方法实施例二中垫氧层和保护层经光刻、刻蚀后的结构示意图；
图6为本发明CMOS器件制造方法实施例二中N、P型阱区均形成后的结构示意图；
图7为本发明CMOS器件制造方法实施例二中形成场氧区后的结构示意图；
图8为本发明CMOS器件制造方法实施例二中形成栅极后的结构示意图；
图9为本发明CMOS器件制造方法实施例二中形成第一轻掺杂区后的结构示意图；
图10为本发明CMOS器件制造方法实施例二中形成第二轻掺杂区后的结构示意图；
图11为本发明CMOS器件制造方法实施例二中在栅极上形成侧墙后的结构示意图；
图12为本发明CMOS器件制造方法实施例二形成的CMOS器件的结构示意图。
具体实施方式
实施例一
图2为本发明CMOS器件制造方法实施例一的流程图；如图1所述，本实施例提供一种CMOS器件制造方法，包括：
S201、提供半导体衬底；该半导体衬底可以为N型或P型半导体衬底。
S202、向半导体衬底内注入氧原子，以形成贯穿所述半导体衬底的埋层41（请参照图3），埋层41距离半导体衬底的顶面第一距离。其中，第一距离可以根据需要形成的CMOS中的场氧层的深度和源极的深度确定，优选地可以大于或等于源极的深度、且小于场氧层的深度。其中，场氧层的深度是指场氧层的底面距离半导体衬底的顶面的距离，源极的深度是指构成源极的区域的底面距离半导体衬底的顶面的距离。
需要说明的是，本步骤注入形成的埋层41的材质为氧原子。
S203、在半导体衬底的顶面上形成场氧区42，场氧区42的两侧分别形成第一有源区和第二有源区，其中第一有源区和第二有源区掺杂类型相反，且场氧区的底面延伸至所述埋层的底面。
其中，第一有源区可以为P型有源区406、第二有源区可以为N型有源区405（请参照图7）；当然，第一有源区也可以为N型有源区、第二有源区也可以为P型有源区。而场氧区可以采用本领域中常用的工艺形成；第一有源区和第二有源区也可以通过离子注入等工艺形成。
S204、在第一有源区和第二有源区内分别形成栅极48，栅极48与场氧区47之间具有间隙（请参照图8），这个间隙是为预留给源极的位置。
S205、在第一有源区406内、且在位于第一有源区406内的栅极48的两侧分别形成第一源极93，在第二有源区405内、且在第二有源区405内的栅极48两侧分别形成第二源极94，其中第一源极93和第二源极94的底面位于埋层的上方，即形成如图12所示的结构。其中，第一源极和第二源极可以通过离子光刻、注入等方式形成；第一源极的掺杂类型与第一有源区相反，第二源极的掺杂类型与第二有源区相反。例如，当第一有源区为P型有源区时，第一源极可以为高浓度磷离子形成的N型，对应地，第二有源区为N型有源区，第二源极则可以为高浓度硼离子形成的P型；这样，才能在一个场氧区47两侧分别形成NMOS和PMOS。
在上述S202～205工序中的加热工序，可以使上述埋层中氧原子与半导体衬底反应生成具有绝缘性能的氧化物；例如当衬底为P型时，经加热后埋层则由氧原子转换为二氧化硅，具有良好的绝缘性。
当然，本发明并不限于次，本发明的技术方案涵盖了还可以通过增加单独的加热工序使埋层中的氧转换为具有氧化物。
本实施例提供的CMOS制造方法，可以通过埋层的设置最终在半导体衬底中形成一个绝缘层，有效防止场氧区下方出现漏电，该绝缘层的存在还可以避免阱区与衬底结产生寄生的n-p-n-p结构，从而避免出现闩锁效应。
具体地，上述S203中所述的在所述半导体衬底的顶面上形成场氧区，具体可以采用如下流程：
在半导体衬底的顶面上依次形成垫氧层42和保护层43，保护层覆盖在垫氧层42上（请参照图4）；其中保护层可以为氮化硅层。
光刻、刻蚀保护层形成第一区块411和第二区块412，第一区块411和第二区块412之间形成场氧区沟槽430（请参照图5），其中，第一区块411和第二区块412之间间距可相等，以通过第一区块411和第二区块412的相对位置预定位出后续第一有源区和第二有源区的位置。
在垫氧层下方进行离子注入，以分别对应第一区块和第二区块形成第一阱区和第二阱区；具体可根据需要形成的第一有源区和第二有源区的掺杂类型确定注入离子的种类和浓度，形成掺杂类型相反的第一阱区和第二阱区。
氧化上述场氧区沟槽，形成场氧区47（请参照图7）。氧化工艺可以通过通入氧气和水的混合气体、同时配合加热实现，以使半导体衬底与氧气反应生成相应的、具有绝缘性能的氧化物。最后，去除上述第一区块和第二区块，当其采用氮化硅时，可以利用磷酸腐蚀去除。
由此，便可在半导体衬底的顶面上形成了嵌入到半导体衬底顶面内的场氧区47，相邻的场氧区47之间则为第一有源区406或第二有源区405；从整体上看，第一有源区406和第二有源区405交替设置，以使每个场氧区47两侧分别为第一有源区406或第二有源区405，以使场氧区47起到充分隔离作用。
进一步地，上述S204中在所述第一有源区和第二有源区内分别形成栅极优选可以采用下述流程：
去除垫氧层42（请参照图7）。
在第一有源区、第二有源区及场氧区上生长出栅极氧化层482（请参照图8），栅极氧化层482可以为二氧化硅。
在上述栅极氧化层上沉淀形成多晶硅层；
光刻、刻蚀多晶硅层和栅极氧化层482，以形成栅极48，形成如图8所示的结构。光刻工序可以保证栅极与第一有源区和第二有源区的相对位置，一次形成有利于进一步简化工艺。
实施例二
本实施例在将半导体衬底优化为P型半导体衬底，将第一有源区具体为PMOS区、第二有源区具体为NMOS区的基础上对本发明技术方案的详细说明。
S301、提供一个硅基P型半导体衬底。
S302、如图3所示，向P型半导体衬底40内注入氧原子，形成贯穿该P型半导体衬底的埋层41，并使埋层41距离半导体衬底的顶面第一距离，其中第一距离可以根据需要制造出的CMOS的场氧层的深度和源区深度来确定。
S303、在P型半导体衬底的顶面上氧化形成垫氧层42，并在垫氧侧层42上沉淀出氮化硅最为保护侧层43，保护层43覆盖在垫氧层42上，即形成如图4所示的结构。
S304、光刻、刻蚀保护层43形成第一区块411和第二区块412，第一区块和第二区块之间形成场氧区沟槽430（请参照图5）；其中第一区块411和第二区块412用于确定后续形成的PMOS有源区和ＮMOS有源区的位置。
S305、在整个垫氧层下方注入硼离子形成硼离子层405，其中，硼离子的能量可以为60千电子伏特、剂量可以为8E13每平方厘米；形成的结构如图5所示；
S306、将P型半导体衬底顶面对应第二区块的部分表面上涂覆光刻胶（该部分表面包括半导体衬底顶面对应第二区块正下方的部分和其周围区域）；在光刻胶的掩膜作用下，注入硼离子，以在P型半导体衬底顶面的对应第一区块的部分对应的位置（第一区块对应的部分包括半导体衬底顶面对应第一区块正下方的部分和其周围区域，且该第一区块对应的部分和第二区块对应的部分共同构成半导体衬底的顶面）形成P型阱区406，则步骤305形成的、对应第一区块下方的硼离子层405的剩余部分则为N型阱区。其中本步骤注入的硼离子的能量可以为70千电子伏特、剂量可以为7E12每平方厘米。形成的结构如6所示。
S307、向上述场氧区沟槽内通入氧气和水的混合气体并加热，以氧化场氧区沟槽附近的硅与氧气反应、形成厚度大约为5400埃米左右的二氧化硅层，再推结深，即形成更厚的场氧区47（如图7所示）。需要说明的是，场氧区47分隔出的区域即为NMOS有源区和PMOS有源区，当然对于一个CMOS器件来说，具有多个场氧区47，当然也就具有多个NMOS有源区和PMOS有源区，而NMOS有源区和PMOS有源区交替设置，使得每个场氧区47两旁分别是NMOS有源区和PMOS有源区。
S308、去除余下的碳化硅层（即第一区块和第二区块），形成如图7所示的结构。
S309、在垫氧层42（请参照图7）下注入硼离子以调节阈值；该步骤中硼离子的能量可以为60千电子伏特、剂量可以为2.3E13没平方厘米。
S310、在N型阱区406（请参照图7）上覆盖光刻胶，并在其掩膜下向P型阱区内进一步注入硼离子。例如，可以分两次注入，第一次注入的鹏离子的能量可以为70千电子伏特、剂量可以为3E12每平方厘米；第二次注入的鹏离子的能量可以为180千电子伏特、剂量可以为7E12每平方厘米；以防止最终形成的CMOS中同一栅极两侧的源极和漏极之间出现短路。
S311、利用氢氟酸腐蚀去除垫氧层。
S312、在NMOS有源区、PMOS有源区及场氧区上生长出栅极氧化层482（请参照图8）。
S313、在该栅极氧化层上沉淀形成多晶硅层。
S314、光刻、刻蚀上述栅极氧化层和多晶硅层，以形成凸出于P型半导体衬底顶面的、且分别对应P型有源区、N型有源区的栅极48，且各栅极与两侧的场氧区形成间隙；本步骤形成如图8所示的结构。
S315、对PMOS有源区和NMOS有源区进行轻掺杂离子注入，即注入磷离子，以在栅极的两侧下方形成位于半导体衬底内的第一轻掺杂区91，即形成如图9所示的结构。其中磷离子的能量可以为60千电子伏特、剂量可以为2E13每平方厘米。
S316、形成覆盖P型有源区的第一光刻胶层。
S317、以第一光刻胶层和栅极为掩膜，对N型有源区进行轻掺杂离子注入，即注入硼离子，以将N型有源区内的栅极两侧的第一轻掺杂区转化为第二轻掺杂区92，即形成如图10所示的结构；具体地，硼离子的能量可以为55千电子伏特、剂量可以为3E13每平方厘米。
S318、去除第一光刻胶层；
S319、在P型半导体衬底上、且在栅极48的两侧分析形成用于保护栅极的侧墙480（请参照图11）。具体地，可以通过氧化栅极中的多晶硅在两侧形成二氧化硅作为侧墙。
S320、形成覆盖N型有源区的第二光刻胶侧层。
S321、以第二光刻胶层和栅极为掩膜，对P型有源区进行离子注入，以在第一轻掺杂区内形成NMOS源极93，形成如图11所示的结构；而由于侧墙480的遮挡作用，正对应侧墙480下方的第一轻掺杂区依然存在，仅其余部分转换为NMOS源极93。
S322、去除上述第二光刻胶层；
S323、形成覆盖P型有源区的第三光刻胶层；
S324、以第三光刻胶层和栅极为掩膜，对N型有源区进行离子注入，以在第二轻掺杂区内形成PMOS源极94，形成如图12所示的结构。类似地，由于侧墙的遮挡作用，正对应侧墙下方的第二轻掺杂区依然存在，仅其余部分转换为PMOS源极；正因为紧邻栅极的位置仍为离子浓度较小的第一轻掺杂区和第二轻掺杂区，可以有效地避免出现热载流子效应。
S325、去除上述第三光刻胶层。
至此，场氧区一侧的N型源区，以及其内的栅极和PMOS源极构成ＮMOS管；场氧区另一侧的Ｐ型源区，以及其内的栅极和ＮMOS源极够ＰMOS管。后续，经中间介质层沉淀、光刻、刻蚀形成带有接触孔的介质层，再在介质层上沉淀金属层，热处理后在沉淀形成钝化层，最后光刻、刻蚀形成需要的钝化层即可形成一个完整的CMOS。
本实施例提供的CMOS制造方法，可以通过埋层的设置最终在半导体衬底中形成一个绝缘层，有效防止场氧区下方出现漏电，该绝缘层的存在还可以避免阱区与衬底结产生寄生的N-P-N-P结构，从而避免出现闩锁效应；并且，其源极与栅极之间形成的结构还可避免出现热载流子效应，因而，提高了整个CMOS器件的性能。
实施例三
本实施例提供一种CMOS器件，请参照图12，包括：
半导体衬底40，半导体衬底40的顶面上形成有场氧区47，以及分别位于场氧区47两侧的第一有源区406和第二有源区405，第一有源区406和第二有源区405的掺杂类型相反；第一源区406内和第二源区405内还分别形成有栅极48，第一源区406内还形成有位于栅极48两侧的第一源极93，第二源区405内还形成有位于栅极48两侧的第二源极94；且在半导体衬底40内、且距离半导体衬底顶面第一距离处还形成有绝缘的埋层41，场氧区47的底面延伸至埋层41的底面，第一源极93和第二源极94均位于埋层41上方。
本实施例提供的CMOS器件为按照图2所述方法制造形成的，其功能和技术效果与前述实施例类似，此处不再赘述。
可选地，当半导体衬底为P型时，埋层47可以为二氧化硅。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (3)

1.一种CMOS器件制造方法，其特征在于，包括：
提供半导体衬底；
向所述半导体衬底内注入氧原子，以形成贯穿所述半导体衬底的埋层，所述埋层距离所述半导体衬底的顶面第一距离；
在所述半导体衬底的顶面上形成场氧区，所述场氧区的两侧分别形成第一有源区和第二有源区，其中所述第一有源区和第二有源区掺杂类型相反，且所述场氧区的底面延伸至所述埋层的底面；
在所述第一有源区和第二有源区内分别形成栅极，所述栅极与所述场氧区之间具有间隙；
在所述第一有源区内、且在位于所述第一有源区内的栅极的两侧分别形成第一源极，在所述第二有源区内、且在所述第二有源区内的栅极两侧分别形成第二源极，其中所述第一源极和第二源极的底面位于所述埋层的上方；
其中，所述在所述半导体衬底的顶面上形成场氧区，包括：在所述半导体衬底的顶面上依次形成垫氧层和保护层，所述保护层覆盖在所述垫氧层上；光刻、刻蚀所述保护层形成第一区块和第二区块，所述第一区块和第二区块之间形成场氧区沟槽；在所述垫氧层下方进行离子注入，以分别对应第一区块和第二区块形成第一阱区和第二阱区；氧化所述场氧区沟槽，形成所述场氧区；去除所述第一区块和第二区块；所述半导体衬底为P型半导体衬底，所述第一有源区为P型有源区，所述第二有源区为N型有源区；
在所述去除所述第一区块和第二区块之后，还包括：在所述垫氧层下注入硼离子以调节阈值；在所述第二区上覆盖光刻胶，以在所述第一有源区内、所述垫氧下方注入硼离子。
2.根据权利要求1所述的CMOS器件制造方法，其特征在于，所述在所述第一有源区和第二有源区内分别形成栅极，包括：
去除所述垫氧层；
在所述第一有源区、第二有源区及场氧区上生长出栅极氧化层；
在所述栅极氧化层上沉淀形成多晶硅层；
光刻、刻蚀所述多晶硅层和栅极氧化层，以形成所述栅极。
3.根据权利要求1或2所述的CMOS器件制造方法，其特征在于，所述在所述第一有源区内、且在位于所述第一有源区内的栅极的两侧分别形成第一源极，在所述第二有源区内、且在所述第二有源区内的栅极两侧分别形成第二源极，包括：
对所述第一有源区和第二有源区进行轻掺杂离子注入，以在所述栅极的两侧下方分别形成位于所述半导体衬底内的第一轻掺杂区；
形成覆盖所述第一有源区的第一光刻胶层；
以所述第一光刻胶层和栅极为掩膜，对第二有源区进行轻掺杂离子注入，以将第二有源区内的栅极两侧的第一轻掺杂区转化为第二轻掺杂区；
去除所述第一光刻胶层；
在所述半导体衬底上、且在所述栅极的两侧分析形成用于保护所述栅极的侧墙；
形成覆盖所述第二有源区的第二光刻胶侧层；
以所述第二光刻胶层和栅极为掩膜，对第一有源区进行离子注入，以在所述第一轻掺杂区内形成所述第一源极；
去除所述第二光刻胶层；
形成覆盖所述第一有源区的第三光刻胶层；
以所述第三光刻胶层和栅极为掩膜，对第二有源区进行离子注入，以在所述第二轻掺杂区内形成所述第二源极；
去除所述第三光刻胶层。
CN201310331727.3A 2013-08-01 2013-08-01 Cmos器件制造方法及cmos器件 Active CN104347509B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310331727.3A CN104347509B (zh) 2013-08-01 2013-08-01 Cmos器件制造方法及cmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310331727.3A CN104347509B (zh) 2013-08-01 2013-08-01 Cmos器件制造方法及cmos器件

Publications (2)

Publication Number Publication Date
CN104347509A CN104347509A (zh) 2015-02-11
CN104347509B true CN104347509B (zh) 2017-05-31

Family

ID=52502832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310331727.3A Active CN104347509B (zh) 2013-08-01 2013-08-01 Cmos器件制造方法及cmos器件

Country Status (1)

Country Link
CN (1) CN104347509B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024965A (en) * 1990-02-16 1991-06-18 Chang Chen Chi P Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
CN1409387A (zh) * 2001-09-18 2003-04-09 精工电子有限公司 制造半导体集成电路的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100231133B1 (ko) * 1997-07-14 1999-11-15 문정환 반도체장치 및 그의 제조방법
JP2002208705A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7384851B2 (en) * 2005-07-15 2008-06-10 International Business Machines Corporation Buried stress isolation for high-performance CMOS technology

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024965A (en) * 1990-02-16 1991-06-18 Chang Chen Chi P Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
CN1409387A (zh) * 2001-09-18 2003-04-09 精工电子有限公司 制造半导体集成电路的方法

Also Published As

Publication number Publication date
CN104347509A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
US10505033B2 (en) Electronic device of vertical MOS type with termination trenches having variable depth
CN102270660B (zh) 沟槽型金属氧化物半导体场效应晶体管形成方法
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN104241338B (zh) 一种SiC金属氧化物半导体晶体管及其制作方法
CN102034707B (zh) 一种igbt的制作方法
CN104733455A (zh) 用以将ldmos漏极延伸部与槽沟对准的方案
CN103456673B (zh) 浅沟槽隔离的制造方法和cmos的制造方法
CN101399287B (zh) 横向扩散金属氧化物半导体结构
CN102479718B (zh) 一种金属氧化物半导体场效应晶体管的制作方法
CN103151268A (zh) 一种垂直双扩散场效应管及其制造工艺
CN101740517A (zh) 轻掺杂漏极的形成方法和半导体器件
CN102738001B (zh) 具有超级介面的功率晶体管的制作方法
CN101764150A (zh) 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法
CN102737970B (zh) 半导体器件及其栅介质层制造方法
CN104347509B (zh) Cmos器件制造方法及cmos器件
JP2009004763A (ja) 半導体装置
CN104916686A (zh) 一种vdmos器件及其制造方法
CN102299113A (zh) 减小半导体器件热载流子注入损伤的制造方法
CN104051531A (zh) 于崩溃时具有减少漏电流的半导体装置及其制造方法
CN105845614A (zh) 半导体器件及其制作方法
CN102376560A (zh) 半导体器件的制作方法
CN104600071B (zh) 掩模型只读存储器及制造方法
CN102543824B (zh) 一种浅沟槽隔离制作方法
CN103199110A (zh) 一种nldmos器件及其制造方法
CN109087939A (zh) 半导体结构的形成方法、ldmos晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220726

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right