CN104347269A - 多层陶瓷电容器及其制造方法 - Google Patents

多层陶瓷电容器及其制造方法 Download PDF

Info

Publication number
CN104347269A
CN104347269A CN201410012438.1A CN201410012438A CN104347269A CN 104347269 A CN104347269 A CN 104347269A CN 201410012438 A CN201410012438 A CN 201410012438A CN 104347269 A CN104347269 A CN 104347269A
Authority
CN
China
Prior art keywords
internal layer
electrode
band
thickness
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410012438.1A
Other languages
English (en)
Inventor
金炫兑
金奎利
张美正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104347269A publication Critical patent/CN104347269A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

提供了一种多层陶瓷电容器及其制造方法,所述多层陶瓷电容器包括陶瓷主体、多个第一内电极和第二内电极以及第一外电极和第二外电极,其中,第一外电极和第二外电极包括:第一内层和第二内层,包括第一内头部和第二内头部以及形成在陶瓷主体的两个主表面上的第一内带和第二内带;第一外层和第二外层,包括第一外头部和第二外头部以及形成在第一内带和第二内带上且具有比第一内带和第二内带的距离短的距离的第一外带和第二外带,第一外层和第二外层的粘度高于第一内层和第二内层的粘度。

Description

多层陶瓷电容器及其制造方法
本申请要求于2013年8月9日提交到韩国知识产权局的第10-2013-0094837号韩国专利申请的权益,该申请的公开内容通过引用包含于此。
技术领域
本公开涉及一种多层陶瓷电容器及其制造方法。
背景技术
多层陶瓷电容器(MLCC)(即,多层芯片电子组件)由于尺寸相对小、可确保高容量并且其可易于安装的优点而可以用在各种电子装置中。
例如,多层陶瓷电容器可以用在具有安装在诸如成像装置(例如,液晶显示器(LCD)、等离子体显示面板(PDP)等)、计算机、个人数字助理(PDA)和移动电话的各种电子产品的印刷电路板上的芯片形式的电容器中,由此用于进行充电或放电。
近来,根据电子产品的小型化,还要求使在电子产品中使用的多层陶瓷电容器具有微型化的尺寸和超高的电容。
因此,已经制造出这样的多层陶瓷电容器,其中,介电层和内电极的厚度被减小,以使电子产品具有微型化的尺寸,并且多个介电层相堆叠,以使电子产品具有超高的电容。
具体而言,在与长度和宽度尺寸相比具有相对薄的厚度的所谓低轮廓或嵌入产品的情况下,需要厚度纤薄的外电极带,以获得高电容。
然而,在为了高电容而过度地减小外电极带的厚度的情况下,会引起镀液在镀覆工艺期间渗透到芯片中而接触内电极的现象,由此使产品可靠性劣化。
下面的相关领域的文献公开了一种具有双层结构的外电极的多层陶瓷电容器,但未公开外电极的内层的端部向外暴露的结构且未公开利用粘度比外电极的内层的粘度高的糊形成外电极的外层。
[相关领域的文献]
第2011-0133431号韩国专利公布公开
第H9-205005号日本专利公布公开
发明内容
本公开的一方面可以提供一种通过防止镀液在镀覆工艺期间渗透到芯片中而接触内电极的现象来改善产品的可靠性并同时在薄的多层陶瓷电容器上获得具有相对薄的厚度的外电极带的新方案。
根据本公开的一方面,一种多层陶瓷电容器可以包括:陶瓷主体,具有堆叠在其中的多个介电层;多个第一内电极和第二内电极,设置在陶瓷主体中,从而通过陶瓷主体的两个端表面交替地暴露,介电层设置在第一内电极和第二内电极之间;以及第一外电极和第二外电极,分别电连接到第一内电极和第二内电极,其中,第一外电极和第二外电极包括:第一内层和第二内层,分别形成在陶瓷主体的两个端表面上,并包括分别电连接到第一内电极和第二内电极的暴露部分的第一内头部和第二内头部以及形成在陶瓷主体的两个主表面上的第一内带和第二内带;以及第一外层和第二外层,包括分别形成在第一内头部和第二内头部上的第一外头部和第二外头部以及形成在第一内带和第二内带上且具有比形成在第一主表面和第二主表面上的第一内带和第二内带的距离短的距离的第一外带和第二外带,第一外层和第二外层的粘度高于第一内层和第二内层的粘度。
第一内层和第二内层可以具有5,000cps至30,000cps的粘度。
第一外层和第二外层可以具有7,500cps至62,500cps的粘度。
第一外层和第二外层的粘度可以是第一内层和第二内层的粘度的1.5倍至2.5倍。
陶瓷主体可以具有1.0mm或更小的长度、0.5mm或更小的宽度和0.2mm或更小的厚度。
陶瓷主体可以具有1.0mm或更小的长度和0.5mm或更小的宽度,并可以具有0.5或更小的厚度/宽度。
当将第一内带或第二内带的厚度与第一外带或第二外带的厚度之和定义为T1时,T1可以为30μm或更小。
当将第一内头部或第二内头部的厚度与第一外头部或第二外头部的厚度之和定义为HT时,HT可以为10μm或更大。
当将第一外带或第二外带的距离定义为D1时,D1可以为350μm或更小。
当将第一内带或第二内带的厚度与第一外带或第二外带的厚度之和定义为T1并将第一内带或第二内带的厚度定义为T2时,可以满足1.2≥T2/T1≥0.15的范围。在这方面,T2/T1是在第一外带或第二外带可以覆盖第一内带或第二内带的假设下的计算值。
当将第一外电极或第二外电极的带的总距离定义为D2并将第一外带或第二外带的距离定义为D1时,可以满足0.9≥D1/D2≥0.02的范围。
当将第一外电极或第二外电极的带的总距离定义为D2并将第一内带或第二内带的内边缘与第一外带或第二外带的内边缘之间的距离定义为C时,可以满足10.0≥C/D2≥0.02的范围。在这方面,C/D2是在第一外带或第二外带可以覆盖第一内带或第二内带的假设下的计算值。
当将陶瓷主体的厚度定义为CT并将包括多个第一内电极和第二内电极的有效区域的厚度定义为AT时,可以满足0.9≥AT/CT≥0.28的范围。
第一内层和第二内层可以具有79wt%或更小的导电金属的含量。
根据本公开的另一方面,一种多层陶瓷电容器的制造方法可以包括:制备多层体,堆叠并压缩具有形成在其上的第一内电极和第二内电极的多个陶瓷片,使得第一内电极和第二内电极设置为彼此面对且陶瓷片布置在第一内电极和第二内电极之间;制备陶瓷主体,将多层体切割成与相应的单个电容器对应的区域,使得第一内电极和第二内电极通过两个端表面交替地暴露;以及在陶瓷主体上形成第一外电极和第二外电极,以分别电连接到第一内电极和第二内电极,其中,形成第一外电极和第二外电极的步骤包括:使用第一导电糊形成从陶瓷主体的两个端表面到陶瓷主体的两个主表面的第一内层和第二内层;以及使用第二导电糊在第一内层和第二内层上形成第一外层和第二外层,使得第一内层和第二内层的带被部分地暴露,第二导电糊的粘度高于第一导电糊的粘度。
附图说明
通过下面结合附图的详细描述,本公开的以上和其它方面、特征及其它优点将更易于理解,在附图中:
图1是示意性地示出根据本公开的示例性实施例的多层陶瓷电容器的透视图;
图2是图1的正视图;
图3和图4是沿图1的A-A′线截取的剖视图。
具体实施方式
现在将参照附图详细地描述本公开的示例性实施例。
然而,本公开可以以许多不同的形式进行举例说明,并且不应当被解释为局限于这里阐述的具体实施例。而是,提供这些实施例使本公开将是彻底的且完整的,这些实施例将把本公开的范围充分地传达给本领域的技术人员。
在附图中,为了清楚起见,会夸大元件的形状和尺寸,并且相同的附图标记将始终用于指示相同的或类似的元件。
图1是示意性地示出根据本公开的示例性实施例的多层陶瓷电容器的透视图,图2是图1的正视图,图3和图4是沿图1的A-A′线截取的剖视图。
参照图1至图4,根据本公开的示例性实施例的多层陶瓷电容器100可以包括:陶瓷主体110,具有沿陶瓷主体110的厚度方向堆叠的多个介电层111;多个第一内电极121和第二内电极122;第一外电极和第二外电极,分别电连接到第一内电极121和第二内电极122。
可以通过堆叠多个介电层111并随后烧结多个介电层111来形成陶瓷主体110,其中,彼此相邻的多个介电层111可以一体化,从而在不使用扫描电子显微镜(SEM)的情况下不能确认它们之间的边界。
另外,陶瓷主体110可以具有六面体形状。在本示例性实施例中,可以如下定义:在陶瓷主体110的厚度方向上彼此相对的表面是第一主表面和第二主表面,连接第一主表面和第二主表面并在陶瓷主体110的长度方向上彼此相对的表面是第三端表面和第四端表面,在陶瓷主体110的宽度方向上彼此相对的表面是第五侧表面和第六侧表面。
在这种情况下,陶瓷主体110可以具有其长度、宽度和厚度分别为1.0mm或更小、0.5mm或更小和0.2mm或更小的所谓低轮廓或嵌入形式,其长度和宽度分别为1.0mm或更小和0.5mm或更小,陶瓷主体110的厚度/宽度为0.5或更小。
同时,陶瓷主体110可以包括通过使其上没有内电极的至少一个介电层堆叠在包括形成在其上的内电极的有效区域的上表面和下表面上所形成的上覆盖层112和下覆盖层113。
介电层111可以包括具有高介电常数的陶瓷材料,例如,可以包括基于钛酸钡(BaTiO3)的陶瓷粉末,但本公开不限于此,只要获得其足够的电容即可。
另外,根据需要,除了陶瓷粉末之外,介电层111还可以包括各种类型的陶瓷添加剂、有机溶剂、增塑剂、粘结剂、分散剂等,例如过渡金属氧化物或碳化物、稀土元素、镁(Mg)、铝(Al)等。
具有彼此不同的极性的第一内电极121和第二内电极122可以堆叠在形成介电层111的陶瓷片的至少一个表面上,并可以设置在陶瓷主体110中,从而在介电层111设置在它们之间的情况下通过第三端表面和第四端表面交替地暴露。
在这种情况下,第一内电极121和第二内电极122通过设置在它们之间的介电层111彼此电绝缘,并且多层陶瓷电容器100的电容与在介电层111的堆叠方向上彼此叠置的第一内电极121和第二内电极122之间的面积成比例。
另外,第一内电极121和第二内电极122由导电金属形成,并可以由例如银(Ag)、铅(Pb)、铂(Pt)、镍(Ni)和铜(Cu)或它们的合金中的一种形成,但本公开不限于此。
第一外电极和第二外电极可以包括具有相对低的粘度的第一内层131和第二内层132以及粘度比第一内层131和第二内层132的粘度高的第一外层141和第二外层142。
在这种情况下,第一外层141和第二外层142的粘度可以是第一内层131和第二内层132的粘度的1.5倍至2.5倍,但本公开不限于此。
在本示例性实施例中,第一内层131和第二内层132可以包括:第一内头部131a和第二内头部132a,分别形成在陶瓷主体110的第三端表面和第四端表面上,以覆盖并电连接通过第三端表面和第四端表面交替地暴露的多个第一内电极121和第二内电极122;以及第一内带131b和第二内带132b,从第一内头部131a和第二内头部132a的上端部和下端部延伸并形成在陶瓷主体110的第一主表面和第二主表面上。
在这种情况下,例如,第一内层131和第二内层132可以使用铜玻璃糊形成,从而具有良好的电特性并提供高可靠性(例如,优异的热循环电阻性质、耐湿性质等),但本公开不限于此。
另外,第一内层131和第二内层132可以具有总量为79wt%或更小的导电金属的含量。参照下面的表1,可以明白的是,第一内层131和第二内层132具有根据导电金属的含量而改变的紧密度和厚度,在导电金属的含量超过总量的80wt%的情况下,导致松散或曰脱落(tear)缺陷。然而,可以明白的是,在导电金属的含量为总量的80wt%的情况下,紧密度是良好的,且未导致松散缺陷,但是因为厚度是参考值的105%,所以导致厚度缺陷。
[表1]
金属含量(%) 紧密度(%) 厚度(%) 是否导致松散
100 99.5 125 O
90 99.1 113 O
80 98.5 105 X
70 97.5 95 X
60 95 94 X
50 93.5 89 X
在这种情况下,第一内层131和第二内层132的除了导电金属之外的其它组分是粘结剂、溶剂等。
另外,第一内层131和第二内层132的粘度可以为5,000cps至25,000cps,但本公开不限于此。
参照下面的表2,可以明白的是,第一内层131和第二内层132具有根据粘度而改变的紧密度和厚度,在粘度低于5,000cps的情况下导致松散缺陷,并且在粘度超过30,000cps(例如为40,000cps)的情况下,厚度过厚(例如,参考值的120%),并且不满足尺寸规范。
[表2]
第一内层和第二内层的粘度(cps) 紧密度(%) 厚度(%) 是否导致松散
50000 99.8 180 X
40000 99.3 120 X
30000 98.5 102 X
20000 98.1 101 X
5000 95.4 95 X
1000 85.3 50 O
第一外层141和第二外层142可以形成在第一内层131和第二内层132上,并可以用于在形成下述的第一镀层和第二镀层时防止镀液渗透到内电极中。
第一外层141和第二外层142可以包括:第一外头部141a和第二外头部142a,分别形成在第一内头部131a和第二内头部132a上;以及形成在第一内带131b和第二内带132b上的第一外带141b和第二外带142b,具有比形成在第一主表面和第二主表面上的第一内带131b和第二内带132b的距离短的距离,并形成为使得第一内带131b和第二内带132b的端部暴露到第一外带和第二外带之外。
另外,第一外层141和第二外层142的粘度可以是第一内层131和第二内层132的粘度的1.5倍至2.5倍。
参照下面的表3,可以明白的是,在第一外层141和第二外层142的粘度低于第一内层131和第二内层132的粘度的1.5倍的情况下,由于紧密度不足,所以会导致可靠性的缺陷,在第一外层141和第二外层142的粘度超过第一内层131和第二内层132的粘度的2.5倍的情况下,第一外层141和第二外层142会具有相对厚的厚度。
[表3]
外层与内层之比 是否满足参考紧密度 是否满足参考厚度 是否满足可靠性
0.5 X X X
1 X X X
1.5 O O O
2.5 O O O
3 O X O
5 O X O
在本示例性实施例中,第一外层141和第二外层142的粘度可以为7,500cps至62,500cps,但本公开不限于此。
同时,第一外电极和第二外电极还可以具有形成在其外表面上的第一镀层和第二镀层(未示出)。
另外,第一镀层和第二镀层可以包括形成在第一外电极和第二外电极的表面上的镍(Ni)镀层和形成在镍镀层上的锡(Sn)镀层。
当利用焊料在印刷电路板等上安装多层陶瓷电容器100时,上述的第一镀层和第二镀层用于提高多层陶瓷电容器100和印刷电路板之间的附着强度,可以通过已知的方法执行镀覆工艺,考虑到环境友好因素,可以执行无铅镀覆工艺,但本公开不限于此。
在下文中,将参照图3和图4详细地描述包括在本示例性实施例中的组件之间的尺寸关系。
在本示例性实施例中,将第一内带131b或第二内带132b的厚度与第一外带141b或第二外带142b的厚度之和定义为T1,将第一内带131b或第二内带132b的厚度定义为T2,将第一内头部131a或第二内头部132a的厚度与第一内头部141a或第二内头部142a的厚度之和定义为HT,将第一或第二外电极的带的总距离定义为D2,将第一外带141b或第二外带142b的距离定义为D1,将第一内带131b或第二内带132b的内边缘与第一外带141b或第二外带142b的内边缘之间的边界表面的距离定义为C,将陶瓷主体110的厚度定义为CT,并将有效区域(例如,包括多个第一内电极121和第二内电极122的部分)的厚度定义为AT。
例如,在长度和宽度为10mm×5mm的小尺寸产品中,在多层陶瓷电容器的厚度为0.2mm或更小或者多层陶瓷电容器的厚度/宽度为0.5或更小的所谓低轮廓或嵌入产品的情况下,将第一或第二外电极的带的总距离的厚度设置得尽可能小,以实现高电容,与第一内电极121和第二内电极122接触的第一外电极和第二外电极的头部的总厚度(例如,厚度HT,即第一内头部131a或第二内头部132a的厚度与第一外头部141a或第二外头部142a的厚度之和)为至少10μm或更大并需要是大体均匀的,以防止由镀液渗透引起的可靠性劣化。
根据本示例性实施例,通过形成具有不同粘度的双堆叠结构(具体地,第一外层141和第二外层142的粘度比形成在内侧上的第一内层131和第二内层132的粘度高的双堆叠结构)的第一外电极和第二外电极,即使制造陶瓷主体110的长度、宽度和厚度分别为1.0mm或更小、0.5mm或更小和0.2mm或更小、陶瓷主体110的长度和宽度分别为1.0mm或更小和0.5mm或更小以及陶瓷主体110的厚度/宽度为0.5或更小的所谓低轮廓或嵌入产品,在第一外电极和第二外电极的厚度大体上均匀的同时,仍可以防止由镀液渗透引起的可靠性劣化。
例如,可以通过具有相对低的粘度的第一内层131和第二内层132获得纤薄,通过粘度比第一内层131和第二内层132的粘度高的第一外层141和第二外层142,第一外电极和第二外电极的头部的厚度可以是均匀的。
具体地,在有效区域的厚度与陶瓷主体110的厚度之比为0.28或更大的产品的情况下,会进一步难以保持外电极的头部的厚度均匀性。
根据本示例性实施例,当将陶瓷主体110的厚度定义为CT并将包括多个第一内电极121和第二内电极122的有效区域的厚度定义为AT时,可以满足0.9≥AT/CT≥0.28的范围。
具体地,根据本示例性实施例,即使有效区域的厚度与陶瓷主体110的厚度之比为0.28或更大,也可以均匀地保持第一外电极和第二外电极的头部的总厚度。
同时,根据本示例性实施例,为了通过防止镀液渗透来保持可靠性并满足预定的电容水平,当将第一内带131b或第二内带132b的厚度与第一外带141b或第二外带142b的厚度之和定义为T1时,T1可以为30μm或更小。
例如,当T1小于30μm时,镀液会渗透到陶瓷主体110中,由此导致可靠性问题。
另外,当将第一外带141b或第二外带142b的距离定义为D1时,D1可以为350μm或更小。
另外,当将第一内带131b或第二内带132b的厚度与第一外带141b或第二外带142b的厚度之和定义为T1并将第一内带131b或第二内带132b的厚度定义为T2时,可以满足1.2≥T2/T1≥0.15的范围。
在这种情况下,当T2/T1超过1.2时,可以满足可靠性,但是厚度会过厚,从而不会满足参考尺寸规范,当T2/T1低于0.15时,会导致可靠性缺陷。
另外,当将第一或第二外电极的带的总距离定义为D2并将第一外带141b或第二外带142b的距离定义为D1时,可以满足0.9≥D1/D2≥0.02的范围。
参照下面的表4,可以明白的是,在D1/D2低于0.02的情况下,会导致可靠性缺陷,并且在D1/D2超过0.9的情况下,可能不满足参考尺寸规范。
[表4]
D1/D2 是否满足可靠性 是否满足尺寸规范 工艺缺陷不发生率(%)
1.5 O X 98
1 O O 99
0.8 O O 97
0.5 O O 98
0.3 O O 98
0.1 O O 98
0.01 X O 99
0 X O 99
另外,T2/T1和D1/D2表示第一内层131或第二内层132与第一外层141或第二外层142之间的梯度比(step ratio)。当T2/T1和D1/D2偏离上述范围时,在将根据本示例性实施例的多层陶瓷电容器应用为嵌入类型的情况下,会难以确保可靠性,当利用激光对基板执行通孔加工时,激光漫反射会导致通孔缺陷,由此增大了基板缺陷率。
另外,当将第一或第二外电极的带的总距离定义为D2并将第一内带131b或第二内带132b的内边缘与第一外带141b或第二外带142b的内边缘之间的距离定义为C时,可以满足10.0≥C/D2≥0.02的范围。
参照下面的表5,可以明白的是,在C/D2超过10的情况下,工艺产率会降低,并且会导致可靠性缺陷,在C/D2低于0.02的情况下,不会满足参考尺寸规范。
[表5]
C/D2 是否满足可靠性 是否满足尺寸规范 工艺产率(%)
15 X O 85
10 O O 95
5 O O 98
1 O O 98
0.05 O O 99
0.01 O X 98
0 O X 99
在下文中,将描述根据本公开的示例性实施例的多层陶瓷电容器的制造方法。
首先,制备多个陶瓷片。
可以通过如下步骤将用于形成陶瓷主体110的介电层111的陶瓷片制成厚度为若干μm的片:混合陶瓷粉末、聚合物和溶剂,由此制备浆料;以及通过刮涂法等将浆料涂覆到载体膜,然后对其进行干燥。
接下来,通过在相应的陶瓷片的至少一个表面上将导电糊印刷至预定厚度来形成第一内电极121和第二内电极122。
在这种情况下,第一内电极121和第二内电极122被形成为在陶瓷片的长度方向上分别通过两个端表面被暴露。
另外,作为印刷导电糊的方法,可以使用丝网印刷法、凹版印刷法等,但本公开不限于此。
接下来,通过堆叠并压缩具有在厚度方向上形成在其上的第一内电极121和第二内电极122的多个陶瓷片来制备多层体,使得第一内电极121和第二内电极122在陶瓷片形成在它们之间的情况下设置为彼此面对。
接下来,将多层体切割成与相应的单个电容器对应的相应的单个芯片,由此在相对高的温度下进行烧结,从而制备陶瓷主体110,其中,陶瓷主体110具有在陶瓷主体的厚度方向上彼此相对的第一主表面和第二主表面、在陶瓷主体的长度方向上彼此相对的第三端表面和第四端表面(第一内电极121和第二内电极122交替地暴露于第三端表面和第四端表面)以及在陶瓷主体的宽度方向上彼此相对的第五侧表面和第六侧表面。
接下来,在陶瓷主体110的端表面上形成第一外电极和第二外电极,从而第一外电极和第二外电极电连接到第一内电极121和第二内电极122的暴露部分。
在下文中,将详细描述第一外电极和第二外电极的形成方法。
首先,通过使用具有相对低的粘度的第一导电糊将第一内层131和第二内层132形成为从陶瓷主体110的第三端表面和第四端表面延伸到陶瓷主体110的第一主表面和第二主表面的一部分,使得第一内层131和第二内层132分别覆盖通过陶瓷主体110的第三端表面和第四端表面暴露的多个第一内电极121和第二内电极122。
可以使用浸渍法或各种印刷法来涂覆第一导电糊,但本公开不限于此。
另外,第一导电糊可以具有5,000cps至25,000cps的粘度,但本公开不限于此。
另外,第一导电糊可以具有相对于总量的79wt%或更小的导电金属的含量。
另外,在涂覆工艺之后,执行热处理工艺,从而使涂覆的第一导电糊硬化。
接下来,使用粘度比第一导电糊的粘度高的第二导电糊在第一内层131和第二内层132上形成从第三端表面和第四端表面延伸到第一主表面和第二主表面的第一外层141和第二外层142,其中,第一外层141的第一外带141b的距离和第二外层142的第二外带142b的距离比形成在第一主表面和第二主表面上的第一内带131b和第二内带132b的距离短,从而第一内层131的第一内带131b和第二内层132的第二内带132b的一部分暴露到第一外带141b和第二外带142b之外。
可以使用浸渍法或各种印刷法来涂覆第二导电糊,但本公开不限于此。
另外,第二导电糊的粘度可以是第一导电糊的粘度的1.5倍至2.5倍,在本示例性实施例中,第二导电糊可以具有7,500cps至62,500cps的粘度,但本公开不限于此。
另外,在涂覆工艺之后,执行热处理工艺,从而使涂覆的第二导电糊硬化。
同时,根据需要,在形成第一外层141和第二外层142之后,可以使用诸如电镀法等的方法对第一外电极和第二外电极的表面执行镀覆工艺来形成第一镀层和第二镀层(未示出)。
作为在镀覆方法中使用的材料,可以使用镍或锡、镍锡合金等,但本公开不限于此。
另外,可以通过在第一外电极和第二外电极的表面上顺序地堆叠镍镀层和锡镀层来形成第一镀层和第二镀层。
如上所述,根据本公开的示例性实施例,外电极的内层通过粘度比形成其外层的导电糊的粘度低的导电糊来形成,由此使带的总厚度相对薄,并且外层通过使用粘度比形成内层的导电糊的粘度高的导电糊来形成,由此使头部的总厚度均匀,从而可以减小外电极的厚度,并且可以防止镀液在镀覆工艺期间渗透到芯片中而接触内电极的现象,由此提高产品的可靠性。
尽管上面已经示出并描述了示例性实施例,但对于本领域技术人员来讲将明显的是,在不脱离如所附权利要求限定的本公开的精神和范围的情况下可以做出修改和改变。

Claims (19)

1.一种多层陶瓷电容器,所述多层陶瓷电容器包括:
陶瓷主体,具有堆叠在其中的多个介电层;
多个第一内电极和第二内电极,设置在陶瓷主体中,从而通过陶瓷主体的两个端表面交替地暴露,介电层设置在第一内电极和第二内电极之间;以及
第一外电极和第二外电极,分别电连接到第一内电极和第二内电极,
其中,第一外电极和第二外电极包括:
第一内层和第二内层,分别形成在陶瓷主体的两个端表面上,并包括分别电连接到第一内电极和第二内电极的暴露部分的第一内头部和第二内头部以及形成在陶瓷主体的两个主表面上的第一内带和第二内带;以及
第一外层和第二外层,包括分别形成在第一内头部和第二内头部上的第一外头部和第二外头部以及形成在第一内带和第二内带上且具有比形成在第一主表面和第二主表面上的第一内带和第二内带的距离短的距离的第一外带和第二外带,第一外层和第二外层的粘度高于第一内层和第二内层的粘度。
2.根据权利要求1所述的多层陶瓷电容器,其中,第一内层和第二内层具有5,000cps至30,000cps的粘度。
3.根据权利要求1所述的多层陶瓷电容器,其中,第一外层和第二外层具有7,500cps至62,500cps的粘度。
4.根据权利要求1所述的多层陶瓷电容器,其中,第一外层和第二外层的粘度是第一内层和第二内层的粘度的1.5倍至2.5倍。
5.根据权利要求1所述的多层陶瓷电容器,其中,陶瓷主体具有1.0mm或更小的长度、0.5mm或更小的宽度和0.2mm或更小的厚度。
6.根据权利要求1所述的多层陶瓷电容器,其中,陶瓷主体具有1.0mm或更小的长度和0.5mm或更小的宽度,并具有0.5或更小的厚度/宽度。
7.根据权利要求1所述的多层陶瓷电容器,其中,当将第一内带或第二内带的厚度与第一外带或第二外带的厚度之和定义为T1时,T1为30μm或更小。
8.根据权利要求1所述的多层陶瓷电容器,其中,当将第一内头部或第二内头部的厚度与第一外头部或第二外头部的厚度之和定义为HT时,HT为10μm或更大。
9.根据权利要求1所述的多层陶瓷电容器,其中,当将第一外带或第二外带的距离定义为D1时,D1为350μm或更小。
10.根据权利要求1所述的多层陶瓷电容器,其中,当将第一内带或第二内带的厚度与第一外带或第二外带的厚度之和定义为T1并将第一内带或第二内带的厚度定义为T2时,满足1.2≥T2/T1≥0.15的范围。
11.根据权利要求1所述的多层陶瓷电容器,其中,当将第一外电极或第二外电极的带的总距离定义为D2并将第一外带或第二外带的距离定义为D1时,满足0.9≥D1/D2≥0.02的范围。
12.根据权利要求1所述的多层陶瓷电容器,其中,当将第一外电极或第二外电极的带的总距离定义为D2并将第一内带或第二内带的内边缘与第一外带或第二外带的内边缘之间的边界表面的距离定义为C时,满足10.0≥C/D2≥0.02的范围。
13.根据权利要求1所述的多层陶瓷电容器,其中,当将陶瓷主体的厚度定义为CT并将包括多个第一内电极和第二内电极的有效区域的厚度定义为AT时,满足0.9≥AT/CT≥0.28的范围。
14.根据权利要求1所述的多层陶瓷电容器,其中,第一内层和第二内层具有79wt%或更小的导电金属的含量。
15.一种多层陶瓷电容器的制造方法,所述方法包括:
制备多层体,堆叠并压缩具有形成在其上的第一内电极和第二内电极的多个陶瓷片,使得第一内电极和第二内电极设置为彼此面对且陶瓷片布置在第一内电极和第二内电极之间;
制备陶瓷主体,将多层体切割成与相应的单个电容器对应的区域,使得第一内电极和第二内电极通过两个端表面交替地暴露;以及
在陶瓷主体上形成第一外电极和第二外电极,以分别电连接到第一内电极和第二内电极,
其中,形成第一外电极和第二外电极的步骤包括:
使用第一导电糊形成从陶瓷主体的两个端表面到陶瓷主体的两个主表面的第一内层和第二内层;以及
使用第二导电糊在第一内层和第二内层上形成第一外层和第二外层,使得第一内层和第二内层的带被部分地暴露,第二导电糊的粘度高于第一导电糊的粘度。
16.根据权利要求15所述的方法,其中,在形成第一内层和第二内层的步骤中,使用粘度为5,000cps至30,000cps的第一导电糊形成第一内层和第二内层。
17.根据权利要求15所述的方法,其中,在形成第一外层和第二外层的步骤中,使用粘度为7,500cps至62,500cps的第二导电糊形成第一外层和第二外层。
18.根据权利要求15所述的方法,其中,在形成第一外层和第二外层的步骤中,使用粘度为第一导电糊的粘度的1.5倍至2.5倍的第二导电糊形成第一外层和第二外层。
19.根据权利要求15所述的方法,其中,在形成第一内层和第二内层的步骤中,使用具有79wt%或更小的导电金属的含量的第一导电糊形成第一内层和第二内层。
CN201410012438.1A 2013-08-09 2014-01-10 多层陶瓷电容器及其制造方法 Pending CN104347269A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130094837A KR101444615B1 (ko) 2013-08-09 2013-08-09 적층 세라믹 커패시터 및 그 제조 방법
KR10-2013-0094837 2013-08-09

Publications (1)

Publication Number Publication Date
CN104347269A true CN104347269A (zh) 2015-02-11

Family

ID=51761136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410012438.1A Pending CN104347269A (zh) 2013-08-09 2014-01-10 多层陶瓷电容器及其制造方法

Country Status (4)

Country Link
US (1) US9245687B2 (zh)
JP (1) JP2015037178A (zh)
KR (1) KR101444615B1 (zh)
CN (1) CN104347269A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977021A (zh) * 2015-03-13 2016-09-28 三星电机株式会社 多层陶瓷组件
CN107615422A (zh) * 2015-06-04 2018-01-19 株式会社村田制作所 层叠陶瓷电子部件
CN107768141A (zh) * 2016-08-17 2018-03-06 太阳诱电株式会社 叠层陶瓷电子部件
CN110024061A (zh) * 2016-12-20 2019-07-16 株式会社村田制作所 电子部件以及其制造方法
CN112563037A (zh) * 2019-09-10 2021-03-26 三星电机株式会社 多层电容器及其上安装有该多层电容器的板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101474152B1 (ko) * 2013-07-17 2014-12-23 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7051283B2 (ja) 2016-10-17 2022-04-11 太陽誘電株式会社 積層セラミックコンデンサ
KR101891085B1 (ko) 2016-11-23 2018-08-23 삼성전기주식회사 커패시터 및 그의 제조방법
KR102514236B1 (ko) 2016-11-23 2023-03-27 삼성전기주식회사 커패시터 및 그의 제조방법
JP6841121B2 (ja) * 2017-03-29 2021-03-10 Tdk株式会社 貫通コンデンサ
KR102101933B1 (ko) 2018-09-06 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
KR20210089860A (ko) * 2020-01-09 2021-07-19 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
KR20220084754A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 전자 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071926A (ja) * 2006-09-14 2008-03-27 Murata Mfg Co Ltd セラミック電子部品
JP2011108874A (ja) * 2009-11-18 2011-06-02 Tdk Corp 電子部品の製造方法及び電子部品
CN102146194A (zh) * 2009-12-04 2011-08-10 株式会社村田制作所 导电性树脂组合物及芯片型电子部件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967666B2 (ja) * 1992-12-08 1999-10-25 株式会社村田製作所 チップ型電子部品
JPH0845765A (ja) * 1994-07-30 1996-02-16 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JPH09205005A (ja) 1996-01-24 1997-08-05 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP2000195742A (ja) 1998-12-24 2000-07-14 Kyocera Corp 積層セラミックコンデンサ
JP2001345231A (ja) * 2000-05-31 2001-12-14 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP4682426B2 (ja) * 2001-01-15 2011-05-11 Tdk株式会社 電子部品およびその製造方法
JP4276084B2 (ja) * 2002-03-07 2009-06-10 Tdk株式会社 積層型電子部品
US7751174B2 (en) * 2002-12-09 2010-07-06 Matsushita Electric Industrial Co., Ltd. Electronic part with external electrode
JP4771787B2 (ja) * 2005-10-26 2011-09-14 京セラ株式会社 積層型電子部品
EP2034496B1 (en) * 2006-06-28 2013-10-23 Murata Manufacturing Co. Ltd. Ceramic electronic component and method for manufacturing same
JP2008042068A (ja) 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 積層コンデンサとその製造方法
JP5532581B2 (ja) * 2008-10-31 2014-06-25 株式会社村田製作所 セラミック電子部品
JP5246207B2 (ja) 2010-06-04 2013-07-24 株式会社村田製作所 チップ型電子部品
JP5699819B2 (ja) 2010-07-21 2015-04-15 株式会社村田製作所 セラミック電子部品
JPWO2012114925A1 (ja) * 2011-02-23 2014-07-07 ナミックス株式会社 導電性組成物及びそれを用いた外部電極
JP2012204441A (ja) * 2011-03-24 2012-10-22 Murata Mfg Co Ltd 電子部品
KR101288151B1 (ko) * 2011-11-25 2013-07-19 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071926A (ja) * 2006-09-14 2008-03-27 Murata Mfg Co Ltd セラミック電子部品
JP2011108874A (ja) * 2009-11-18 2011-06-02 Tdk Corp 電子部品の製造方法及び電子部品
CN102146194A (zh) * 2009-12-04 2011-08-10 株式会社村田制作所 导电性树脂组合物及芯片型电子部件

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977021A (zh) * 2015-03-13 2016-09-28 三星电机株式会社 多层陶瓷组件
CN105977021B (zh) * 2015-03-13 2019-11-05 三星电机株式会社 多层陶瓷组件
CN107615422A (zh) * 2015-06-04 2018-01-19 株式会社村田制作所 层叠陶瓷电子部件
CN107768141A (zh) * 2016-08-17 2018-03-06 太阳诱电株式会社 叠层陶瓷电子部件
CN107768141B (zh) * 2016-08-17 2022-05-17 太阳诱电株式会社 叠层陶瓷电子部件
CN110024061A (zh) * 2016-12-20 2019-07-16 株式会社村田制作所 电子部件以及其制造方法
CN112563037A (zh) * 2019-09-10 2021-03-26 三星电机株式会社 多层电容器及其上安装有该多层电容器的板

Also Published As

Publication number Publication date
JP2015037178A (ja) 2015-02-23
US9245687B2 (en) 2016-01-26
US20150043124A1 (en) 2015-02-12
KR101444615B1 (ko) 2014-09-26

Similar Documents

Publication Publication Date Title
CN104347269A (zh) 多层陶瓷电容器及其制造方法
US9875849B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
CN112563025B (zh) 陶瓷电子组件
US9336945B2 (en) Multilayer ceramic capacitor
US9642260B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
US9240280B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102319596B1 (ko) 적층형 커패시터 및 그 실장 기판
CN104299783B (zh) 多层陶瓷电容器、其制造方法及制造具有其的板的方法
US10559425B2 (en) Multilayer capacitor and board having the same
US11049661B2 (en) Multilayer electronic component
KR102076152B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
CN104299785A (zh) 多层陶瓷电容器及具有多层陶瓷电容器的板
CN110797188B (zh) 电容器组件
KR102122927B1 (ko) 적층형 커패시터
US9362054B2 (en) Multilayer ceramic capacitor
US11107633B2 (en) Ceramic electronic component having external electrode including electrode layer and conductive resin layer
US11222748B2 (en) Multi-layered ceramic electronic component
CN104124058A (zh) 多层陶瓷电子元件和用于安装该多层陶瓷电子元件的板件
US20200126719A1 (en) Capacitor component
KR102101703B1 (ko) 적층형 커패시터
US11164702B2 (en) Multi-layered ceramic electronic component having step absorption layer
KR102537285B1 (ko) 적층형 커패시터
KR20200024189A (ko) 적층형 커패시터
CN116417260A (zh) 多层电子组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150211

WD01 Invention patent application deemed withdrawn after publication