CN104303221B - 有源矩阵基板的制造方法和显示装置的制造方法 - Google Patents

有源矩阵基板的制造方法和显示装置的制造方法 Download PDF

Info

Publication number
CN104303221B
CN104303221B CN201380025264.6A CN201380025264A CN104303221B CN 104303221 B CN104303221 B CN 104303221B CN 201380025264 A CN201380025264 A CN 201380025264A CN 104303221 B CN104303221 B CN 104303221B
Authority
CN
China
Prior art keywords
mentioned
layer
resist
region
pixel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380025264.6A
Other languages
English (en)
Other versions
CN104303221A (zh
Inventor
井上毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104303221A publication Critical patent/CN104303221A/zh
Application granted granted Critical
Publication of CN104303221B publication Critical patent/CN104303221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

一种有源矩阵基板的制造方法，在像素区域形成栅极配线，并且在边框区域(17)形成多个配线层(26、27)。接着，形成覆盖配线层(26、27)和栅极配线的栅极绝缘层(32)和半导体材料层(35)。接着，形成在像素区域覆盖半导体材料层(35)的第1抗蚀剂和分别覆盖配线层(26、27)之间的栅极绝缘层(32)的第2抗蚀剂(42)。接着，对从第1和第2抗蚀剂(42)露出的半导体材料层(35)进行干式蚀刻，由此形成半导体元件的半导体层。

Description

有源矩阵基板的制造方法和显示装置的制造方法
技术领域
本发明涉及有源矩阵基板的制造方法和显示装置的制造方法。
背景技术
近年来，液晶显示装置等薄型的显示装置(平板显示器)被广泛用作例如智能手机、平板型PC等电子设备的显示装置。
这样的显示装置具有作为有源矩阵基板的第1基板和与第1基板相对的第2基板。例如，在液晶显示装置中，在第1基板与第2基板之间设有液晶层。另外，在有机EL显示装置中，在第1基板与第2基板之间设有发光层。
并且，上述显示装置具有：沿着第1基板和第2基板的外缘的作为非显示区域的边框区域；以及形成于该边框区域的内侧的像素区域。在像素区域形成有设有半导体元件的多个像素。在第1基板中的边框区域相互并行地配置有从像素区域引出的多个配线层。
边框区域的配线层为长条，所以容易带比较大的电荷量。因此，在配线层彼此之间发生静电放电(Electro-Static Discharge；ESD)，由此有覆盖该配线层的绝缘层发生绝缘破坏的问题。
对此，专利文献1所记载的有源矩阵基板在边框区域中具有：形成于绝缘性基板的表面的包含金属的多个遮光层；覆盖遮光层的栅极绝缘层；形成于栅极绝缘层的整个表面的半导体层；以覆盖相邻的上述遮光层之间的方式形成于半导体层的表面的多个配线层；以及覆盖配线层的保护绝缘层。上述半导体层在与构成像素区域的半导体元件的半导体层相同的工序中形成。
根据该构成，因为形成有以遮光层为栅极、以配线层为源极漏极的晶体管，所以带电的配线层彼此的电位差变高时，电荷可通过半导体层从一方配线层向另一方配线层移动。因此，可抑制由于ESD导致的保护绝缘层的绝缘破坏。
现有技术文献
专利文献
专利文献1：特开平－225394号公报
发明内容
发明要解决的问题
然而，与配线层配置于栅极绝缘层上的上述专利文献1的构成相反，在配线层被栅极绝缘层覆盖的情况下，有可能在对形成于栅极绝缘层的表面的半导体层进行干式蚀刻时栅极绝缘层由于ESD而发生绝缘破坏。
但是，在这样的情况下，因为配线层不像上述专利文献1那样构成晶体管，所以有不能防止由于ESD导致的栅极绝缘层的绝缘破坏的问题。
本发明是鉴于这样的方面完成的，其目的在于：在制造在边框区域中配线层被栅极绝缘层覆盖的有源矩阵基板的情况下，能防止由于配线层彼此的静电放电而导致的栅极绝缘层的绝缘破坏。
用于解决问题的方案
为了达成上述的目的，第1发明的有源矩阵基板的制造方法具有：在形成多个半导体元件的像素区域形成栅极配线，并且在作为上述像素区域的外侧周围的区域的边框区域整体上形成包含与上述栅极配线相同的材料且相互并行地延伸的多个配线层的工序；在上述边框区域和像素区域的形成有上述半导体元件的半导体材料层的区域形成覆盖上述配线层和栅极配线的栅极绝缘层的工序；在上述边框区域和像素区域中的上述栅极绝缘层的表面形成半导体材料层的工序；形成第1抗蚀剂和第2抗蚀剂的工序，上述第1抗蚀剂在上述像素区域中的形成有上述半导体元件的半导体材料层的区域覆盖上述半导体材料层，上述第2抗蚀剂分别覆盖设于相互相邻的上述配线层之间的上述栅极绝缘层；以及对从上述第1抗蚀剂和第2抗蚀剂露出的上述半导体材料层进行干式蚀刻，由此形成构成上述半导体元件的半导体层的工序。
根据本发明，因为在对半导体材料层进行干式蚀刻的工序中，设于相邻的配线层之间的栅极绝缘层被第2抗蚀剂覆盖，所以在该配线层彼此之间不发生静电放电。因此，能防止覆盖配线层的栅极绝缘层的绝缘破坏。
第2发明的特征在于，在上述第1发明中，还具有在对上述半导体材料层进行干式蚀刻的工序后进行的、形成分别覆盖设于相互相邻的上述配线层之间的栅极绝缘层的遮光层的工序。
根据本发明，因为配线层之间被遮光层遮光，所以能防止边框区域中的漏光。而且，因为配线层之间的栅极绝缘层不发生绝缘破坏，所以能防止隔着遮光层的配线层彼此的短路。
第3发明的特征在于，在上述第2发明中，在形成上述遮光层的工序中，利用与构成上述半导体元件的源极电极相同的材料形成上述遮光层。
根据本发明，因为能在与源极电极相同的工序中形成遮光层，所以能避免由于设置遮光层导致的工序数量的增加。
第4发明以通过使有源矩阵基板和相对基板贴合而制造显示装置的方法为对象。并且，制造上述有源矩阵基板的工序包含：在形成多个半导体元件的像素区域形成栅极配线，并且在作为上述像素区域的外侧周围的区域的边框区域形成包含与上述栅极配线相同的材料且相互并行地延伸的多个配线层的工序；在上述边框区域和像素区域整体上形成覆盖上述配线层和栅极配线的栅极绝缘层的工序；在上述边框区域和像素区域中的上述栅极绝缘层的表面整体上形成半导体材料层的工序；形成第1抗蚀剂和第2抗蚀剂的工序，上述第1抗蚀剂在上述像素区域中的形成有上述半导体元件的半导体材料层的区域覆盖上述半导体材料层，上述第2抗蚀剂分别覆盖设于相互相邻的上述配线层之间的上述栅极绝缘层；以及对从上述第1抗蚀剂和第2抗蚀剂露出的上述半导体材料层进行干式蚀刻，由此形成构成上述半导体元件的半导体层的工序。
根据本发明，因为在对半导体材料层进行干式蚀刻的工序中，设于相邻的配线层之间的栅极绝缘层被第2抗蚀剂覆盖，所以在该配线层彼此之间不发生静电放电。因此，能防止覆盖配线层的栅极绝缘层的绝缘破坏。
第5发明的特征在于，在上述第4发明中，还具有在对上述半导体材料层进行干式蚀刻的工序后进行的、形成分别覆盖设于相互相邻的上述配线层之间的栅极绝缘层的遮光层的工序。
根据本发明，因为配线层之间被遮光层遮光，所以能防止边框区域中的漏光。而且，因为配线层之间的栅极绝缘层不发生绝缘破坏，所以能防止隔着遮光层的配线层彼此的短路。
第6发明的特征在于，在上述第5发明中，在形成上述遮光层的工序中，利用与构成上述半导体元件的源极电极相同的材料形成上述遮光层。
根据本发明，因为能在与源极电极相同的工序中形成遮光层，所以能避免由于设置遮光层导致的工序数量的增加。
发明效果
根据本发明，因为在对半导体材料层进行干式蚀刻的工序中，利用第2抗蚀剂覆盖设于相邻的配线层之间的栅极绝缘层，由此使得在配线层彼此之间不发生静电放电，所以能防止覆盖配线层的栅极绝缘层的绝缘破坏。
附图说明
图1是放大示出TFT基板的边框区域的俯视图。
图2是图1中的II－II线截面图。
图3是放大示出形成于像素区域的像素的TFT的俯视图。
图4是图3中的IV－IV线截面图。
图5是示出液晶显示装置的概略构成的截面图。
图6是放大示出TFT基板的一部分的俯视图。
图7是示出形成于玻璃基板的配线层的截面图。
图8是示出形成于半导体材料层的表面的第2抗蚀剂的截面图。
图9是示出利用干式蚀刻所形成的第2半导体层的截面图。
图10是示出形成于源极材料层的表面的第4抗蚀剂的截面图。
图11是示出形成于玻璃基板的栅极配线的截面图。
图12是示出形成于半导体材料层的表面的第1抗蚀剂的截面图。
图13是示出利用干式蚀刻所形成的第1半导体层的截面图。
图14是示出形成于源极材料层的表面的第3抗蚀剂的截面图。
具体实施方式
以下基于附图说明本发明的实施方式。此外，本发明并不限于以下的实施方式。
在本实施方式中，作为本发明的显示装置的一例，对液晶显示装置1进行说明。图5是示出液晶显示装置1的概略构成的截面图。图6是放大示出TFT基板的一部分的俯视图。
如图5所示，液晶显示装置1具备：作为第1基板的TFT基板11；作为第2基板的相对基板12，其与TFT基板11相对地配置；以及液晶层13，其设于相对基板12和TFT基板11之间。液晶层13利用框状的密封构件14密封在TFT基板11与相对基板12之间。
如图5所示，液晶显示装置1具有：像素区域16，其是显示区域，形成有多个像素；以及边框区域17，其是非显示区域，且是像素区域16的外侧周围的区域。
虽然省略图示，但是相对基板12具有：作为绝缘性基板的玻璃基板；以及形成于玻璃基板的液晶层13侧的彩色滤光片、共用电极以及黑矩阵。共用电极包含例如ITO等透明导电膜，遍及像素区域16的整体而形成。
在此，图1是放大示出TFT基板11的边框区域17的俯视图。图2是图1中的II－II线截面图。图3是放大示出形成于像素区域16的像素的TFT20的俯视图。图4是图3中的IV－IV线截面图。
＜像素区域的构成＞
TFT基板11是有源矩阵基板，如图3和图4所示，在其像素区域16，作为半导体元件的多个TFT(薄膜晶体管)20和连接到TFT20的栅极配线21和源极配线22形成于作为绝缘性基板的玻璃基板31上。
即，栅极配线21在玻璃基板31的表面形成有多条。而且，在玻璃基板31中形成有覆盖栅极配线21的栅极绝缘层32。在栅极绝缘层32的表面形成有多条源极配线22，源极配线22与栅极配线21交叉地延伸。栅极配线21和源极配线22在整体上形成为格子状的配线图案。
另外，在栅极绝缘层32的表面，在与栅极配线21重叠的区域形成有多个岛状的第1半导体层25。如图4所示，第1半导体层25具有：形成于栅极绝缘层32的表面的i层(改性半导体层)25a；以及层叠于i层25a的n+层25b。
在栅极绝缘层32上形成有源极电极23和漏极电极24。源极电极23和漏极电极24与上述第1半导体层25一起构成TFT20。第1半导体层25的n+层25b仅形成于与源极电极23或者漏极电极24重叠的区域。即，i层25a从源极电极23和漏极电极24露出。
源极电极23在与栅极配线21重叠的区域从源极电极23分支地形成。源极电极23的顶端形成为分叉状，其至少一部分与第1半导体层25重叠。另一方面，漏极电极24的一端与第1半导体层25重叠，并且配置于源极电极23的2个顶端之间。
在漏极电极24的另一端侧连接着省略图示的像素电极。像素电极由例如ITO等透明导电膜形成。
＜边框区域的构成＞
如图2所示，在TFT基板11的边框区域17形成有相互并行地延伸的多个配线层26、27。配线层26、27利用与栅极配线21相同的材料形成。配线层26、27具有栅极引出配线26和共用配线27。
栅极引出配线26是从像素区域16引出的配线，连接到栅极配线21。共用配线27是用于对相对基板12的共用电极施加规定电压的配线。
栅极引出配线26和共用配线27形成于玻璃基板31的表面，并且被栅极绝缘层32覆盖。在栅极绝缘层32的表面形成有第2半导体层28，第2半导体层28分别覆盖相邻的配线层26、27之间的配线间区域30。
第2半导体层28包含与上述第1半导体层25相同的材料。即，第2半导体层28具有：形成于栅极绝缘层32的表面的i层28a；以及层叠于i层28a的n+层28b。
在第2半导体层28的表面形成有遮光层29。遮光层29利用与源极电极23相同的材料形成。遮光层29具有与第2半导体层28大致相同的形状，并且形成于与第2半导体层28相同的区域。即，遮光层29也与第2半导体层28相同，分别覆盖配线间区域30。
如图1和图2所示，在相邻的遮光层29之间(即，相邻的第2半导体层28之间)，在配线层26、27的上方位置设有规定的间隙。另外，配线层26、27的宽度方向两侧部分与遮光层29以及第2半导体层28重叠。
－制造方法－
液晶显示装置1是通过使TFT基板11和相对基板12贴合而制造的。即，在预先制造的TFT基板11或者相对基板12中形成框状的密封构件14后，在该密封构件14的框内滴下供应液晶材料。密封构件14应用利用热和紫外线而固化的树脂。接着，使TFT基板11和相对基板12隔着上述密封构件14和液晶材料贴合。然后，使密封构件14固化。由此制造液晶显示装置1。
接着，参照图7～图14对制造TFT基板11的方法进行说明。
在此，图7是示出形成于玻璃基板31的配线层26、27的截面图。图8是示出形成于半导体材料层35的表面的第2抗蚀剂42的截面图图9是示出利用干式蚀刻所形成的第2半导体层28的截面图。图10是示出形成于源极材料层37的表面的第4抗蚀剂44的截面图。
另外，图11是示出形成于玻璃基板31的栅极配线21的截面图。图12是示出形成于半导体材料层35的表面的第1抗蚀剂41的截面图。图13是示出利用干式蚀刻所形成的第1半导体层25的截面图。图14是示出形成于源极材料层37的表面的第3抗蚀剂43的截面图。
首先，在使金属材料层(省略图示)沉积于玻璃基板31的整个表面后，对该金属材料层进行光刻和蚀刻，由此如图11所示，在像素区域16形成栅极配线21，并且如图7所示，在边框区域17形成多个配线层26、27。即，配线层26、27利用与栅极配线21相同的材料形成。
栅极配线21以相互并行地延伸的方式在像素区域16中形成。另一方面，作为边框区域17的配线层26、27，形成相互平行地延伸的多个栅极引出配线26和与栅极引出配线26并行地延伸的共用配线27。
接着，如图8和图12所示，在边框区域17和像素区域16的整体上形成覆盖配线层26、27和栅极配线21的栅极绝缘层32。由此，配线层26、27和栅极配线21在玻璃基板31上被栅极绝缘层32直接覆盖。
接着，如图8和图12所示，在边框区域17和像素区域16中的栅极绝缘层32的表面形成半导体材料层35。即，遍及边框区域17和像素区域16的整体在栅极绝缘层32的表面形成i层35a。然后，遍及边框区域17和像素区域16的整体在i层35a的表面形成n+层35b。由此，形成包含i层35a和n+层35b的上述半导体材料层35。
接着，遍及边框区域17和像素区域16的整体在半导体材料层35的表面形成抗蚀剂材料层(省略图示)。然后，利用光刻等，从上述抗蚀剂材料层形成作为掩模的第1抗蚀剂41和第2抗蚀剂42。
即，如图12所示，在像素区域16中，且在像素区域16中的形成有TFT20的第1半导体层25的区域形成覆盖半导体材料层35的第1抗蚀剂41。另一方面，如图8所示，在边框区域17形成第2抗蚀剂，第2抗蚀剂分别覆盖设于相互相邻的配线层26、27之间的栅极绝缘层32。此时，以覆盖配线层26、27彼此之间的配线间区域30和该配线间区域30的两侧的配线层26、27的一部分的方式形成第2抗蚀剂42。
接着，对从第1抗蚀剂41和第2抗蚀剂42露出的半导体材料层35进行干式蚀刻(反应离子蚀刻)。由此，如图13所示，在像素区域16形成构成TFT20的第1半导体层25，另一方面，如图9所示，在边框区域17形成分别覆盖配线间区域30的第2半导体层28。
接着，形成分别覆盖设于相互相邻的配线层26、27之间的栅极绝缘层32的遮光层29。另外，利用与形成遮光层29的工序相同的工序形成源极配线22、源极电极23以及漏极电极24。由此，利用与源极配线22、源极电极23以及漏极电极24相同的材料形成遮光层29。
即，在除去第1抗蚀剂41和第2抗蚀剂42后，将覆盖第1半导体层25和第2半导体层28的源极材料层37遍及边框区域17和像素区域16的整体形成于栅极绝缘层32上。源极材料层37包含金属材料。
接着，遍及边框区域17和像素区域16的整体在源极材料层37的表面形成抗蚀剂材料层(省略图示)。然后，利用光刻等从上述抗蚀剂材料层形成作为掩模的第3抗蚀剂43和第4抗蚀剂44。
即，如图14所示，在像素区域16形成第3抗蚀剂43，第3抗蚀剂43覆盖形成有源极配线22和源极电极23的区域或者形成有漏极电极24的区域。另一方面，如图10所示，在边框区域17形成覆盖第2半导体层28的第4抗蚀剂44。第4抗蚀剂44与第2半导体层28同样，以分别覆盖配线间区域30的方式形成。
此外，形成第4抗蚀剂44的区域可以是与第2半导体层28的形成区域相同的区域，但是也可以设为比第2半导体层28的形成区域稍小的区域。由此，即使第4抗蚀剂44的位置略微偏移，也能使得第4抗蚀剂44不从第2半导体层28的形成区域突出。
接着，对从第3抗蚀剂43和第4抗蚀剂44露出的源极材料层37进行蚀刻。由此，如图3和图4所示，在像素区域16形成源极配线22、源极电极23以及漏极电极24，另一方面，如图2所示，在边框区域17形成遮光层29。
然后，虽然省略图示，但是将覆盖遮光层29和源极配线22等的层间绝缘膜形成于像素区域16和边框区域17，在像素区域16中的上述层间绝缘膜的表面形成与漏极电极24导通的像素电极。由此制造TFT基板11。
－实施方式的效果－
因此，根据本实施方式，如图8和图9所示，在对半导体材料层35进行干式蚀刻的工序中，利用第2抗蚀剂42覆盖在边框区域17中设于相邻的配线层26、27之间的配线间区域30的栅极绝缘层32，所以能使得在该配线层26、27彼此之间不发生静电放电。因此，能防止在配线间区域30中覆盖配线层26、27的栅极绝缘层32的绝缘破坏。
这样，因为在栅极绝缘层32不发生绝缘破坏，所以不仅能利用形成于该栅极绝缘层32的表面的遮光层29防止边框区域17中的漏光，而且能防止隔着该遮光层29的配线层26、27彼此的短路。
而且，因为能在与源极电极23相同的工序中形成遮光层29，所以能避免由于设置遮光层29导致的工序数量的增加。
而且，设为遮光层29在配线间区域30中分别覆盖栅极绝缘层32的构成，所以能减少在遮光层29与配线层26、27之间产生的寄生电容。
(其他的实施方式)
在上述的实施方式中，如图8所示，说明了在对半导体材料层35进行干式蚀刻时，在第2抗蚀剂42与栅极绝缘层32之间直接夹着半导体材料层35的例子，但是本发明不限于此，只要以覆盖配线间区域30的栅极绝缘层32的方式形成第2抗蚀剂42即可。
另外，在上述的实施方式中，举例说明了液晶显示装置，但是本发明不限于此，除此之外，对于例如在TFT基板11与相对基板12之间夹着发光层的有机EL显示装置、在相对基板12中设有触摸面板层的显示装置等其他的显示装置也同样能应用。
另外，形成于像素区域16的半导体元件不限于TFT，也可以是例如TFD等其他的半导体元件。
工业上的可利用性
如上所述，本发明对于有源矩阵基板的制造方法和显示装置的制造方法是有用的。
附图标记说明
1 液晶显示装置
11 TFT基板(有源矩阵基板)
12 相对基板
16 像素区域
17 边框区域
20 TFT(半导体元件)
21 栅极配线
23 源极电极
25 第1半导体层
26 栅极引出配线(配线层)
27 共用配线(配线层)
29 遮光层
30 配线间区域
32 栅极绝缘层
35 半导体材料层
41 第1抗蚀剂
42 第2抗蚀剂

Claims (6)

1.一种有源矩阵基板的制造方法，其特征在于，具有：
在形成多个半导体元件的像素区域形成栅极配线，并且在作为上述像素区域的外侧周围的区域的边框区域形成包含与上述栅极配线相同的材料且相互并行地延伸的多个配线层的工序；
在上述边框区域和像素区域整体上形成覆盖上述配线层和栅极配线的栅极绝缘层的工序；
在上述边框区域和像素区域中的上述栅极绝缘层的表面整体上形成半导体材料层的工序；
形成第1抗蚀剂和第2抗蚀剂的工序，上述第1抗蚀剂在上述像素区域中的形成有上述半导体元件的半导体材料层的区域覆盖上述半导体材料层，上述第2抗蚀剂分别覆盖设于相互相邻的上述配线层之间的上述栅极绝缘层；以及
对从上述第1抗蚀剂和第2抗蚀剂露出的上述半导体材料层进行干式蚀刻，由此形成构成上述半导体元件的半导体层的工序。
2.根据权利要求1所述的有源矩阵基板的制造方法，其特征在于，
还具有在对上述半导体材料层进行干式蚀刻的工序后进行的、形成分别覆盖设于相互相邻的上述配线层之间的栅极绝缘层的遮光层的工序。
3.根据权利要求2所述的有源矩阵基板的制造方法，其特征在于，
在形成上述遮光层的工序中，利用与构成上述半导体元件的源极电极相同的材料形成上述遮光层。
4.一种显示装置的制造方法，通过使有源矩阵基板和相对基板贴合而制造显示装置，上述制造方法的特征在于，
制造上述有源矩阵基板的工序包含：
在形成多个半导体元件的像素区域形成栅极配线，并且在作为上述像素区域的外侧周围的区域的边框区域形成包含与上述栅极配线相同的材料且相互并行地延伸的多个配线层的工序；
在上述边框区域和像素区域整体上形成覆盖上述配线层和栅极配线的栅极绝缘层的工序；
在上述边框区域和像素区域中的上述栅极绝缘层的表面整体上形成半导体材料层的工序；
形成第1抗蚀剂和第2抗蚀剂的工序，上述第1抗蚀剂在上述像素区域中的形成有上述半导体元件的半导体材料层的区域覆盖上述半导体材料层，上述第2抗蚀剂分别覆盖设于相互相邻的上述配线层之间的上述栅极绝缘层；以及
对从上述第1抗蚀剂和第2抗蚀剂露出的上述半导体材料层进行干式蚀刻，由此形成构成上述半导体元件的半导体层的工序。
5.根据权利要求4所述的显示装置的制造方法，其特征在于，
还具有在对上述半导体材料层进行干式蚀刻的工序后进行的、形成分别覆盖设于相互相邻的上述配线层之间的栅极绝缘层的遮光层的工序。
6.根据权利要求5所述的显示装置的制造方法，其特征在于，
在形成上述遮光层的工序中，利用与构成上述半导体元件的源极电极相同的材料形成上述遮光层。
CN201380025264.6A 2012-06-22 2013-06-17 有源矩阵基板的制造方法和显示装置的制造方法 Active CN104303221B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-140886 2012-06-22
JP2012140886 2012-06-22
PCT/JP2013/003756 WO2013190815A1 (ja) 2012-06-22 2013-06-17 アクティブマトリクス基板の製造方法及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
CN104303221A CN104303221A (zh) 2015-01-21
CN104303221B true CN104303221B (zh) 2016-09-07

Family

ID=49768429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380025264.6A Active CN104303221B (zh) 2012-06-22 2013-06-17 有源矩阵基板的制造方法和显示装置的制造方法

Country Status (3)

Country Link
US (1) US9337215B2 (zh)
CN (1) CN104303221B (zh)
WO (1) WO2013190815A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102430817B1 (ko) * 2015-11-05 2022-08-10 삼성디스플레이 주식회사 디스플레이 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07225394A (ja) * 1994-02-08 1995-08-22 Internatl Business Mach Corp <Ibm> 液晶表示装置
JP2000356858A (ja) * 1999-06-15 2000-12-26 Display Technologies Inc 表示装置用アレイ基板及びその製造方法
CN1745465A (zh) * 2003-02-05 2006-03-08 株式会社半导体能源研究所 显示装置的制造方法
CN1886770A (zh) * 2003-11-28 2006-12-27 日本瑞翁株式会社 薄膜晶体管集成电路装置、有源矩阵显示装置及其制造方法
JP2009139394A (ja) * 2007-12-03 2009-06-25 Mitsubishi Electric Corp 半透過型液晶表示装置、及びその製造方法
JP2010210732A (ja) * 2009-03-09 2010-09-24 Sony Corp 液晶表示パネル及びその製造方法
JP2010231233A (ja) * 2001-09-28 2010-10-14 Sharp Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2011181596A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2012029281A1 (ja) * 2010-09-03 2012-03-08 シャープ株式会社 アクティブマトリクス基板及びその製造方法並びに表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678282A (en) * 1985-02-19 1987-07-07 Ovonic Imaging Systems, Inc. Active display matrix addressable without crossed lines on any one substrate and method of using the same
US6876405B1 (en) * 2000-02-10 2005-04-05 Samsung Electronics Co., Ltd. Method for manufacturing a liquid crystal display with a novel structure of thin film transistor substrate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07225394A (ja) * 1994-02-08 1995-08-22 Internatl Business Mach Corp <Ibm> 液晶表示装置
JP2000356858A (ja) * 1999-06-15 2000-12-26 Display Technologies Inc 表示装置用アレイ基板及びその製造方法
JP2010231233A (ja) * 2001-09-28 2010-10-14 Sharp Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
CN1745465A (zh) * 2003-02-05 2006-03-08 株式会社半导体能源研究所 显示装置的制造方法
CN1886770A (zh) * 2003-11-28 2006-12-27 日本瑞翁株式会社 薄膜晶体管集成电路装置、有源矩阵显示装置及其制造方法
JP2009139394A (ja) * 2007-12-03 2009-06-25 Mitsubishi Electric Corp 半透過型液晶表示装置、及びその製造方法
JP2010210732A (ja) * 2009-03-09 2010-09-24 Sony Corp 液晶表示パネル及びその製造方法
JP2011181596A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2012029281A1 (ja) * 2010-09-03 2012-03-08 シャープ株式会社 アクティブマトリクス基板及びその製造方法並びに表示装置

Also Published As

Publication number Publication date
WO2013190815A1 (ja) 2013-12-27
CN104303221A (zh) 2015-01-21
US9337215B2 (en) 2016-05-10
US20150126019A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
TWI515483B (zh) 液晶顯示裝置及其製造方法
CN100445850C (zh) 液晶显示装置及其制造方法
CN206833100U (zh) 显示面板及显示装置
CN106783842A (zh) 一种静电保护电路、阵列基板、显示面板及显示装置
KR101098084B1 (ko) 액정 표시 장치
CN104698670B (zh) 显示装置
JP2016057344A (ja) 表示装置
US10177176B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN108873515B (zh) 显示面板和显示装置
CN103165540B (zh) 阵列基板及其制作方法
JP2009047902A (ja) 表示装置
JP2010032760A (ja) 表示装置
KR102020353B1 (ko) 표시 장치 및 이의 제조 방법
CN101221961B (zh) 像素结构及其制作方法
CN110581144B (zh) 薄膜晶体管组件、阵列基板和显示面板
KR20150053149A (ko) 박막 트랜지스터 기판, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
CN105655345A (zh) 液晶显示装置及其制造方法
US8755016B2 (en) Liquid crystal panel, TFT array substrate and manufacturing method thereof
KR20180012915A (ko) 표시 장치 및 이의 제조 방법
WO2020140688A1 (zh) 阵列基板及显示装置
CN104303221B (zh) 有源矩阵基板的制造方法和显示装置的制造方法
US20140306222A1 (en) Pixel structure
JP5939755B2 (ja) 液晶表示装置
KR20140142064A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
JP2014021450A (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant