JP2010210732A

JP2010210732A - 液晶表示パネル及びその製造方法

Info

Publication number: JP2010210732A
Application number: JP2009054561A
Authority: JP
Inventors: Satoshi Ishida; 聡石田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2009-03-09
Filing date: 2009-03-09
Publication date: 2010-09-24
Anticipated expiration: 2029-03-09
Also published as: JP5243310B2

Abstract

【課題】スイッチング素子としてのトップゲート式ＴＦＴと、前記ＴＦＴを遮光するため
の遮光膜とが設けられた液晶表示パネルにおいて、遮光膜の材料としてＭｏを採用し、遮
光膜の被覆絶縁層にドライエッチング処理を施してＭｏの表面を露出させる場合にも、オ
ーバーエッチングによる遮光膜の消失を防げるようにした液晶表示パネルを提供すること
。
【解決手段】本発明の液晶表示パネル１は、遮光膜１１がＭｏからなり、かつ、遮光膜１
１と上層金属配線との電気的接続が、バッファ絶縁膜１２とゲート絶縁膜１４を貫通する
第１コンタクトホール２７を経て遮光膜１１と電気的に接続されていると共に層間絶縁膜
１６に被覆された第１導電部材２５と、層間絶縁膜１６を貫通する第２コンタクトホール
２８を経て層間絶縁膜１６の表面の金属配線と電気的に接続された第２導電部材２６と、
を経て行われている。
【選択図】図３

Description

本発明は、スイッチング素子としてトップゲート式の薄膜トランジスター（ＴＦＴ：Th
in Film Transistor）とこれを迷光等から遮光するための遮光膜とが設けられた液晶表示
パネル及びその製造方法に関する。詳しくは、本発明は、遮光膜の材料としてモリブデン
（Ｍｏ）を採用すると共に、遮光膜と上層配線との電気的接続を図るために遮光膜を被覆
する絶縁層にドライエッチング法によってコンタクトホールを設ける際、オーバーエッチ
ングによる遮光膜の消失を抑制するようにした液晶表示パネル及びその製造方法に関する
。

液晶表示パネルの画素駆動用スイッチング素子としてのＴＦＴは、半導体層としてアモ
ルファスシリコン（以下、「ａ−Ｓｉ」という。）を用いたものと、ポリシリコン（以下
、「ｐ−Ｓｉ」という。）を用いたものとが知られている。また、ｐ−Ｓｉを用いたＴＦ
Ｔには、高温下で製造されるものと、低温下で製造されるものとがある。

低温下で製造されたｐ−Ｓｉを用いたＴＦＴ（以下、「ＬＴＰＳ−ＴＦＴ」という。下
記特許文献１参照。）は、透明ガラス基板上に成膜したアモルファスシリコンをエキシマ
レーザーアニール（ＥＬＡ）等により多結晶化（ｐ−Ｓｉ化）して製造されるものである
。このＬＴＰＳ−ＴＦＴは、４００℃〜６００℃という低温下で製造できるので、ガラス
基板上に液晶を駆動するためのドライバー回路等を同時に作り込めるため、狭額縁化が可
能であり、しかもｐ−Ｓｉがａ−Ｓｉに比してキャリア移動度が高いという性質を有する
ので、小型化を図りつつ高応答速度、高解像度、高輝度の画質が得られるというメリット
を有する。

大型液晶表示パネルには半導体層の製造容易性等からもっぱらａ−Ｓｉが採用されるが
、液晶プロジェクタや車載用ヘッドアップディスプレイ（ＨＵＤ：Head Up display）等
の小型の液晶表示パネルには、上述のような理由から、ＬＴＰＳ−ＴＦＴが多く採用され
ている。

ＬＴＰＳ−ＴＦＴは、その構造からトップゲート型とボトムゲート型とに大別されるが
、半導体層への不純物注入によるソース・ドレイン領域の自己整合が容易である等の理由
から、トップゲート型のものが主流となっている。このようなトップゲート型のＬＴＰＳ
−ＴＦＴを液晶表示パネルのスイッチング素子として採用した場合には、バックライト光
や逆入射される太陽光等の迷光により半導体層の光電変換作用が促されて漏れ電流が発生
するため、回路誤動作や表示異常を発生しやすいことが知られている。このため、特に液
晶プロジェクタやＨＵＤ等のように強照度のライトバルブ等が用いられる装置に適用され
る場合には、通常、半導体層の下層の透明基板側に、金属薄膜からなる遮光膜が設けられ
る。かかる遮光膜の必要性は、スイッチング素子としてトップゲート型のａ−Ｓｉ−ＴＦ
Ｔを採用した場合も同様である。

ここで従来のＬＴＰＳ−ＴＦＴを用いた液晶表示パネルの例を図７を用いて説明する。
なお、図７Ａは第１の従来例のＬＴＰＳ−ＴＦＴを用いた液晶表示パネルのアレイ基板の
１サブ画素分の表示領域と周縁領域の概略断面図であり、図７Ｂは同じく第２の従来例に
おける概略断面図である。なお、図７Ａ及び図７Ｂにおいては、同一の構成部分には同一
の参照符号を付与して説明することとする。

従来例の液晶表示パネル１００Ａないし１００Ｂのアレイ基板は、透明基板１０１と、
透明基板１０１の表面において表示領域の全ＬＴＰＳ−ＴＦＴの直下に形成された遮光膜
１０２と、遮光膜１０２及び透明基板１０１の露出された表面を被覆するバッファ絶縁膜
１０３と、このバッファ絶縁膜１０３の表面に形成されたＬＴＰＳ−ＴＦＴを構成する半
導体層１０４と、この半導体層１０４及びバッファ絶縁膜１０３の表面を被覆するゲート
絶縁膜１０５と、このゲート絶縁膜１０５の表面に形成されたＬＴＰＳ−ＴＦＴを構成す
る一対のゲート電極Ｇと、ＬＴＰＳ−ＴＦＴにより駆動される画素電極１０６と、を有し
ている。

一対のゲート電極Ｇ及び露出しているゲート絶縁膜１０５の表面は層間絶縁膜１０７で
被覆されており、この層間絶縁膜１０７及びゲート絶縁膜１０５には、半導体層１０４の
ソース領域及びドレイン領域を露出させるコンタクトホール１０８及び１０９が形成され
ている。このコンタクトホール１０８を経て半導体層１０４のソース領域と接続された導
電部材がソース電極Ｓを構成し、コンタクトホール１０９を経て半導体層１０４のドレイ
ン領域と接続された導電部材がドレイン電極Ｄを構成している。また、ソース電極Ｓは信
号線（図示省略）と、ドレイン電極Ｄは画素電極１０６とそれぞれ電気的に接続されてい
る。

ソース電極Ｓ、ドレイン電極Ｄ及び層間絶縁膜１０７の表面は更にパッシベーション膜
１１２で被覆され、このパッシベーション膜１１２は更に例えば感光性樹脂等からなる平
坦化膜１１３で覆われている。画素電極１０６は、平坦化膜１１３の表面に形成されると
共に、平坦化膜１１３及びパッシベーション膜１１２に形成されたコンタクトホール１１
４を経てドレイン電極Ｄとの電気的接続が図られている。なお、符号１１５は、ゲート電
極Ｇと同層に形成された補助容量線１１５である。

そして、遮光膜１０２は、周縁領域において、信号線と同層に同時に形成された引き回
し配線１１６との電気的接続が図られており、これにより遮光膜１０２への帯電防止が図
られている。かかる電気的接続は、引き回し配線１１６をバッファ絶縁膜１０３、ゲート
絶縁膜１０５及び層間絶縁膜１０７を貫通するように設けられたコンタクトホール１１７
を経て遮光膜１０２と電気的に接続することによって行われている。このコンタクトホー
ル１１７は、ソース電極Ｓ及びドレイン電極Ｄが形成されるコンタクトホール１０８及び
１０９と同一のドライエッチング処理により形成される。なお、ウェットエッチングより
もドライエッチングが採用されるのは、液晶表示パネル１００の高精細化が要求されるた
めである。

従来のバッファ絶縁膜１０３、ゲート絶縁膜１０５及び層間絶縁膜１０７を貫通するコ
ンタクトホール１１７の形成方法には２通りが知られている。第１の従来例のエッチング
方法は、図７Ａに示す第１の従来例の液晶表示パネル１００Ａで採用されているように、
コンタクトホール１１７を上記コンタクトホール１０８及び１０９と同時に１工程で形成
する方法である。

第２の従来例のエッチング方法は、図７Ｂに示す第２の従来例の液晶表示パネル１００
Ｂで採用されているように、まず、第１工程で層間絶縁膜１０７及びゲート絶縁膜１０５
を貫通する第１コンタクトホール１１７Ａを上記コンタクトホール１０８及び１０９と同
時に形成し、これに引き続いて、第２工程でバッファ絶縁膜１０３を貫通する第１コンタ
クトホール１１７Ａよりも小径の第２コンタクトホール１１７Ｂを形成するものである。

なお、このような従来の液晶表示パネル１００Ａ及び１００Ｂにおいては、バッファ絶
縁膜１０３の膜厚は約３０００〜５０００Å、ゲート絶縁膜１０５の膜厚は約１０００〜
１５００Åとされ、更に、層間絶縁膜１０７の膜厚は約６０００〜７０００Åとされる。
このような第１の絶縁膜１０３の膜厚は、遮光膜１０２に帯電された電荷によるＴＦＴの
特性劣化防止や、遮光膜１０２の形成箇所と非形成箇所とで上層部のＥＬＡ時における熱
伝導率の差によってｐ−Ｓｉの粒径に差異が生じ、ＴＦＴの特性にばらつきが生じるのを
防止するため、比較的厚膜なものとする必要があることから定められている。また、ゲー
ト絶縁膜１０５及び層間絶縁膜１０７の膜厚は、アレイ基板に対する負荷の軽減を図りつ
つ、ＴＦＴの特性を所望のものにするための設計上の理由により定められている。

これに対し、遮光膜１０２の膜厚は約１０００〜１５００Åとされている。このような
遮光膜１０２の膜厚は、遮光に必要な膜厚を確保する一方、遮光膜１０２の形成箇所と非
形成箇所との間に段差が形成されることによる絶縁膜等のカバレッジ不良の発生防止や、
ＥＬＡ時におけるｐ−Ｓｉからなる半導体層１０４の段切れ防止のために、薄く制限され
ている。

特開２００７−１５６４４２号公報

上述のような遮光膜の素材としては、従来は一般にクロム（Ｃｒ）が採用されてきた。
しかしながら、昨今の環境問題や、Ｃｒ専用エッチング設備の管理負担軽減、或いはバッ
ファ絶縁膜のカバレッジ不良発生防止等のために遮光膜の端部をテーパ形状とする必要性
から、代替材料としてＭｏが注目されている。遮光膜にＭｏを適用できれば、液晶表示パ
ネルにおける各種配線にはアルミニウム（Ａｌ）ないしＡｌ合金の表面をＭｏ層で被覆し
たものが汎用的に使用されていることから、製造面やコスト面でも有利となる。

しかしながら、発明者等の実験によると、遮光膜にＭｏを採用すると、コンタクトホー
ル形成のためのドライエッチング処理時にオーバーエッチングによる遮光膜消失現象が発
生し、引き回し配線等の上層配線と遮光膜との間に正常な電気的接続が図れない場合があ
ることが見出された。

これは、ＭｏはＣｒに比べると反応性に富んでいるため、窒化ケイ素膜、酸化ケイ素膜
等からなる絶縁膜に対するドライエッチング法によるコンタクトホール形成時にＭｏまで
もが比較的容易にエッチングされてしまうことによる。すなわち、各エッチング箇所の膜
厚や表面起伏等にはばらつきがあるため、エッチングによって除去すべき絶縁膜の膜厚総
計が大きくなると、同一の層をエッチングする場合であっても場所によってエッチングが
終了するまでの時間にバラツキが生じる。そのため、最もエッチングが遅い場所に最適化
されている場合、早めにエッチングが終了した場所では、一旦エッチングが終了しても、
最もエッチングが遅い場所のエッチングが終了するまでエッチング雰囲気に露出された状
態となるので、過剰にエッチングされてしまうことになるわけである。

例えば、上記の第１の従来例の液晶表示パネル１００Ａの場合、エッチングによって除
去すべき絶縁膜の膜厚総計は１００００Å以上もある。結果として、全てのコンタクトホ
ールをエッチングによって同時に形成しようとすると、場所によってはオーバーエッチン
グが生じてしまい、下地層となるＭｏの消失が生じるのである。

本願発明は、上述のような問題点に鑑みてなされたものであり、その目的は、スイッチ
ング素子としてのトップゲート式ＴＦＴと、前記ＴＦＴを遮光するための遮光膜とが設け
られた液晶表示パネルにおいて、遮光膜の材料としてＭｏを採用し、遮光膜の被覆絶縁層
にエッチング処理を施してＭｏの表面を露出させる場合にも、オーバーエッチングによる
遮光膜の消失を防げるようにした液晶表示パネル及びその製造方法を提供することにある
。

上記目的を達成するために、本発明の液晶表示パネルは、液晶層を狭持する一対の透明
基板を有し、前記の一対の透明基板の一方側の表面に予め定めた所定パターンに形成され
た金属薄膜よりなる遮光膜と、前記遮光膜の表面及び露出している前記一対の基板の表面
に形成された第１絶縁膜と、前記第１絶縁膜の表面の前記遮光膜に対応する位置に形成さ
れた半導体層と、前記半導体層の表面及び露出している前記第１絶縁層の表面を被覆する
第２絶縁膜と、前記第２絶縁膜の前記半導体層に対応する位置に形成されたゲート電極と
、前記ゲート電極の表面及び露出している前記第２絶縁膜の表面を被覆する第３絶縁膜と
、前記第３絶縁膜の表面に形成された金属配線及び前記第３絶縁膜に形成されたコンタク
トホールを経て前記半導体層と電気的に接続されたドレイン電極及びソース電極と、前記
金属配線、ドレイン電極、ソース電極及び露出している前記第３絶縁膜の表面を形成する
第４絶縁膜と、前記第４絶縁膜より上層に形成され、前記ドレイン電極と電気的に接続さ
れた画素電極とを備え、少なくとも前記第１、第２及び第３絶縁膜に形成されたコンタク
トホールを経て、前記遮光膜と前記金属配線とが電気的に接続された液晶表示パネルであ
って、前記遮光膜がＭｏからなり、前記遮光膜と前記金属配線との間の電気的接続が、前
記第１及び第２絶縁膜に形成された第１コンタクトホールを経て前記遮光膜と電気的に接
続されていると共に前記第３絶縁膜によって被覆された第１導電部材と、前記第３絶縁膜
に形成された第２コンタクトホールを経て前記第１導電部材と電気的に接続された第２導
電部材とによって行われている、ことを特徴とする。

本発明の液晶表示パネルにおいては、遮光膜と金属配線との間の電気的接続を、第１及
び第２絶縁膜に形成された第１コンタクトホールを経て前記遮光膜と電気的に接続されて
いると共に第３絶縁膜によって被覆された第１導電部材と、前記第３絶縁膜に形成された
第２コンタクトホールを経て前記第１導電部材と電気的に接続された第２導電部材とを経
て行うようにしている。そのため、遮光膜は２つの導電部材により引き回し配線等の上層
配線との電気的接続を図ることができる。

そして、第１コンタクトホールは、従来例のように第１〜第３絶縁膜を一気に貫通する
ものではないので、複数箇所のコンタクトホール形成に必要な時間のばらつきを抑えるこ
とができるため、Ｍｏからなる遮光膜の消失を最小限に抑えることができる。その結果、
本発明の液晶表示パネルによれば、遮光膜にＭｏを使用しても、遮光膜と金属配線との間
の良好な電気的接続を図ることができ、遮光膜の帯電による種々の不具合を良好に防ぐこ
とができるようになる。

加えて、遮光膜としてＭｏを適用したので、Ｃｒに対する環境問題への対策ともなり、
Ｃｒ除去設備等にかかる費用を削減することができるという付随的効果も得られる。更に
は、ＭｏはＣｒに比して反応性が高いため、パターニング時に遮光膜の端部に形成される
テーパ角を大きくすることができるので、この遮光膜を被覆する第１絶縁膜のカバレッジ
不良の発生を抑制することができるようになる。

本発明の液晶表示パネルにおいては、前記第１導電部材は前記ゲート電極と同じ材料か
らなり、前記第２導電部材は前記金属配線、ドレイン電極及びソース電極と同じ材料から
なることが好ましい。

このような態様の液晶表示パネルにおいては、第１導電部材は、ゲート電極と同じ材料
からなるため、第１コンタクトホールの形成後に、第２絶縁膜表面に形成されるゲート電
極と同一工程で同時に形成することができる。そして、第２コンタクトホールは半導体層
のソース領域を露出させるためのコンタクトホールと同時に形成することができる。なお
ソース領域を露出させるためのコンタクトホールは第２及び第３絶縁膜を貫通するもので
あるのに対し、第２コンタクトホールは第３絶縁膜のみを貫通するものであるが、第２コ
ンタクトホールは第１導電部材がストッパー層となるため、同時形成が可能となる。また
、この第２コンタクトホールを経て信号線及びソース電極を同時形成して半導体層のソー
ス領域と信号線とを電気的に接続すると同時に、第１導電部材と上層の金属配線とを第２
導電部材によって電気的に接続することができる。したがって、このような態様の液晶表
示パネルによれば、従来の液晶表示用パネルの製造工程に、第１コンタクトホール形成工
程という１工程を追加するだけで上記効果を奏することができるようになる。

また、本発明の液晶表示パネルにおいては、前記ゲート電極、ドレイン電極、ソース電
極、金属配線、第１導電部材及び第２導電部材は、少なくともＭｏが用いられていること
が好ましい。

このような態様の液晶表示パネルによれば、特に遮光膜の形成のための材料としてのＭ
ｏを新たに用意しなくても済むので、製造コストを抑えることができる。また、遮光膜や
ゲート電極、ドレイン電極、ソース電極及び金属配線をＭｏ薄膜でパターニング形成する
場合には、同様の製造設備を兼用することも可能となる。

本発明の液晶表示パネルにおいては、前記半導体層はＬＴＰＳからなることが好ましい
。

本発明は、トップゲート型のａ−Ｓｉ或いはＬＴＰＳ−ＴＦＴのいずれを採用した液晶
表示パネルにも適用することができる。しかしながら、半導体層としてＬＴＰＳを使用し
たＬＴＰＳ−ＴＦＴを用いると、液晶表示パネルを低温下で作製することができるため、
透明基板上に液晶を駆動するためのドライバー回路等を同時に作り込むことができ、狭額
縁化が可能となる。また、ＬＴＰＳ−ＴＦＴの半導体層におけるキャリア移動度はａ−Ｓ
ｉに比べて極めて高いため、ＴＦＴを小型化することができ、ａ−Ｓｉを用いたものより
開口率が向上する。したがって、このような態様の液晶表示パネルによれば、液晶プロジ
ェクタやＨＵＤ等に最適な小型で高精細度の液晶表示パネルを得ることができるようにな
る。

更に、上記目的を達成するため、本発明の液晶表示パネルの製造方法は、以下の工程（
１）〜（９）を経て製造されることを特徴とする。
（１）液晶層を狭持する一対の透明基板のうちの一方の透明基板の表面に、予め定めた所
定パターンに形成されたＭｏからなる遮光膜と、この遮光膜及び露出している前記透明基
板の表面を被覆する第１絶縁膜と、この第１絶縁膜の表面に形成されたＴＦＴ用の半導体
層と、この半導体層及び露出している前記第１絶縁膜の表面を被覆する第２絶縁膜とを有
する基板を用意する工程、
（２）前記工程で得られた基板の前記第１絶縁膜と前記第２絶縁膜に第１コンタクトホー
ルをドライエッチング法により形成して前記遮光膜の表面を露出させる工程、
（３）前記第２絶縁膜の表面に、前記第１コンタクトホールを経て前記遮光膜と電気的に
接続された第１導電性部材を形成すると共に、前記半導体層に対応する位置にゲート電極
を形成する工程、
（４）前記ゲート電極、前記第１導電性部材及び露出している前記第１コンタクトホール
の表面を第３絶縁膜で被覆する工程、
（５）前記第３絶縁膜に、前記第１導電部材の表面を露出させる第２コンタクトホールと
、前記半導体層に対応する位置にソース領域及びドレイン領域をそれぞれ露出させるコン
タクトホールを、同時にドライエッチング法により形成する工程、
（６）前記第３絶縁膜の表面に、前記第２コンタクトホールを経て前記第１導電性部材と
電気的に接続された第２導電部材と、前記ソース領域及びドレイン領域とそれぞれ電気的
に接続されたソース電極及びドレイン電極と、各種配線とを同時に形成する工程、
（７）前記第２導電性部材、ソース電極、ドレイン電極、各種配線の表面及び露出してい
る第３絶縁膜の表面を被覆する第４絶縁膜を形成する工程、
（８）前記ドレイン電極に対応する位置の前記第４絶縁膜にコンタクトホール形成する工
程、
（９）少なくとも前記第４絶縁膜の上層に、前記第４絶縁膜に形成されたコンタクトホー
ルを経て、前記ドレイン電極と電気的に接続された画素電極を形成する工程。

本発明の液晶表示パネルの製造方法によれば、前記効果を奏することができる液晶表示
パネルを製造することができるようになる。

本実施形態にかかる液晶表示パネルの概略構成をカラーフィルター基板を省略して示す平面図である。図１のII−II線の概略断面図である。なお、図３は周縁領域と隣接する１サブ画素分の要部断面図である。図３に示したアレイ基板の製造工程を順を追って示した断面図である。図４に引き続くアレイ基板の製造工程を順を追って示した断面図である。図５に引き続くアレイ基板の製造工程を順を追って示した断面図である。図７Ａは第１の従来例のＬＴＰＳ−ＴＦＴを用いた液晶表示パネルのアレイ基板の１サブ画素分の表示領域と周縁領域の概略断面図であり、図７Ｂは同じく第２の従来例における概略断面図である。

以下、実施形態及び図面を参照して本発明の実施形態を、デュアルゲート型のＬＴＰＳ
−ＴＦＴを用いた縦電界方式の液晶表示パネルの場合を例にとり説明するが、以下に示す
実施形態は本発明をここに記載したものに限定することを意図するものではない。本発明
は、特許請求の範囲に示した技術的思想を逸脱することがない限り、シングルゲート型の
ポリシリコンＴＦＴを用いた液晶表示パネルや、更には横電界方式の液晶表示パネルにも
適用し得るものである。なお、この明細書における説明のために用いられた各図面におい
ては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮
尺を異ならせて表示しており、必ずしも実際の寸法に比例して表示されているものではな
い。

この実施形態の液晶表示パネル１は、デュアルトップゲート型のＬＴＰＳ−ＴＦＴを用
いたＴＮモードの透過型液晶表示パネルであり、その要部構成を図１及び図２を用いて説
明する。

液晶表示パネル１は、図１及び図２に示すように、アレイ基板ＡＲ及びカラーフィルタ
ー基板ＣＦで液晶層ＬＣを狭持している。アレイ基板ＡＲは、図１に示すように、第１透
明基板２の表面に、画素電極やＴＦＴ等が形成された表示領域３と、表示領域３の周囲に
引き回し配線が形成された周縁領域４と、図１において第１透明基板２の表面の上・左・
右端部にそれぞれ周辺回路が形成された回路形成領域５と、第１透明基板２の下端部に形
成された外部回路実装用端子領域６とを有している。

表示領域３には、マトリクス状に配置されて表示領域３を各サブ画素に区画する複数本
の走査線及び信号線と、走査線と信号線の交差部近傍に配置されたスイッチング素子とし
てのデュアルトップゲート型のＬＴＰＳ−ＴＦＴと、このＴＦＴと電気的に接続された画
素電極と、ＴＦＴの下層に形成された遮光膜等とが積層配置されている。これら積層構造
物については後述するが、図２ではこれらを模式的に第１構造物７として示してある。

また、周縁領域４には走査線や信号線を回路形成領域５に形成されるゲートドライバー
回路等に接続するための引き回し配線が形成されており、この周縁領域４において、引き
回し配線と周縁領域４の下方にまで延在されている遮光膜との電気的接続が図られている
。

一方、カラーフィルター基板ＣＦは、図２に示すように、ガラス等の透明材料からなる
第２透明基板８の上にカラーフィルター層とブラックマトリクス等の遮光部材を有してい
る。カラーフィルター層には各サブ画素に対応した着色層が設けられており、アレイ基板
ＡＲの画素電極と対向するように配置されている。遮光部材は少なくともアレイ基板ＡＲ
のＴＦＴ、走査線及び信号線に対応する位置に配置されている。第２透明基板８には更に
ＩＴＯ（Indium Thin Oxide）ないしＩＺＯ（Indium Zinc Oxide）等の透明導電性材料か
らなる対向電極（共通電極）がアレイ基板ＡＲの表示領域３と対面するように配置されて
いる。これらカラーフィルター層等の具体的な構成は省略するが、図２ではこれらを模式
的に第２構造物９として示してある。

そして、アレイ基板ＡＲとカラーフィルター基板ＣＦとを、例えばエポキシ樹脂等の熱
硬化性樹脂や光硬化性樹脂等からなるシール材１０で貼り合わせ、液晶注入口（図示省略
）から両基板間に液晶を注入することで液晶表示パネル１が構成されている。

ここで、アレイ基板ＡＲの要部構成を図３を用いて説明する。なお、図３は周縁領域と
隣接する１サブ画素分の要部断面図である。アレイ基板ＡＲの表示領域３においては、全
てのＬＴＰＳ−ＴＦＴの直下を遮光するように、透明基板２の表面にパターニング形成さ
れたＭｏからなる遮光膜１１が形成されており、この遮光膜１１の表面及び露出している
透明基板２の表面はバッファ絶縁膜（本発明の第１絶縁膜に相当）１２によって被覆され
ている。また、バッファ絶縁膜１２の表面にはサブ画素毎に例えばＮｃｈ−ＴＦＴを構成
するＬＴＰＳからなる半導体層１３が形成されており、半導体層１３及び露出しているバ
ッファ絶縁膜１２の表面はゲート絶縁膜（本発明の第２絶縁膜に相当）１４で被覆されて
いる。

そして、ゲート絶縁膜１４の表面には、デュアルゲート型のＬＴＰＳ−ＴＦＴの一対の
ゲート電極Ｇが形成されており、この一対のゲート電極Ｇとゲート絶縁膜１４の露出して
いる表面は層間絶縁膜（本発明の第３絶縁膜に相当）１６で被覆されている。この層間絶
縁膜１６には、半導体層１３のＮ^＋領域からなるソース領域を露出させるコンタクトホー
ル１７が設けられており、このコンタクトホール１７を経て形成されたソース導電部材が
ソース電極Ｓ（１９）を構成し、信号線（図示省略）と電気的に接続されている。このソ
ース電極Ｓ（１９）は、この例では層間絶縁膜１６の表面に形成される信号線と同じく、
ＭｏとＡｌとを含む材料からなり、信号線と同一工程で同時に一体形成される。詳細には
、例えば、Ｍｏ／Ａｌ／Ｍｏの３層構造からなる金属材料層の一部がコンタクトホール１
７内まで延在されてソース領域と電気的に接続されることによりソース電極Ｓ（１９）と
信号線とが形成されるものである。なお、コンタクトホール１７を始め、本実施形態で設
けられている種々のコンタクトホールはいずれもドライエッチング法により形成されてい
る。

また、層間絶縁膜１６には、半導体層のＮ^＋領域からなるドレイン領域を露出させるコ
ンタクトホール１８が設けられている。このコンタクトホール１８を経て層間絶縁膜１６
の表面に形成されたＭｏ／Ａｌ／Ｍｏの３層構造からなる金属材料層がドレイン電極Ｄ（
２０）を構成し、このドレイン電極Ｄ（２０）は画素電極１５と電気的に接続されている
。このドレイン電極Ｄ（２０）も信号線等と同一工程で同時に形成される。

ソース電極Ｓ（１９）、ドレイン電極Ｄ（２０）及び露出している層間絶縁膜１６の表
面は更にパッシベーション膜（本発明の第４絶縁膜に相当）２１で被覆され、このパッシ
ベーション膜２１は更に例えば感光性樹脂等でなる平坦化膜２２で覆われている。画素電
極１５は、平坦化膜２２の表面に形成されると共に、その一部が平坦化膜２２及びパッシ
ベーション膜２１に形成されたコンタクトホール２３を経てドレイン電極Ｄ（２０）と電
気的に接続されている。

なお、符号２４は、ゲート電極Ｇと同層に形成された補助容量線を示している。この補
助容量線２４は、ゲート絶縁膜１４の表面に形成されたゲート電極Ｇ、走査線（図示省略
）と同じく、例えばＭｏ／Ａｌ／Ｍｏの３層構造の金属材料層からなるものであり、ゲー
ト電極Ｇ等と同一工程で同時に形成される。

一方、アレイ基板ＡＲの周縁領域４においては、遮光膜１１が信号線と同一層に同一工
程で同時形成された引き回し配線（図示省略）との間で電気的接続が図られており、これ
により、遮光膜１１への帯電防止がなされている。この電気的接続は、第１導電部材２５
及び第２導電部材２６によって行われている。

第１コンタクトホール２７は、バッファ絶縁膜１２及びゲート絶縁膜１４を貫通してお
り、周縁領域４まで延在された遮光膜１１の端部表面を露出させている。第１導電部材２
５は、ゲート絶縁膜１４の表面に形成され、第１コンタクトホール２７を経て遮光膜１１
との間で電気的接続がなされている。この第１導電部材２５は、例えばＭｏ／Ａｌ／Ｍｏ
の３層構造の金属材料層からなり、走査線、ゲート電極Ｇ及び補助容量線２４と同一工程
により同時に形成されるが、それら金属部材とは電気的に接続されていないいわゆる「孤
立パターン」となっている。

一方、第２コンタクトホール２８は、ソース電極Ｓ（１９）及びドレイン電極Ｄ（２０
）が形成されるコンタクトホール１７及び１８と同時にドライエッチングにより形成され
たものであり、層間絶縁膜１６を貫通して第１導電部材２５の端部表面を露出させるため
のものである。第２導電部材２６は、層間絶縁膜１６の表面に信号線及び引き回し配線と
同時に形成され、第２コンタクトホール２８を経て第２導電部材２６との間で電気的導通
がなされている。

次に、アレイ基板ＡＲの回路形成領域５においては、ゲートドライバー回路等の周辺回
路が形成されている。この実施形態における液晶表示パネル１では、図３では右寄り中央
に示される回路形成領域５Ａにおいて、表示領域３のＴＦＴと同じく、漏れ電流防止のた
めのＬＤＤ（Lightly Doped Drain）構造が採用されたＮｃｈ−ＴＦＴが形成されており
、同図右端に示される回路形成領域５ＢではＬＤＤ構造を有しないＰｃｈ−ＴＦＴが形成
されている。これらは、ＬＴＰＳ−ＴＦＴとして同時に形成されるものであり、詳細な構
造は以下に製造方法と共に説明する。

次に、本実施形態にかかる液晶表示パネル１の製造方法について、図４〜図６を参照し
ながら説明する。

まず、透明基板２の表面全面に、Ｍｏ又はＭｏＷ等のＭｏ合金からなる膜厚約５００Å
〜２０００Åの薄膜１１ａをスパッタリングにより成膜する（図４Ａ）。次いで、遮光膜
が、表示領域３の全ＬＴＰＳ−ＴＦＴの直下にそれぞれ配置され、かつ一端が周縁領域４
にまで延在されるように、遮光膜１１をドライエッチングによりパターニング形成する（
図４Ｂ）。このドライエッチングとしては、好ましくは、フッ化水素（ＳＦ_６）及び酸素
（Ｏ_２）をエッチングガスとした反応性イオンエッチング（ＲＩＥ：Reactive Ion Etchi
ng）が用いられる。この際、Ｍｏは、上層から異方性エッチングされるため、遮光膜１１
の端部のテーパ角を制御することができ、次の工程で形成される遮光膜１１を被覆するバ
ッファ絶縁膜１２のカバレッジ不良の発生を防止することができる。

次いで、この遮光膜１１及び透明基板２の露出された表面を、プラズマ化学気相成長（
ＣＶＤ：Chemical Vapor Deposition）法によって、酸化ケイ素からなる膜厚約３０００
〜５０００Åのバッファ絶縁膜１２で被覆する（図４Ｃ）。なお、バッファ絶縁膜１２は
窒化ケイ素単体或いは酸化ケイ素と窒化ケイ素からなる積層膜としてもよいが、ここでは
酸化ケイ素単体とした例を示した。

次いで、上記工程で得られた基板の表面全体に、ｐ−Ｓｉの出発材料となるａ−Ｓｉ層
をプラズマＣＶＤ法により成膜し、エキシマレーザーアニール（ＥＬＡ）により多結晶化
してｐ−Ｓｉからなる半導体薄膜１３ａを形成する（図４Ｄ）。その後、この半導体薄膜
１３ａをフォトリソグラフィ法によりパターニングして、表示領域３の半導体層１３と、
回路形成領域５Ａの半導体層２９と、回路形成領域５Ｂの半導体層３０とを形成する（図
４Ｅ）。

次に、ＬＴＰＳ−ＴＦＴの閾値を所望の値に制御するためにＮｃｈ−ＴＦＴが形成され
る表示領域３の半導体薄膜１３並びに回路形成領域５Ｂの半導体薄膜２９にボロン（Ｂ）
のドーピングを行う。なお、以下の例では、Ｎｃｈ−ＴＦＴのみ閾値制御を行うためのド
ーピング例を示すが、Ｐｃｈ−ＴＦＴのみ或いはＮｃｈ−ＴＦＴ及びＰｃｈ−ＴＦＴの双
方に対してチャネル閾値制御をすることも同様に可能である。

半導体薄膜１３、２９へのＢのドーピング工程では、まず、Ｐｃｈ−ＴＦＴを形成する
回路形成領域５Ｂに形成された半導体薄膜３０を予めフォトレジスト３１で被覆する（図
４Ｆ）。次いで、イオンドーピング装置を用いて、基板表面に低加速・低ドーズ量でＢの
イオンドーピングを行う。また、フォトレジスト３１はイオンドーピング後に剥離除去さ
れる。なお、Ｂのドーズ量は、所望の制御閾値に応じて適宜調整される。

次に、Ｎｃｈ−ＴＦＴのＮ^＋領域となる部分以外をフォトレジスト（表示領域３のフォ
トレジスト３２ａ、３２ｂ、回路形成領域５Ａのフォトレジスト３３、回路形成領域５Ｂ
のフォトレジスト３１）で被覆して、イオンドーピング装置を用いて基板表面に低加速・
高ドーズ量でリン（Ｐ）をイオンドーピングする。これにより、表示領域３の半導体層１
３、回路形成領域５Ａの半導体層２９にＮ^＋領域からなるソース領域及びドレイン領域が
形成される（図４Ｇ）。また、フォトレジスト３１、３２ａ、３２ｂ及び３３はイオンド
ーピング後に剥離除去される。

次に、基板全面を被覆するように酸化ケイ素からなる膜厚約１０００〜１５００Åのゲ
ート絶縁膜１４をプラズマＣＶＤ法により形成する（図５Ａ）。その後、ドライエッチン
グによりバッファ絶縁膜１２及びゲート絶縁膜１４を貫通する第１コンタクトホール２７
を周縁領域４に形成する（図５Ｂ）。このドライエッチング法としては、例えば、ＳＦ_６
／ＣＨＦ_３（又はＣＨＦ系の高次ガスであるＣ_２ＨＦ_５等）又はＳＦ_６／Ｃ_４Ｆ_８＋Ｈ_２
を用いたＲＩＥ、ＩＣＰ（Inductive Coupled Plasma）−ＲＩＥ等が用いられる。これに
より、異方性エッチングが行われるため、第１コンタクトホール２７の側壁のテーパ角を
６０度以上とすることが可能となり、この第１コンタクトホール２７部分に形成する第１
導電部材２５のカバレッジ不良を低減することができるようになる。なお、第１コンタク
トホール２７の形成には、緩衝フッ化水素酸（ＢＨＦ）を用いたウェットエッチングで行
うことも可能である。

次に、上記工程により得られた基板全面に、Ｍｏ、ＭｏＷからなる単層、又はＭｏ／Ａ
ｌ／Ｍｏからなる積層構造の金属薄膜をスパッタリングにより成膜し、フォトリソグラフ
ィ法によって、表示領域３にはゲート電極Ｇ、補助容量線２４及び走査線（図示省略）を
、周縁領域４には孤立パターンの第１導電部材２５を、回路形成領域５Ａ及び５ＢにはＴ
ＦＴを構成するゲート電極Ｇをそれぞれパターニングする（図５Ｃ）。

次に、Ｎｃｈ−ＴＦＴが形成される表示領域３及び回路形成領域５ＡのそれぞれのＴＦ
Ｔ形成領域をフォトレジスト３４、３５でそれぞれ被覆し、基板表面に高加速・高ドーズ
量でＢをイオンドーピングする。これにより、Ｐｃｈ−ＴＦＴが形成される回路形成領域
５Ｂの半導体層３０には、ゲート電極Ｇがマスクとなって、後にソース電極又はドレイン
電極と接続されるソース領域及びドレイン領域となるＰ^＋領域が形成される（図５Ｄ）。
また、フォトレジスト３４、３５はイオンドーピング後に剥離除去される。

次に、基板表面にＰを高加速・低ドーズ量でイオンドーピングする。これにより、Ｎｃ
ｈ−ＴＦＴが形成される表示領域３及び回路形成領域５Ａのそれぞれの半導体層１３、２
９には、ゲート電極Ｇがマスクとなって、セルフアラインメントによりＬＤＤ領域が形成
される（図５Ｅ）。この際、回路形成領域５Ｂの半導体層３０に対してもＰがイオンドー
ピングされることとなるが、半導体層３０のＰ^＋領域においては、先の図５Ｄに示した工
程においてＢが高加速・高ドーズ量でイオンドーピングされているためにＢの占める割合
が極めて高くなっているため、Ｐがイオンドーピングされても維持されている。

次に、上記工程で得られた基板全面を被覆する窒化ケイ素からなる膜厚約６０００〜７
０００Åの層間絶縁膜１６をプラズマＣＶＤ法により形成し、更に熱処理を加えることに
よって半導体層１３、２９、３０にイオンドーピングされた不純物であるＢ及びＰを電気
的に活性化させる（図５Ｆ）。

次に、層間絶縁膜１６に種々のコンタクトホールをドライエッチングにより形成する（
図６Ａ）。コンタクトホールには、表示領域３のＴＦＴのソース領域、ドレイン領域をそ
れぞれ露出させるコンタクトホール１７、１８と、周縁領域４の第１導電部材２５の端部
表面を露出させる第２コンタクトホール２８と、回路形成領域５Ａ、５Ｂのそれぞれの半
導体層２９、３０のソース領域、ドレイン領域を露出させるコンタクトホール３６ａ、３
６ｂ、３７ａ及び３８ｂが含まれる。なお、これらのコンタクトホールはゲート絶縁膜１
４及び層間絶縁膜１６を同時に貫通するものであり、周縁領域４の第２コンタクトホール
２８は層間絶縁膜１６のみを貫通するものであるが、第２コンタクトホール２８の形成時
には金属薄膜である第１導電部材２５がエッチングストッパーとなるため、これらの同時
形成が可能となる。この際、層間絶縁膜１６の膜厚は６０００〜７０００Å程度であって
かなり厚いが、層間絶縁膜１６の膜厚にばらつきがあっても、第１導電部材２５の膜厚を
厚くすることができるため、第１導電部材２５がドライエッチングにより消失する心配は
ない。

また、ここでのドライエッチングとしては、図５Ａで示した第１コンタクトホール２７
の形成と同じく例えば、ＳＦ_６／ＣＨＦ_３（又はＣＨＦ系の高次ガスであるＣ_２ＨＦ_５等
）又はＳＦ_６／Ｃ_４Ｆ_８＋Ｈ_２を用いたＲＩＥ、ＩＣＰ−ＲＩＥ等が用いられる。これに
より、これらのコンタクトホールの側壁のテーパ角も６０度以上に維持することが可能と
なる。

次に、Ｍｏ／Ａｌ／Ｍｏからなる３層構造の金属膜を基板表面にスパッタリングにより
形成し、これをフォトリソグラフィ法によりパターニング形成する（図６Ｂ）。これによ
り、信号線や引き回し配線と同時に、表示領域３においてはコンタクトホール１７を経て
信号線と電気的に接続されたソース電極Ｓ（１９）及びコンタクトホール１８を経てドレ
イン領域と電気的に接続されたドレイン電極Ｄ（２０）が形成され、周縁領域４において
は第２コンタクトホール２８を経て第１導電部材２５及び引き回し配線と電気的に接続さ
れた第２導電部材２６が形成される。そのため、遮光膜１１と引き回し配線とが電気的に
接続されているので、遮光膜１１への帯電が抑制されるようになる。併せて、回路形成領
域５Ａ、５Ｂにおいては、各コンタクトホール３６ａ、３６ｂ、３７ａ及び３７ｂを経て
それぞれソース領域及びドレイン領域と電気的に接続されるＴＦＴのソース電極Ｓ、ドレ
イン電極Ｄが形成される（図６Ｂ）。

次に、上述の層間絶縁膜１６の表面に形成された信号線等や第２導電部材２６等の導電
部材と共に層間絶縁膜１６の全面を被覆する窒化ケイ素からなるパッシベーション膜２１
をプラズマＣＶＤ法により形成し、更に、表示領域３のドレイン電極Ｄ（２０）の表面を
露出させるコンタクトホール２３ａを、ＲＩＥ、ＩＣＰ等のドライエッチングにより形成
する（図６Ｃ）。次いで、このコンタクトホール２３ａを被覆しないようにコンタクトホ
ール２３ｂが設けられた平坦化膜２２が形成される（図６Ｄ）。これにより、画素電極接
続用のコンタクトホール２３が形成される。なお、平坦化膜２２のコンタクトホール２３
ｂはアクリル樹脂やシロキサン等の感光性樹脂を露光することにより形成される。

更に、表示領域３において、ＩＴＯないしＩＺＯ等の透明導電性材料からなる画素電極
１５を平坦化膜２２の表面にスパッタリングにより形成する。これにより、画素電極１５
はコンタクトホール２３を経て表示領域３のドレイン電極Ｄ（２０）と電気的に接続され
、本発明に係る液晶表示パネルのアレイ基板ＡＲが完成する。

上記実施形態の液晶表示パネル１が、図７Ａ及び図７Ｂに示した従来の液晶表示パネル
１００Ａないし１００Ｂよりも優れた点は以下のとおりである。すなわち、本実施形態の
液晶表示パネル１においても、従来の液晶表示パネル１００Ａないし１００Ｂにおいても
、遮光膜１１ないし１０２と引き回し配線との間には、バッファ絶縁膜１２ないし１０３
、ゲート絶縁膜１４ないし１０５及び層間絶縁膜１６ないし１０７が介在されており、そ
の膜厚総計は１００００Å超となっている。図７Ａ及び図７Ｂに示した従来の液晶表示パ
ネル１００Ａないし１００Ｂにおいては、遮光膜１０２の真上には１００００Å超の深さ
のコンタクトホール１１７が形成されている。しかしながら、本実施形態の液晶表示パネ
ル１においては、遮光膜１１の真上に設けられるコンタクトホール２７は、膜厚３０００
〜５０００Åのバッファ絶縁膜１２と膜厚約１０００〜１５００Åのゲート絶縁膜１４の
合計４５００〜６５００Åの膜を貫通していればよいものである。

したがって、本実施形態の液晶表示パネル１においては、遮光膜１１としてＣｒよりも
反応性に富むＭｏを用いて形成しても、コンタクトホールのドライエッチング法による形
成の際に、下地層となる遮光膜１１が従来のもののように容易に消滅するといった事態を
抑制することができる。これにより、昨今のＣｒ環境問題や、Ｃｒ専用エッチング設備の
管理負担軽減、或いは遮光膜の端部がテーパ形状となることによるバッファ絶縁膜のカバ
レッジ不良発生防止等が可能となり、高詳細かつ遮光膜への帯電が良好に抑制された液晶
表示パネルを実現することが可能となる。そのため、本発明の液晶表示パネルは、トップ
ゲート型のＴＦＴが用いられた液晶プロジェクタや車載用ＨＵＤ等の小型の、高精細化さ
れた表示装置として最適なものとなる。

１…液晶表示パネル２…第１透明基板３…表示領域４…周縁領域５…回路形成
領域６…外部回路実装用端子領域７…第１構造物８…第２透明基板９…第２構造
物１０…シール材１１…遮光膜１２…バッファ絶縁膜（第１絶縁膜）１３、２９
、３０…半導体層１４…ゲート絶縁膜（第２絶縁膜）１５…画素電極１６…層間絶
縁膜（第３絶縁膜）１７、１８、２３、３６、３７…コンタクトホール１９…ソース
電極Ｓ２０…ドレイン電極Ｄ２１…パッシベーション膜（第４絶縁膜）２２…平坦
化膜２４…補助容量線２５…第１導電部材２６…第２導電部材２７…第１コンタ
クトホール２８…第２コンタクトホール

Claims

液晶層を狭持する一対の透明基板を有し、
前記の一対の透明基板の一方側の表面に予め定めた所定パターンに形成された金属薄膜
よりなる遮光膜と、
前記遮光膜の表面及び露出している前記一対の基板の表面に形成された第１絶縁膜と、
前記第１絶縁膜の表面の前記遮光膜に対応する位置に形成された半導体層と、
前記半導体層の表面及び露出している前記第１絶縁層の表面を被覆する第２絶縁膜と、
前記第２絶縁膜の前記半導体層に対応する位置に形成されたゲート電極と、
前記ゲート電極の表面及び露出している前記第２絶縁膜の表面を被覆する第３絶縁膜と
、
前記第３絶縁膜の表面に形成された金属配線及び前記第３絶縁膜に形成されたコンタク
トホールを経て前記半導体層と電気的に接続されたドレイン電極及びソース電極と、
前記金属配線、ドレイン電極、ソース電極及び露出している前記第３絶縁膜の表面を形
成する第４絶縁膜と、
前記第４絶縁膜より上層に形成され、前記ドレイン電極と電気的に接続された画素電極
とを備え、
少なくとも前記第１、第２及び第３絶縁膜に形成されたコンタクトホールを経て、前記
遮光膜と前記金属配線とが電気的に接続された液晶表示パネルであって、
前記遮光膜がモリブデンからなり、かつ
前記遮光膜と前記金属配線との間の電気的接続が、前記第１及び第２絶縁膜に形成され
た第１コンタクトホールを経て前記遮光膜と電気的に接続されていると共に前記第３絶縁
膜によって被覆された第１導電部材と、前記第３絶縁膜に形成された第２コンタクトホー
ルを経て前記第１導電部材と電気的に接続された第２導電部材とによって行われている、
ことを特徴とする液晶表示パネル。
前記第１導電部材は前記ゲート電極と同じ材料からなり、
前記第２導電部材は前記金属配線、ドレイン電極及びソース電極と同じ材料からなるこ
とを特徴とする請求項１に記載の液晶表示パネル。
前記ゲート電極、ドレイン電極、ソース電極、金属配線、第１導電部材及び第２導電部
材は、少なくともモリブデンが用いられていることを特徴とする請求項１又は２に記載の
液晶表示パネル。
前記半導体層は低温ポリシリコンからなることを特徴とする請求項１〜３の何れかに記
載の液晶表示パネル。
以下の（１）〜（９）の工程を経て製造されることを特徴とする液晶表示パネルの製造
方法。
（１）液晶層を狭持する一対の透明基板のうちの一方の透明基板の表面に、予め定めた
所定パターンに形成されたモリブデンからなる遮光膜と、この遮光膜及び露出している前
記透明基板の表面を被覆する第１絶縁膜と、この第１絶縁膜の表面に形成されたＴＦＴ用
の半導体層と、この半導体層及び露出している前記第１絶縁膜の表面を被覆する第２絶縁
膜とを有する基板を用意する工程、
（２）前記工程で得られた基板の前記第１絶縁膜と前記第２絶縁膜に第１コンタクトホ
ールをドライエッチング法により形成して前記遮光膜の表面を露出させる工程、
（３）前記第２絶縁膜の表面に、前記第１コンタクトホールを経て前記遮光膜と電気的
に接続された第１導電性部材を形成すると共に、前記半導体層に対応する位置にゲート電
極を形成する工程、
（４）前記ゲート電極、前記第１導電性部材及び露出している前記第１コンタクトホー
ルの表面を第３絶縁膜で被覆する工程、
（５）前記第３絶縁膜に、前記第１導電部材の表面を露出させる第２コンタクトホール
と、前記半導体層に対応する位置にソース領域及びドレイン領域をそれぞれ露出させるコ
ンタクトホールを、同時にドライエッチング法により形成する工程、
（６）前記第３絶縁膜の表面に、前記第２コンタクトホールを経て前記第１導電性部材
と電気的に接続された第２導電部材と、前記ソース領域及びドレイン領域とそれぞれ電気
的に接続されたソース電極及びドレイン電極と、各種配線とを同時に形成する工程、
（７）前記第２導電性部材、ソース電極、ドレイン電極、各種配線の表面及び露出して
いる第３絶縁膜の表面を被覆する第４絶縁膜を形成する工程、
（８）前記ドレイン電極に対応する位置の前記第４絶縁膜にコンタクトホール形成する
工程、
（９）少なくとも前記第４絶縁膜の上層に、前記第４絶縁膜に形成されたコンタクトホ
ールを経て、前記ドレイン電極と電気的に接続された画素電極を形成する工程。