CN104698670B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN104698670B
CN104698670B CN201410728357.1A CN201410728357A CN104698670B CN 104698670 B CN104698670 B CN 104698670B CN 201410728357 A CN201410728357 A CN 201410728357A CN 104698670 B CN104698670 B CN 104698670B
Authority
CN
China
Prior art keywords
mentioned
light shield
shield layer
opposed
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410728357.1A
Other languages
English (en)
Other versions
CN104698670A (zh
Inventor
宫永直季
饭塚哲也
安藤雅德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Publication of CN104698670A publication Critical patent/CN104698670A/zh
Application granted granted Critical
Publication of CN104698670B publication Critical patent/CN104698670B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种显示装置，具备：第1遮光层；第2遮光层，从上述第1遮光层离开并与上述第1遮光层为不同形状；第1半导体层，与上述第1遮光层交叉；第2半导体层，与上述第2遮光层交叉；栅极布线，在第1方向上延伸，与上述第1半导体层对置，与上述第1半导体层交叉，并且与上述第2遮光层对置，与上述第2半导体层交叉；第1源极布线，在第2方向上延伸并与上述第1遮光层对置；第2源极布线，在第2方向上延伸并与上述第2遮光层对置；开关元件，与上述栅极布线以及上述第1源极布线电连接；以及像素电极，与上述开关元件电连接并与上述第1遮光层以及上述第2遮光层对置，上述第1遮光层与上述像素电极对置的面积和上述第2遮光层与上述像素电极对置的面积相等。

Description

显示装置
关联申请
本申请享受以日本专利申请2013-252950号(申请日：2013年12月6日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。
技术领域
本发明的实施方式涉及显示装置。
背景技术
平面显示装置被利用在各种领域。在这样的显示装置中，一对基板间的单元间隙(cell gap)由间隔物(spacer)保持。在间隔物的周边，液晶分子的取向容易紊乱，以此为起因容易发生光泄漏等显示的不良情况。因此，与间隔物重叠的区域希望进行遮光。
例如，提出一种技术，设置覆盖与间隔物重叠的区域的第1遮光部、以及覆盖与间隔物不重叠的区域的第2遮光部，并且通过使第1遮光部的面积与第2遮光部的面积相比更大，来抑制开口率的降低。
发明内容
根据一实施方式，显示装置具备第1基板以及与上述第1基板对置配置的第2基板，上述第1基板具备：第1遮光层；第2遮光层，从上述第1遮光部离开，与上述第1遮光层为不同形状；第1半导体层，与上述第1遮光层交叉；第2半导体层，与上述第2遮光层交叉；栅极布线，在第1方向上延伸，与上述第1遮光层对置，与上述第1半导体层交叉，并且与上述第2遮光层对置，与上述第2半导体层交叉；第1源极布线，在第2方向上延伸，与上述第1遮光层对置；第2源极布线，在第2方向上延伸，与上述第2遮光层对置；开关元件，与上述栅极布线以及上述第1源极布线电连接；以及像素电极，与上述开关元件电连接，与上述第1遮光层以及上述第2遮光层对置，上述第1遮光层与上述像素电极对置的面积，和上述第2遮光层与上述像素电极对置的面积相等。
根据另一实施方式，显示装置具备第1基板以及与上述第1基板对置配置的第2基板，上述第1基板具备：第1绝缘基板；第1遮光层，位于上述第1绝缘基板上；第2遮光层，位于上述第1绝缘基板上，从上述第1遮光层离开，与上述第1遮光层为不同形状；第1绝缘膜，覆盖上述第1遮光层以及上述第2遮光层；第1半导体层，位于上述第1绝缘膜上，与上述第1遮光层交叉；第2半导体层，位于上述第1绝缘膜上，与上述第2遮光层交叉；第2绝缘膜，覆盖上述第1半导体层以及上述第2半导体层；栅极布线，位于上述第2绝缘膜上，在第1方向上延伸，与上述第1遮光层对置，与上述第1半导体层交叉，并且与上述第2遮光层对置，与上述第2半导体层交叉；第3绝缘膜，覆盖上述栅极布线；第1源极布线，位于上述第3绝缘膜上，与上述第1半导体层的一端侧接触，在第2方向上延伸，与上述第1遮光层对置；漏极电极，位于上述第3绝缘膜上，与上述第1半导体层的另一端侧接触；第2源极布线，位于上述第3绝缘层上，在第2方向上延伸，与上述第2遮光层对置；第4绝缘膜，覆盖上述第1源极布线、上述漏极电极以及上述第2源极布线；以及像素电极，位于上述第4绝缘膜上，与上述漏极电极接触，与上述第1遮光层以及上述第2遮光层对置，上述第1遮光层与上述像素电极对置的面积，和上述第2遮光层与上述像素电极对置的面积相等。
根据另一实施方式，显示装置具备第1基板以及与上述第1基板对置配置的第2基板，上述第1基板具备：第1遮光层；第2遮光层，从上述第1遮光层离开，与上述第1遮光层为不同形状；栅极布线，在第1方向上延伸，与上述第1遮光以及上述第2遮光层对置；第1源极布线，在第2方向上延伸，与上述第1遮光层对置；第2源极布线，在第2方向上延伸，与上述第2遮光层对置；第1像素电极，在由上述栅极布线与上述第1源极布线划分的区域延伸，具备与上述第1遮光层对置的第1对置区域；第2像素电极，在由上述栅极布线、上述第1源极布线以及上述第2源极布线划分的区域延伸，具备与上述第1遮光层对置的第2对置区域以及与上述第2遮光层对置的第3对置区域；第3像素电极，在由上述栅极布线与上述第2源极布线划分的区域延伸，具备与上述第2遮光层对置的第4对置区域；第4像素电极，具备与上述第1遮光层对置的第5对置区域，与上述第1像素电极在第2方向上邻接；第5像素电极，具备与上述第1遮光层对置的第6对置区域以及与上述第2遮光层对置的第7对置区域，并与上述第2像素电极在第2方向上邻接；以及，第6像素电极，具备与上述第2遮光层对置的第8对置区域，并与上述第3像素电极在第2方向上邻接，上述第2对置区域的面积和上述第3对置区域的面积相等。
附图说明
图1是示意地表示在本实施方式的显示装置中能够应用的显示面板PNL的一例的俯视图。
图2是示意地表示含有图1示出的显示面板PNL的开关元件SW的构造的俯视图。
图3是示意地表示含有图2示出的开关元件SW的显示装置DSP的剖面构造的图。
图4是示意地表示柱状间隔物SP以及遮光层SL的布局的一例的图。
具体实施方式
根据一实施方式，显示装置具备第1基板以及与上述第1基板对置配置的第2基板，上述第1基板具备：第1遮光层；第2遮光层，从上述第1遮光部离开，与上述第1遮光层为不同形状；第1半导体层，与上述第1遮光层交叉；第2半导体层，与上述第2遮光层交叉；栅极布线，在第1方向上延伸，与上述第1遮光层对置，与上述第1半导体层交叉，并且与上述第2遮光层对置，与上述第2半导体层交叉；第1源极布线，在第2方向上延伸，与上述第1遮光层对置；第2源极布线，在第2方向上延伸，与上述第2遮光层对置；开关元件，与上述栅极布线以及上述第1源极布线电连接；以及像素电极，与上述开关元件电连接，与上述第1遮光层以及上述第2遮光层对置，上述第1遮光层与上述像素电极对置的面积，和上述第2遮光层与上述像素电极对置的面积相等。
根据另一实施方式，显示装置具备第1基板以及与上述第1基板对置配置的第2基板，上述第1基板具备：第1绝缘基板；第1遮光层，位于上述第1绝缘基板上；第2遮光层，位于上述第1绝缘基板上，从上述第1遮光层离开，与上述第1遮光层为不同形状；第1绝缘膜，覆盖上述第1遮光层以及上述第2遮光层；第1半导体层，位于上述第1绝缘膜上，与上述第1遮光层交叉；第2半导体层，位于上述第1绝缘膜上，与上述第2遮光层交叉；第2绝缘膜，覆盖上述第1半导体层以及上述第2半导体层；栅极布线，位于上述第2绝缘膜上，在第1方向上延伸，与上述第1遮光层对置，与上述第1半导体层交叉，并且与上述第2遮光层对置，与上述第2半导体层交叉；第3绝缘膜，覆盖上述栅极布线；第1源极布线，位于上述第3绝缘膜上，与上述第1半导体层的一端侧接触，在第2方向上延伸，与上述第1遮光层对置；漏极电极，位于上述第3绝缘膜上，与上述第1半导体层的另一端侧接触；第2源极布线，位于上述第3绝缘层上，在第2方向上延伸，与上述第2遮光层对置；第4绝缘膜，覆盖上述第1源极布线、上述漏极电极以及上述第2源极布线；以及像素电极，位于上述第4绝缘膜上，与上述漏极电极接触，与上述第1遮光层以及上述第2遮光层对置，上述第1遮光层与上述像素电极对置的面积，和上述第2遮光层与上述像素电极对置的面积相等。
根据另一实施方式，显示装置具备第1基板以及与上述第1基板对置配置的第2基板，上述第1基板具备：第1遮光层；第2遮光层，从上述第1遮光层离开，与上述第1遮光层为不同形状；栅极布线，在第1方向上延伸，与上述第1遮光以及上述第2遮光层对置；第1源极布线，在第2方向上延伸，与上述第1遮光层对置；第2源极布线，在第2方向上延伸，与上述第2遮光层对置；第1像素电极，在由上述栅极布线与上述第1源极布线划分的区域延伸，具备与上述第1遮光层对置的第1对置区域；第2像素电极，在由上述栅极布线、上述第1源极布线以及上述第2源极布线划分的区域延伸，具备与上述第1遮光层对置的第2对置区域以及与上述第2遮光层对置的第3对置区域；第3像素电极，在由上述栅极布线与上述第2源极布线划分的区域延伸，具备与上述第2遮光层对置的第4对置区域；第4像素电极，具备与上述第1遮光层对置的第5对置区域，与上述第1像素电极在第2方向上邻接；第5像素电极，具备与上述第1遮光层对置的第6对置区域以及与上述第2遮光层对置的第7对置区域，并与上述第2像素电极在第2方向上邻接；以及，第6像素电极，具备与上述第2遮光层对置的第8对置区域，并与上述第3像素电极在第2方向上邻接，上述第2对置区域的面积和上述第3对置区域的面积相等。
下面，参照附图对本实施方式详细地进行说明。另外，在各图中，对发挥相同或类似功能的构成要素给予相同的参照符号，并省略重复的说明。
图1是示意地表示在本实施方式的显示装置中能够应用的显示面板PNL的一例的俯视图。
即，显示面板PNL是有源矩阵型的液晶显示面板，具备阵列基板AR、与阵列基板AR对置配置的对置基板CT、在阵列基板AR与对置基板CT之间保持的液晶层LQ。阵列基板AR与对置基板CT以在其之间形成规定的单元间隙的状态由密封部件SE粘合。在图示的例子中，密封部件SE形成为呈矩形框状的闭环形状。单元间隙由在阵列基板AR或者对置基板CT形成的后述的柱状间隔物形成。液晶层LQ在阵列基板AR与对置基板CT之间的单元间隙中被保持于由密封部件SE包围的内侧。显示面板PNL在由密封部件SE包围的内侧，具备显示图像的有源区ACT。有源区ACT例如是大致长方形形状，由配置成矩阵状的多个像素PX构成。
阵列基板AR具备沿第1方向X延伸的栅极布线G、沿与第1方向X交叉的第2方向Y延伸并与栅极布线G交叉的源极布线S、与栅极布线G以及源极布线S电连接的开关元件SW、以及与开关元件SW电连接的像素电极PE等。隔着液晶层LQ与像素电极PE的各个像素电极对置的公共电极CE例如装配于对置基板CT。
另外，对于显示面板PNL的详细的构成省略说明，但是，在以TN(Twisted Nematic，扭曲向列)模式、OCB(OpticaL1y Compensated Bend，光学补偿弯曲)模式、VA(VerticalAligned，垂直取向)模式等为主而利用纵向电场的模式中，像素电极PE装配于阵列基板AR，另一方面，公共电极CE装配于对置基板CT。另外，在以IPS(In-Plane Switching，平面转换)模式、FFS(Fringe Field Switching，边缘场开关)模式等为主而利用横向电场的模式中，像素电极PE以及公共电极CE这两者装配于阵列基板AR。
在图示的例子中，阵列基板AR具有比对置基板CT的基板端部向更外侧延伸的安装部MT。用于供给驱动IC芯片2以及挠性印制电路板(FPC)3等的显示面板PNL的驱动所需的信号的信号供给源位于比有源区ACT更靠外侧的周边区PRP，并安装于安装部MT。
图2是示意地表示含有图1示出的显示面板PNL的开关元件SW的构造的俯视图。
阵列基板AR具备第1遮光层SL1、第2遮光层SL2、第1栅极布线G1、第1源极布线S1、第2源极布线S2、开关元件SW以及像素电极PE等。开关元件SW例如是薄膜晶体管(TFT)。开关元件SW可以是顶栅型或者底栅(bottom gate)型的任意一种，但在图示的例子中，采用了顶栅型。该开关元件SW与第1栅极布线G1以及第1源极布线S1电连接。
第1遮光层SL1以及第2遮光层SL2使用钼(Mo)等的具有遮光性的金属材料并分别形成为岛状(对应日语：島状)。第2遮光层SL2从第1遮光层SL1离开，并且该第2遮光层SL2是与第1遮光层SL1不同的形状。另外，第1遮光层SL1形成为比第2遮光层SL2更大的尺寸，并且第1遮光层SL1的设置面积与第2遮光层SL2的设置面积相比更大。虽在后记述，但是在与第1遮光层SL1重叠的位量配置有柱状间隔物，在与第2遮光层SL2重叠的位置没有配置柱状间隔物。
第1半导体层SC1与第1遮光层SL1交叉。该第1半导体层SC1在其一端侧具有接触部CT1，在其另一端侧具有接触部CT2。第1半导体层SC1例如形成为“L”字状，该第1半导体层SC1具有从接触部CT1沿第2方向Y延伸的直线部L1，以及从接触部CT2沿第1方向X延伸并与直线部L1连结的直线部L2。第2半导体层SC2与第2遮光层SL2交叉。关于该第2半导体层SC2，与第1半导体层是相同形状，省略关于其形状的说明。
第1栅极布线G1沿第1方向X延伸，并与第1遮光层SL1以及第2遮光层SL2分别对置。第1栅极布线G1在其与第1遮光层SL1对置的部分，与第1半导体层SC1交叉。另外，第1栅极布线G1在其与第2遮光层SL2对置的部分，与第2半导体层SC2交叉。图示的例子中，开关元件SW是双栅极构造，若着眼于该开关元件SW，则第1栅极布线G1之中、与第1半导体层SC1交叉的2处作为栅极电极WG而发挥功能。另外，在单栅极构造的开关元件中，栅极布线在1处与半导体层交叉。
第1源极布线S1以及第2源极布线S2分别沿第2方向Y延伸。第1源极布线S1与第1遮光层SL1对置。第2源极布线S2与第2遮光层SL2对置。若着眼于开关元件SW，则第1源极布线S1之中与第1半导体层SC1的接触部CT1接触的部分作为源极电极WS而发挥功能。
开关元件SW的漏极电极WD与第1半导体层SC1的接触部CT2接触。位于图的中央部的第2像素电极PE2与漏极电极WD接触，并与开关元件SW电连接。
随后，对第1遮光层SL1及第2遮光层SL2、与像素电极PE的位置关系进行说明。
第1遮光层SL1以第1栅极布线G1与第1源极布线S1的交叉部为中心而被配置，并且该第1遮光层SL1在由第1栅极布线G1以及第1源极布线S1划分的4个区域(像素)延伸。另外，第1遮光层SL1与位于其4方的第1像素电极PE1、第2像素电极PE2、第4像素电极PE4以及第5像素电极PE5的各自的一部分对置。即，第1遮光层SL1具有与第1像素电极PE1对置的第1对置区域A11、与第2像素电极PE2对置的第2对置区域A12、与第4像素电极PE4对置的第5对置区域A14、以及与第5像素电极PE5对置的第6对置区域A15。
第2遮光层SL2以第1栅极布线G1与第2源极布线S2的交叉部为中心而被配置，并且该第2遮光层SL2在由第1栅极布线G1以及第2源极布线S2划分的4个区域(像素)延伸。另外，第2遮光层SL2与位于其4方的第2像素电极PE2、第3像素电极PE3、第5像素电极PE5以及第6像素电极PE6的各自的一部分对置。即，第2遮光层SL2具有与第2像素电极PE2对置的第3对置区域A22、与第3像素电极PE3对置的第4对置区域A23、与第5像素电极PE5对置的第7对置区域A25、以及与第6像素电极PE6对置的第8对置区域A26。
在此，在第1遮光层SL1以及第2遮光层SL2中，与相同的像素电极对置的区域的面积是相等的。在图示的例子中，与第2像素电极PE2对置的第1遮光层SL1的第2对置区域A12的面积和与第2像素电极PE2对置第2遮光层SL2的第3对置区域A22的面积相等。另外，与第5像素电极PE5对置的第1遮光层SL1的第6对置区域A15的面积和与第5像素电极PE5对置的第2遮光层SL2的第7对置区域A25的面积相等。也就是说，第1遮光层SL1与第2像素电极PE2的耦合电容和第2遮光层SL2与第2像素电极PE2的耦合电容相等，第1遮光层SL1与第5像素电极PE5的耦合电容和第2遮光层SL2与第5像素电极PE5的耦合电容相等。
在第1遮光层SL1中，与各像素电极对置的区域的面积是相等的。在图示的例子中，第1对置区域A11的面积与第2对置区域A12的面积相等，并且该第1对置区域A11的面积与第5对置区域A14的面积相等，并且该第1对置区域A11的面积与第6对置区域A15的面积相等。另外，在第2遮光层SL2中，与各像素电极对置的区域的面积是相等的。在图示的例子中，第3对置领域A22的面积与第4对置区域A23的面积相等，该第3对置领域A22的面积与第7对置区域A25的面积相等，该第3对置领域A22的面积与第8对置区域A26的面积相等。也就是说，第1遮光层SL1与第1像素电极PE1的耦合电容、和第1遮光层SL1与第2像素电极PE2的耦合电容、和第1遮光层SL1与第2像素电极PE2的耦合电容、和第1遮光层SL1与第4像素电极PE4的耦合电容、以及和第1遮光层SL1与第5像素电极PE5的耦合电容是相等的。另外，第2遮光层SL2与第2像素电极PE2的耦合电容、和第2遮光层SL2与第3像素电极PE3的耦合电容、和第2遮光层SL2与第5像素电极PE5的耦合电容、以及和第2遮光层SL2与第6像素电极PE6的耦合电容是相等的。
随后，对第1遮光层SL1及第2遮光层SL2、与第1栅极布线G1的位置关系进行说明。
第1遮光层SL1具有与第1栅极布线G1对置的区域B1。第2遮光层SL2具有与第1栅极布线G1对置的区域B2。在此，在第1遮光层SL1以及第2遮光层SL2中，与相同的栅极布线对置的区域的面积是相等的。在图示的例子中，区域B1的面积与区域B2的面积是相等的。也就是说，第1遮光层SL1与第1栅极布线G1的耦合电容、和第2遮光部SL2与第1栅极布线G1的耦合容量是相等的。
随后，对第1遮光层SL1及第2遮光层SL2与第1源极布线S1以及第2源极布线S2的位置关系进行说明。
第1遮光层SL1具有与第1源极布线S1对置的区域C1。第2遮光层SL2具有与第2源极布线S2对置的区域C2。在此，在第1遮光层SL1以及第2遮光层SL2中，与各源极布线对置的区域的面积是相等的。在图示的例子中，区域C1的面积与区域C2的面积相等。也就是说，第1遮光层SL1与第1源极布线S1的耦合电容和第2遮光层SL2与第2源极布线S2的耦合电容相等。
图3是示意地表示含有图2示出的开关元件SW的显示装置DSP的A-B处的剖面构造的图。另外在此，作为1个例子，对应用主要利用纵向电场的模式的显示装置DSP的剖面构造进行说明。
阵列基板AR使用玻璃基板、树脂基板等的透明的第1绝缘基板10而形成。阵列基板AR在第1绝缘基板10的与对置基板CT对置的一侧，具备遮光层SL1、开关元件SW、像素电极PE、第1绝缘膜11、第2绝缘膜12、第3绝缘膜13、第4绝缘膜14以及第1取向膜AL1等。
遮光层SL1形成于第1绝缘基板10之上。遮光层SL1由第1绝缘膜11覆盖。另外，第1绝缘膜11也配置于第1绝缘基板10之上。
开关元件SW具备在第1绝缘膜11之上配置的第1半导体层SC1。第1半导体层SC1例如由多晶硅形成。第1半导体层SC1由第2绝缘膜12覆盖。另外，第2绝缘膜12也配置于第1绝缘膜11之上。
开关元件SW的栅极电极WG形成于第2绝缘膜12之上，并且位于第1半导体层SC1的正上方。栅极电极WG与第1栅极布线G1一体地形成。栅极电极WG以及第1栅极布线G1由第3绝缘膜13覆盖。另外，第3绝缘膜13也配置于第2绝缘膜12之上。
第1源极布线S1、开关元件SW的源极电极WS以及漏极电极WD形成于第3绝缘膜13之上。源极电极WS与第1源极布线S1一体地形成。漏极电极WD从第1源极布线S1离开。源极电极WS以及漏极电极WD分别从贯通第2绝缘膜12以及第3绝缘膜13的接触孔通过而与第1半导体层SC1接触。源极电极WS、第1源极布线S1以及漏极电极WD由第4绝缘膜14覆盖。另外，第4绝缘膜14也配置于第3绝缘膜13之上。在第4绝缘膜，形成有贯通到漏极电极WD的接触孔CH。第4绝缘膜14例如由透明的树脂材料形成。
像素电极PE形成于第4绝缘膜14之上。像素电极PE经由接触孔CH与漏极电极WD接触。像素电极PE例如由氧化铟锡(ITO)、氧化铟锌(IZO)等的透明的导电材料形成。像素电极PE由第1取向膜AL1覆盖。
另一方面，对置基板CT使用玻璃基板、树脂基板等的透明的第2绝缘基板30而形成。对置基板CT在第2绝缘基板30的与阵列基板AR对置的一侧，具备遮光层(黑矩阵)31、滤色器(包括红色滤色器层，绿色滤色器层以及蓝色滤色器层)32、保护(over coat)层33、公共电极CE、第2取向膜AL2等。
遮光层31形成于第2绝缘基板30的与阵列基板AR对置的一侧，并在有源区ACT中对各像素PX进行划分，形成开口部AP。遮光层31与设置于阵列基板AR的栅极布线G、源极布线S、开关元件SW等的布线部对置。
滤色器32形成于开口部AP，并且也在遮光层31之上延伸。滤色器32由分别着色成相互不同的多个颜色例如红色、绿色、蓝色的3原色的树脂材料形成。红色滤色器层配置于显示红色的红色像素，绿色滤色器层配置于显示绿色的绿色像素，蓝色滤色器层配置于显示蓝色的蓝色像素。不同颜色的滤色器的边界与遮光层31重叠。
保护层33覆盖滤色器32。保护层33对遮光层31、滤色器32的表面的凹凸进行平坦化。保护层33由透明的树脂材料形成。
公共电极CE形成于保护层33的与阵列基板AR对置的一侧，并且该公共电极CE与像素电极PE对置。公共电极CE由ITO、IZO等透明的导电材料形成。共通电器CE由第2取向膜AL2覆盖。
上述那样的阵列基板AR与对置基板CT配置成第1取向膜AL1以及第2取向膜AL2相互面对。此时，柱状间隔物SP介于阵列基板AR与对置基板CT之间，并且形成有规定的单元间隙。在图示的例子中，柱状间隔物SP装配于阵列基板AR，并且在与遮光层SL1重叠的区域中形成于第4绝缘膜14之上，但是也可以装配于对置基板CT。阵列基板AR与对置基板CT以形成有单元间隙的状态通过密封部件而被粘合。液晶层LQ由含有液晶分子的液晶组合物构成，该液晶分子被封入在第1取向膜AL1与第2取向膜AL2之间形成的单元间隙中。
在第1绝缘基板10的外表面10B配置有包括第1偏光板PL1的第1光学元件OD1。在第2绝缘基板30的外表面30B配置有包括第2偏光板PL2的第2光学元件OD2。
对于上述那样构成的显示面板PNL，在其背面侧配置有背光单元BL。作为背光单元BL，能够应用各种形式，关于详细的构造省略说明。
在这样的显示装置DSP中，形成了使用各种电极、各种布线来显示像素所需要的电容，但是由于近年的高精细化、高开口率化、广视野角化、高对比度化的需求，由遮光性的布线材料形成的电极以及布线的设置面积缩小，变得难以确保充分的电容。因此，要求抑制开关元件SW中的漏光，提高电容的保持能力。特别地，顶栅构造的开关元件SW由于来自位于其背面侧的背光单元BL的光被照射到半导体层SC，从而产生漏光。因此，通过在半导体层SC与背光单元BL之间配置遮光层SL，能够抑制开关元件SW的漏光，提高电容的保持能力。
另一方面，在显示装置DSP中，配置有用于保持一对基板间的单元间隙的柱状间隔物SP。特别地，在液晶显示装置中，在柱状间隔物SP的周边，液晶分子的取向容易紊乱。因此，通过在与柱状间隔物SP重叠的区域配置遮光层SL，能够抑制由液晶分子的取向紊乱引起的光泄漏，抑制对比度的降低。
在此，在对所有像素设置相等的设置面积的遮光层SL的情况下，开口率降低，因此要求在与柱状间隔物重叠的区域以及与柱状间隔物不重叠的区域应用不同图案的遮光层SL。也就是说，通过在配置柱状间隔物的地方设置较大面积的遮光层SL，在没有配置柱状间隔物的地方设置较小的遮光层SL，能够抑制开口率的降低。此时，在遮光层SL配置成与像素电极PE、源极布线S、栅极布线G等对置的构成中，在适用了不同图案的遮光层SL的情况下，由于各遮光层与像素电极PE、源极布线S、栅极布线G对置的面积相异而耦合电容不同，破坏电平衡，导致产生闪烁、串扰这样的显示品质的劣化。
根据本实施方式，在观察邻接的第1遮光层SL1及第2遮光层SL2与像素电极PE的位置关系时，第1遮光层SL1与像素电极PE对置的面积和第2遮光层SL2与像素电极PE对置的面积相等。另外，对于邻接的像素电极，与各遮光层对置的面积也相等。进而，第1遮光层SL1与各像素电极PE对置的面积相等。第2遮光层SL2与各像素电极PE对置的面积也相等。另外，若着眼于第1遮光层SL1及第2遮光层SL2与第1栅极布线G1的位置关系，则第1遮光层SL1与第1栅极布线S1对置的面积和第2遮光层SL2与第1栅极布线G1对置的面积相等。进而，若着眼于第1遮光层SL1及第2遮光层SL2与第1源极布线S1及第2源极布线S2的位置关系，则第1遮光层SL1与第1源极配线S1对置的面积和第2遮光层SL2与第2源极布线S2对置的面积相等。因此，在与相同源极布线电容耦合的各像素中，能够抑制由像素电极PE与遮光层SL的耦合电容相异引起的串扰的产生。另外，在与相同栅极布线电容耦合的各像素中，能够抑制由栅极布线G与遮光层SL的电容耦合相异引起的闪烁的产生。所以，能够提供一种显示品质良好的显示装置。
图4是示意地表示柱状间隔物SP以及遮光层SL的布局的一例的图。
即，柱状间隔物SP如上述那样配置于栅极布线G与源极布线S的交叉部。面积较大的第1遮光层SL1形成于栅极布线G与源极布线S的交叉部之中的与柱状间隔物SP重叠的区域。与第1遮光层SL1相比面积较小的第2遮光层SL2形成于栅极布线G与源极布线S的交叉部之中的没有配置柱状间隔物SP的区域。
在本实施方式中，在有源区ACT中，与各源极布线交叉的第1遮光层SL1的个数是相同的。例如，在第1源极布线S1～第4源极布线S4的任意一条布线中，交叉的第1遮光层SL1的个数都是2个。另外，与各第1源极布线S1～第4源极布线S4交叉的第2遮光层SL2的个数也相同。因此，在各源极布线S中，与第1遮光层SL1及第2遮光像SL2的电容耦合为大致相等，能够抑制源极布线S中由耦合电容的相异引起的显示品质的劣化。
另外，与各栅极布线交叉的第1遮光层SL1的个数也相同。例如，在第1栅极布线G1～第4栅极布线G4的任意一条布线中，交叉的第1遮光层SL1的个数都是2个。另外，与各第1栅极布线G1～第4栅极布线G4交叉的第2遮光层SL2的个数也相同。因此，在各栅极布线G中，与第1遮光层SL1及第2遮光层SL2的耦合电容为大致相等，能够抑制栅极布线G中的由耦合电容的相异引起的显示品质的劣化。
综上所述，根据本实施方式，能够提供一种显示品质良好的显示装置。
另外，该发明并不限定于上述实施方式，在其实施阶段能够在不超出发明主旨的范围内对构成要素进行变形并具体化。另外，通过上述实施方式公开的多个构成要素的适当的组合能够形成各种发明。例如，也可以从实施方式公开的全部构成要素中删除几个构成要素。进而，也可以将遍及不同实施方式的构成要素适当组合。
在本实施方式中，作为显示装置的一个例子对液晶显示装置进行了说明，但是，作为其他的应用例，还能列举出有机EL显示装置等的自发光型表示装置，或者，具有电泳元件等的电子纸型显示装置等的平板型的显示装置。另外，从中小型到大型不特别限定地均能够适用也是显而易见的。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并没有意图限定发明的范围。这些实施方式可以以其他各种方式进行实施，在不超出发明主旨的范围内，可进行各种省略、调换以及变更。这些实施方式及其变形包括在发明的范围和主旨内，同样，也包括在权利要求所记载的发明和与其等同的范围内。

Claims (20)

1.一种显示装置，具备第1基板以及与上述第1基板对置配置的第2基板，
上述第1基板具备：
第1遮光层；
第2遮光层，与上述第1遮光层分离，与上述第1遮光层为不同形状；
第1半导体层，与上述第1遮光层交叉；
第2半导体层，与上述第2遮光层交叉；
栅极布线，在第1方向上延伸，与上述第1遮光层对置，与上述第1半导体层交叉，并且与上述第2遮光层对置，与上述第2半导体层交叉；
第1源极布线，在第2方向上延伸，与上述第1遮光层对置；
第2源极布线，在第2方向上延伸，与上述第2遮光层对置；
开关元件，与上述栅极布线以及上述第1源极布线电连接；以及
像素电极，与上述开关元件电连接，与上述第1遮光层以及上述第2遮光层对置，
上述第1遮光层与上述像素电极对置的面积，和上述第2遮光层与上述像素电极对置的面积相等。
2.根据权利要求1记载的显示装置，
上述第1遮光层与上述栅极布线对置的面积，和上述第2遮光层与上述栅极布线对置的面积相等。
3.根据权利要求1记载的显示装置，
上述第1遮光层与上述第1源极布线对置的面积，和上述第2遮光层与上述第2源极布线对置的面积相等。
4.根据权利要求1记载的显示装置，
还具备柱状间隔物，配置于与上述第1遮光层重叠的位置，保持上述第1基板与上述第2基板之间的单元间隙。
5.根据权利要求1记载的显示装置，
上述第1遮光层以及上述第2遮光层由具有遮光性的金属材料形成。
6.根据权利要求1记载的显示装置，
上述第1遮光层的设置面积比上述第2遮光层的设置面积大。
7.一种显示装置，具备第1基板以及与上述第1基板对置配置的第2基板，
上述第1基板具备：
第1绝缘基板；
第1遮光层，位于上述第1绝缘基板上；
第2遮光层，位于上述第1绝缘基板上，从上述第1遮光层离开，与上述第1遮光层为不同形状；
第1绝缘膜，覆盖上述第1遮光层以及上述第2遮光层；
第1半导体层，位于上述第1绝缘膜上，与上述第1遮光层交叉；
第2半导体层，位于上述第1绝缘膜上，与上述第2遮光层交叉；
第2绝缘膜，覆盖上述第1半导体层以及上述第2半导体层；
栅极布线，位于上述第2绝缘膜上，在第1方向上延伸，与上述第1遮光层对置，与上述第1半导体层交叉，并且与上述第2遮光层对置，与上述第2半导体层交叉；
第3绝缘膜，覆盖上述栅极布线；
第1源极布线，位于上述第3绝缘膜上，与上述第1半导体层的一端侧接触，在第2方向上延伸，与上述第1遮光层对置；
漏极电极，位于上述第3绝缘膜上，与上述第1半导体层的另一端侧接触；
第2源极布线，位于上述第3绝缘层上，在第2方向上延伸，与上述第2遮光层对置；
第4绝缘膜，覆盖上述第1源极布线、上述漏极电极以及上述第2源极布线；以及
像素电极，位于上述第4绝缘膜上，与上述漏极电极接触，与上述第1遮光层以及上述第2遮光层对置，
上述第1遮光层与上述像素电极对置的面积，和上述第2遮光层与上述像素电极对置的面积相等。
8.根据权利要求7记载的显示装置，
上述第1遮光层与上述栅极布线对置的面积，和上述第2遮光层与上述栅极布线对置的面积相等。
9.根据权利要求7记载的显示装置，
上述第1遮光层与上述第1源极布线对置的面积，和上述第2遮光层与上述第2源极布线对置的面积相等。
10.根据权利要求7记载的显示装置，
还具备柱状间隔物，配置于与上述第1遮光层重叠的位置，保持上述第1基板与上述第2基板之间的单元间隙。
11.根据权利要求7记载的显示装置，
上述第1遮光层以及上述第2遮光层由具有遮光性的金属材料形成。
12.根据权利要求7记载的显示装置，
上述第1遮光层的设置面积比上述第2遮光层的设置面积大。
13.一种显示装置，具备第1基板以及与上述第1基板对置配置的第2基板，
上述第1基板具备：
第1遮光层；
第2遮光层，从上述第1遮光层离开，与上述第1遮光层为不同形状；
栅极布线，在第1方向上延伸，与上述第1遮光层以及上述第2遮光层对置；
第1源极布线，在第2方向上延伸，与上述第1遮光层对置；
第2源极布线，在第2方向上延伸，与上述第2遮光层对置；
第1像素电极，在由上述栅极布线与上述第1源极布线划分的区域延伸，具备与上述第1遮光层对置的第1对置区域；
第2像素电极，在由上述栅极布线、上述第1源极布线以及上述第2源极布线划分的区域延伸，具备与上述第1遮光层对置的第2对置区域以及与上述第2遮光层对置的第3对置区域；
第3像素电极，在由上述栅极布线与上述第2源极布线划分的区域延伸，具备与上述第2遮光层对置的第4对置区域；
第4像素电极，具备与上述第1遮光层对置的第5对置区域，与上述第1像素电极在第2方向上邻接；
第5像素电极，具备与上述第1遮光层对置的第6对置区域以及与上述第2遮光层对置的第7对置区域，并与上述第2像素电极在第2方向上邻接；以及，
第6像素电极，具备与上述第2遮光层对置的第8对置区域，并与上述第3像素电极在第2方向上邻接，
上述第2对置区域的面积和上述第3对置区域的面积相等。
14.根据权利要求13记载的显示装置，
上述第1对置区域的面积与上述第2对置区域的面积、上述第5对置区域的面积以及上述第6对置区域的面积相等。
15.根据权利要求13记载的显示装置，
上述第3对置区域的面积与上述第4对置区域的面积、上述第7对置区域的面积以及上述第8对置区域的面积相等。
16.根据权利要求13记载的显示装置，
上述第1遮光层与上述栅极布线对置的面积，和上述第2遮光层与上述栅极布线对置的面积相等。
17.根据权利要求13记载的显示装置，
上述第1遮光层与上述第1源极布线对置的面积，和上述第2遮光层与上述第2源极布线对置的面积相等。
18.根据权利要求13记载的显示装置，
还具备柱状间隔物，配置于与上述第1遮光层重叠的位置，并且保持上述第1基板与上述第2基板之间的单元间隙。
19.根据权利要求13记载的显示装置，
上述第1遮光层以及上述第2遮光层由具有遮光性的金属材料形成。
20.根据权利要求13记载的显示装置，
上述第1遮光层的设置面积比上述第2遮光层的设置面积大。
CN201410728357.1A 2013-12-06 2014-12-04 显示装置 Expired - Fee Related CN104698670B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013252950A JP2015111190A (ja) 2013-12-06 2013-12-06 表示装置
JP2013-252950 2013-12-06

Publications (2)

Publication Number Publication Date
CN104698670A CN104698670A (zh) 2015-06-10
CN104698670B true CN104698670B (zh) 2017-11-07

Family

ID=53271981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410728357.1A Expired - Fee Related CN104698670B (zh) 2013-12-06 2014-12-04 显示装置

Country Status (3)

Country Link
US (4) US9136281B2 (zh)
JP (1) JP2015111190A (zh)
CN (1) CN104698670B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111190A (ja) * 2013-12-06 2015-06-18 株式会社ジャパンディスプレイ 表示装置
JP2017097291A (ja) * 2015-11-27 2017-06-01 株式会社ジャパンディスプレイ 表示装置及び表示装置のカラーフィルタ基板
TWI553839B (zh) * 2015-04-15 2016-10-11 群創光電股份有限公司 顯示面板
JP2017097195A (ja) * 2015-11-25 2017-06-01 株式会社ジャパンディスプレイ 表示装置
KR20170115133A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 액정 표시 장치
JP2018017988A (ja) * 2016-07-29 2018-02-01 株式会社ジャパンディスプレイ 表示装置
JP2018017978A (ja) * 2016-07-29 2018-02-01 株式会社ジャパンディスプレイ 表示装置
JP2018116228A (ja) * 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置
JP2019135513A (ja) 2018-02-05 2019-08-15 シャープ株式会社 表示装置
KR20200054382A (ko) * 2018-11-09 2020-05-20 삼성디스플레이 주식회사 표시패널
US10921669B2 (en) * 2019-01-18 2021-02-16 Sharp Kabushiki Kaisha Display device and active matrix substrate
US11139311B2 (en) 2020-02-13 2021-10-05 Globalfoundries Singapore Pte. Ltd. Semiconductor non-volatile memory devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460882A (zh) * 2002-05-21 2003-12-10 精工爱普生株式会社 电光装置和电子设备
KR20070108689A (ko) * 2006-05-08 2007-11-13 삼성전자주식회사 액정표시장치
JP2008026773A (ja) * 2006-07-25 2008-02-07 Seiko Epson Corp 電気光学装置及び電子機器
CN102193253A (zh) * 2010-03-10 2011-09-21 索尼公司 液晶显示面板
CN102346339A (zh) * 2010-07-21 2012-02-08 乐金显示有限公司 液晶显示器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010072067A (ja) 2008-09-16 2010-04-02 Seiko Epson Corp 液晶装置及び電子機器
JP2015111190A (ja) * 2013-12-06 2015-06-18 株式会社ジャパンディスプレイ 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460882A (zh) * 2002-05-21 2003-12-10 精工爱普生株式会社 电光装置和电子设备
KR20070108689A (ko) * 2006-05-08 2007-11-13 삼성전자주식회사 액정표시장치
JP2008026773A (ja) * 2006-07-25 2008-02-07 Seiko Epson Corp 電気光学装置及び電子機器
CN102193253A (zh) * 2010-03-10 2011-09-21 索尼公司 液晶显示面板
CN102346339A (zh) * 2010-07-21 2012-02-08 乐金显示有限公司 液晶显示器

Also Published As

Publication number Publication date
US9847426B2 (en) 2017-12-19
US20170077312A1 (en) 2017-03-16
US9136281B2 (en) 2015-09-15
US9543326B2 (en) 2017-01-10
US20150162357A1 (en) 2015-06-11
CN104698670A (zh) 2015-06-10
US10134906B2 (en) 2018-11-20
US20180069130A1 (en) 2018-03-08
JP2015111190A (ja) 2015-06-18
US20150340510A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
CN104698670B (zh) 显示装置
CN102129142B (zh) 横向电场模式液晶显示装置
KR101222955B1 (ko) 액정표시소자 및 그 제조방법
US7443477B2 (en) In-plane switching liquid crystal display
JP5612399B2 (ja) 液晶表示装置
US9151994B2 (en) Display panel
CN102436106B (zh) 液晶显示器件及其制造方法
CN104865755B (zh) 液晶显示装置
CN102566162B (zh) 显示面板
CN101140389B (zh) 液晶显示装置以及电子设备
CN100362414C (zh) 共平面开关模式液晶显示器件及其制造方法
KR20150043097A (ko) 액정표시장치
CN103135293A (zh) 横向电场液晶显示装置及其制造方法
JP5526085B2 (ja) 液晶表示装置
US9733529B2 (en) Liquid crystal display device
JP7018424B2 (ja) 液晶表示装置
US9829734B2 (en) Liquid crystal display panel
JP2014081641A (ja) 液晶表示パネル
CN102914916B (zh) 液晶显示装置
US9575383B2 (en) Liquid crystal display device
JP6010330B2 (ja) 液晶表示装置
US11201175B2 (en) Array substrate with capacitance forming portion to hold potential at electrode
CN207337006U (zh) 显示装置以及滤色器基板
CN106597761A (zh) 显示面板及电子装置
CN203444202U (zh) 液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171107

Termination date: 20201204

CF01 Termination of patent right due to non-payment of annual fee