KR20070108689A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20070108689A
KR20070108689A KR1020060041045A KR20060041045A KR20070108689A KR 20070108689 A KR20070108689 A KR 20070108689A KR 1020060041045 A KR1020060041045 A KR 1020060041045A KR 20060041045 A KR20060041045 A KR 20060041045A KR 20070108689 A KR20070108689 A KR 20070108689A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
storage
pixel
light blocking
Prior art date
Application number
KR1020060041045A
Other languages
English (en)
Inventor
박태형
박준하
장영주
김철민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060041045A priority Critical patent/KR20070108689A/ko
Publication of KR20070108689A publication Critical patent/KR20070108689A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 품질을 향상시키기 위한 액정표시장치가 개시된다. 액정표시장치는 표시 기판 및 대향 기판을 포함한다. 표시 기판은 n번째 게이트 배선과 m 번째 소스 배선에 연결된 제1 스위칭 소자가 형성된 제1 화소부와, n번째 게이트 배선과 m+1 번째 소스 배선에 연결된 제2 스위칭 소자가 형성된 제2 화소부와, n-1번째 게이트 배선과 n 번째 게이트 배선 사이에 형성된 스토리지 공통배선과, 제1 화소부 내에서 스토리지 공통배선과 중첩되도록 형성된 제1 스토리지 전극 및 제2 화소부 내에서 스토리지 공통배선과 중첩되도록 형성된 제2 스토리지 전극을 포함한다. 대향기판은 표시 기판과 결합하여 액정층을 수용하고, 제1 및 제2 스토리지 전극들 간의 이격부에 대응하여 제1 차광부가 형성된다. 이에 따라, 대향 기판에 형성되는 차광부 면적이 감소하므로 액정표시장치의 개구율을 향상시킬 수 있다.
차광층, 블랙 매트릭스, 고개구율, PVA, 차광층

Description

액정표시장치{LIQUID CRYSTAL DISPLAY APPARATUS}
도 1은 본 발명의 실시예에 따른 액정표시장치를 도시한 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 액정표시장치를 도시한 평면도이다.
도 4는 도 3의 II-II'선을 따라 절단한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 기판 120a,120b : 게이트 전극
154a,154b : 소스 전극 156a,156b : 드레인 전극
157a,157b : 가교 전극 158a,158b : 스토리지 전극
A1 : 제1 영역 A2 : 제2 영역
S1 : 제1 서브 전극 S2 : 제2 서브 전극
B1 : 제1 연결 전극 200 : 대향 기판
220 : 차광층 222: 제1 차광부
224 : 제2 차광부 226 : 제3 차광부
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 고개구율의 화소 구조를 갖는 액정표시장치에 관한 것이다.
일반적으로 액정표시패널은 각 화소의 구동을 스위칭 하는 박막 트랜지스터(TFT)가 형성된 어레이 기판과, 공통 전극층이 형성된 대향 기판과, 두 기판 사이에 밀봉된 액정층으로 구성된다. 상기 액정표시패널은 상기 액정층에 전압을 인가하여 광의 투과율을 제어하는 방식으로 화상을 표시한다.
상기 액정표시패널은 상기 두 기판 사이에 전압이 인가되지 않을 경우 수직 방향으로 배열되어 블랙을 표시하는 VA 모드와, 상기 VA 모드의 시야각을 개선하기 위해 공통 전극층과 화소 전극을 패터닝하여 화소 내에 다중 도메인을 정의하는 PVA 모드가 개발되고 있다.
상기 PVA 모드를 갖는 액정표시패널은 어레이 기판의 화소 전극이 패터닝됨에 따라 화소 전극이 덮이지 않은 영역에서 액정의 비정상적인 동작에 의해 누설되는 광을 차단하기 위해 대향 기판에 차광 패턴이 형성된다. 상기 차광 패턴은 어레이 기판 간의 미스 얼라인 마진을 고려하여 충분한 폭으로 형성되므로, 화소의 개구율을 저하시키는 문제점을 갖는다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 고개구율의 화소 구조를 갖는 액정표시장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 액정표시장치는, n번째 게이트 배선과 m 번째 소스 배선에 연결된 제1 스위칭 소자가 형성된 제1 화소부와, n번째 게이트 배선과 m+1 번째 소스 배선에 연결된 제2 스위칭 소자가 형성된 제2 화소부와, n-1번째 게이트 배선과 상기 n 번째 게이트 배선 사이에 형성된 스토리지 공통배선과, 상기 제1 화소부 내에서 상기 스토리지 공통배선과 중첩되도록 형성된 제1 스토리지 전극 및 상기 제2 화소부 내에서 상기 스토리지 공통배선과 중첩되도록 형성된 제2 스토리지 전극을 포함하는 표시 기판 및 상기 표시 기판과 결합하여 액정층을 수용하고, 상기 제1 및 제2 스토리지 전극들 간의 이격부에 대응하여 제1 차광부가 형성된 대향 기판을 포함한다.
이러한 액정표시장치에 의하면, 대향 기판 상의 차광부 형성 면적을 감소시키므로써 액정표시장치의 개구율을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 도시한 평면도이고, 도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 액정표시장치(400)는 표시 기판(100), 상기 표시 기판(100)에 대향하는 대향 기판(200) 및 상기 표시 기판(100)과 대향 기판(200) 사이에 개재된 액정층(300)을 포함한다.
상기 표시 기판(100)은 제1 투명 기판(110)을 포함한다. 상기 제1 투명 기판(110) 상에는 제1 방향으로 연장된 복수의 게이트 배선(GL1,GL2,..GLn-1,GLn..) 과 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 소스 배선들(DL1,DL2...DLm-1,DLm,DLm+1)이 형성된다. 상기 소스 배선들과 게이트 배선들에 의해 상기 제1 투명 기판(110) 상에는 복수의 화소부들(P1,P2...)이 정의된다.
구체적으로, 제1 화소부(P1)에는 제n 번째 게이트 배선(GLn)에 연결된 제1 게이트 전극(120a)과, 제m 번째 소스 배선(DLm)에 연결된 제1 소스 전극(154a) 및 상기 제1 소스 전극(154a)으로부터 소정 간격 이격된 제1 드레인 전극(156a)을 포함하는 제1 스위칭 소자(TFT1)가 형성된다.
상기 제1 화소부(P1)와 제1 방향으로 인접하는 제2 화소부(P2)에는 제n 번째 게이트 배선(GLn)에 연결된 제2 게이트 전극(120b)과, 제m+1 번째 소스 배선(DLm+1)에 연결된 제2 소스 전극(154b) 및 상기 제2 소스 전극(154b)으로부터 소정 간격 이격된 제2 드레인 전극(156b)을 포함하는 제2 스위칭 소자(TFT2)가 형성된다.
도시하지는 않았으나, 상기 제1 및 제2 화소부(P1,P2)와 마찬가지로 상기 제1 화소부(P1)와 제2 방향으로 인접하는 제3 화소부(P3)에는 제n+1 번째 게이트 배선과, 제m 번째 소스 배선(DLm)에 연결된 제3 스위칭 소자가 형성된다.
구체적으로, 상기 제1 스위칭 소자(TFT1)의 제1 게이트 전극(120a)과 제1 소스 및 제1 드레인 전극(154a,156a) 사이에는 게이트 절연막(130) 및 제1 반도체층(140a)이 순차적으로 형성된다. 상기 게이트 절연막(130)은 상기 제1 투명 기판(110) 전면에 대응하여 형성된다. 상기 게이트 절연막(130)은 일례로 실리콘 질화막(SiNx)으로 형성되며, 플라즈마 화학 기상 증착 방식(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성할 수 있다.
상기 제1 반도체(140a)층은 상기 제1 게이트 전극(120a)에 대응하여 상기 게이트 절연막(130) 상에 형성되며, 활성층(141) 및 저항성 접촉층(142)이 적층된 구조이다. 이때, 상기 제1 소스 전극(154a)과 상기 제1 드레인 전극(156a)의 이격부에서는 상기 저항성 접촉층(142)이 제거되어 상기 활성층(141)이 노출된다.
상기 제1 드레인 전극(156a)은 상기 제1 화소부(P1) 내에서 상기 제n 번째 게이트 배선(GLn)과 평행하도록 상기 제1 방향으로 연장되어 형성된다. 따라서, 상기 제1 드레인 전극(156a)은 제1 화소부(P1)의 제n 번째 게이트 배선(GLn)에 인접한 일단부를 커버한다. 이때, 상기 제1 드레인 전극(156a)은 금속 재질로 형성되므로, 배면으로부터 제공되는 광을 차단할 수 있다.
이상에서는 상기 제1 스위칭 소자(TFT1)을 예로 들어 설명하였으나, 상기 제2 스위칭 소자(TFT2) 역시 상기 제1 스위칭 소자(TFT1)와 동일한 형상으로 형성된다.
서로 인접하는 게이트 배선들 사이에는 스토리지 공통배선(STL)이 형성된다. 구체적으로, 상기 n-1 번째 게이트 배선(GLn-1)과 n 번째 게이트 배선(GLn) 사이에는 상기 제1 방향으로 연장된 스토리지 공통배선(STL)이 형성된다. 상기 스토리지 공통배선(STL)은 상기 게이트 배선들(GLn-1,GLn)과 동일한 제1 금속 패턴으로 형성되며, 상기 제1 화소부(P1)를 제1 영역(A1)과 제2 영역(A2)으로 구획한다. 마찬가지로 상기 스토리지 공통배선(STL)은 상기 제2 화소부(P2)를 제3 영역(A3)과 제4 영역(A4)으로 구획한다. 이때, 상기 제1 영역(A1)과 상기 제2 영역(A2)은 대략적으 로 동일한 면적으로 구획되는 것이 바람직하다.
상기 제1 화소부(P1) 내에 형성된 상기 스토리지 공통배선(STL) 상에는 상기 게이트 절연막(130)을 사이에 두고 제1 스토리지 전극(158a)이 형성된다. 상기 제1 스토리지 전극(158a)은 제1 가교 전극(157a)을 통해 상기 제1 드레인 전극(156a)과 전기적으로 연결된다. 상기 제1 스토리지 전극(158a), 제1 가교 전극(157a) 및 제1 드레인 전극(156a)은 상기 소스 배선들과 동일한 제2 금속 패턴으로 형성된다.
상기 스토리지 공통배선(STL)과 상기 제1 스토리지 전극(158a)은 상기 게이트 절연막(130)을 유전체로 하여 스토리지 캐패시터(CST)를 형성한다. 상기 스토리지 캐패시터(CST)에는 한 프레임 동안의 영상을 유지하기에 충분한 화소 전압이 충전된다. 한편, 상기 제1 스토리지 전극(158a)은 상기 스토리지 공통배선(STL) 보다 넓은 폭을 갖도록 형성되며, 상기 제1 투명 기판(110)의 배면으로부터 제공되는 광을 차단한다.
마찬가지로, 상기 제2 화소부(P2)에는 상기 제2 금속 패턴으로 형성되며, 제2 가교 전극(157b)을 통해 제2 드레인 전극(156b)과 전기적으로 연결된 제2 스토리지 전극(158b)이 형성된다.
상기 제2 금속 패턴이 형성된 게이트 절연막(130) 상에는 패시베이션막(160) 및 유기 절연막(170)이 순차적으로 형성된다. 상기 패시베이션막(160)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)등으로 이루어지며, 화학 기상 증착 방식으로 형성할 수 있다. 상기 유기 절연막(170)은 일례로 투명한 재질의 감광성 유기 조성물로 이루어지며, 상기 스위칭 소자(TFT) 및 배선들(DL1.., GL1..)이 형성된 표시 기판(100)을 평탄화시키기 위하여 형성한다. 상기 패시베이션막(160) 및 상기 유기 절연막(170)에는 상기 제1 및 제2 스토리지 전극(158a,158b)의 일부를 노출시키는 콘택홀(172)이 형성된다. 각각의 제1 및 제2 스토리지 전극(158a,158b) 상에 형성되는 상기 콘택홀(172)들은 복수개로 형성될 수도 있다.
한편, 각 화소부(P1,P2..)에 대응하는 상기 유기 절연막(170) 상에는 화소 전극(PE)이 형성된다.
상기 화소 전극(PE)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 상기 화소 전극(PE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)등으로 이루어지며, 사진-식각 공정에 의하여 각 화소부(P1,P2..)에 대응하도록 패터닝(patterning)된다.
구체적으로, 상기 제1 화소부(P1)에 형성된 제1 화소 전극은 상기 제1 영역(A1)에 대응하는 제1 서브 전극(S1), 상기 제2 영역(A2)에 대응하는 제2 서브 전극(S2) 및 상기 제1 서브 전극(S1)과 제2 서브 전극(S2)을 연결시키는 제1 연결 전극(B1)을 포함한다.
상기 제1 서브 전극(S1)은 상기 대향 기판(200)에 형성된 공통 전극층(230)과 전계를 형성하여 상기 제1 영역(A1)에 대응하는 액정층(300)의 액정 분자를 배열시킨다.
마찬가지로, 상기 제2 서브 전극(S2)은 상기 대향 기판(200)에 형성된 공통 전극층(230)과 전계를 형성하여 상기 제2 영역(A2)에 대응하는 액정층(300)의 액정 분자를 배열시킨다. 한편, 상기 제2 서브 전극(S2)은 상기 제1 드레인 전극(156a) 과 소정 영역 중첩되도록 형성된다.
상기 제1 연결 전극(B1)은 상기 스토리지 공통 배선(STL) 상에 형성되어 상기 제1 서브 전극(S1)과 제2 서브 전극(S2)을 연결시킨다. 또한 상기 제1 연결 전극(B1)은 상기 제1 스토리지 전극(158a)과 콘택홀(172)을 통해 접촉하여 상기 제1 스위칭 소자(TFT1)로부터 제공된 화소 전압을 인가 받는다. 상기 제1 연결 전극(B3)에 인가된 화소 전압은 상기 제1 서브 전극(S1) 및 제2 서브 전극(S3)으로 제공된다.
한편, 상기 제1 연결 전극(B1)은 상기 제1 서브 전극(S1)과 제2 서브 전극(S2)을 뚜렷하게 구분하기 위하여 상기 제1 및 제2 서브 전극(S1,S2) 보다 좁은 폭으로 형성된다. 따라서, 상기 스토리지 공통배선(STL) 상에는 상기 제1 화소 전극이 국부적으로 형성되므로, 상기 스토리지 공통배선(STL)에 대응하는 액정층(300)은 상기 제1 영역(A1) 및 제2 영역(A2)에 대응하는 액정층(300)과 달리 비정상적으로 동작한다. 이에 따라, 상기 스토리지 공통배선(STL)상에서는 액정 분자의 비정상적 동작으로 인한 누설광이 발생할 수 있다.
그러나, 상기 스토리지 공통배선(STL)과 상기 제1 연결 전극(B1) 사이에는 상기 스토리지 배선(STL) 보다 넓은 폭으로 형성되어 배면광을 차단하는 제1 스토리지 전극(158a)이 형성되므로, 상술한 누설광의 발생을 감소시킬 수 있다.
한편, 상기 제2 화소부(P2)에는 상기 제1 화소 전극과 동일한 형상의 제2 화소 전극이 형성된다. 구체적으로, 상기 제2 화소 전극은 상기 제3 영역(A3)에 대응하는 제3 서브 전극(S3), 상기 제4 영역(A4)에 대응하는 제4 서브 전극(S4) 및 상 기 제3 서브 전극(S3)과 제4 서브 전극(S4)을 연결시키는 제2 연결 전극(B2)을 포함한다.
상기 게이트 배선들(GLn-1,GLn) 및 스토리지 공통배선(STL)과의 교차부를 제외한 상기 소스 배선들(DLm-1,DLm,DLm+1)의 하부에는 상기 소스 배선들(DLm-1,DLm)보다 넓은 폭을 갖는 제1 및 제2 차광 패턴(122,124)이 형성된다. 상기 제1 및 제2 차광 패턴(122,124)은 상기 게이트 배선들(GLn-1, GLn) 및 스토리지 공통배선(STL)과 동일한 제1 금속 패턴으로 형성된다. 상기 제1 및 제2 차광 패턴(122,124)은 제1 방향으로 인접하는 화소부들(P1,P2) 간에 화소 전극(PE)이 덮이지 않은 영역으로 배면광이 제공되는 것을 방지한다. 구체적으로, 상기 제1 차광 패턴(122)은 상기 제1 서브 전극(S1)과 상기 제3 서브 전극(S3) 사이에 형성된다. 상기 제2 차광 패턴(124)은 상기 제2 서브 전극(S2)과 상기 제4 서브 전극(S4) 사이에 형성된다. 이에 따라, 제1 방향으로 인접하는 화소부들(P1,P2) 간의 화소 전극(PE)이 덮이지 않은 영역에서 발생하는 액정의 비정상적인 동작에 의한 누설광을 방지할 수 있다.
도시하지는 않았으나, 상기 표시 기판(100)은 상기 화소 전극(PE)이 형성된 제1 투명 기판(110) 전면에 형성되며, 상기 액정층(300)을 배향하기 위한 제1 배향막을 더 포함할 수도 있다.
대향 기판(200)은 제2 투명 기판(210)을 포함한다. 상기 표시 기판(100)과 대향하는 상기 제2 투명 기판(210)의 대향면 상에는 차광층(220), 컬러필터층(230) 및 공통 전극층(240)이 순차적으로 형성된다.
상기 차광층(220)은 일례로서, 광을 차단할 수 있는 재질의 감광성 유기 조 성물로 이루어지며, 일련의 사진 공정(photolithography)을 통해 형성할 수 있다.
상기 차광층(220)은 제1 차광부(222), 제2 차광부(224) 및 제3 차광부(226)를 포함한다. 상기 제1 차광부(222)는 상기 표시 기판(100)에 형성된 스토리지 전극(158)들 간의 이격부에 대응하여 형성된다. 이때, 상기 제1 차광부(222)는 표시 기판(100)과 대향 기판(200)의 미스 얼라인 마진을 고려하여 상기 제1 및 제2 스토리지 전극들(158a,158) 간의 이격 간격보다 소폭 확장된 크기로 형성한다. 또한, 상기 제1 차광부(222)는 상기 제1 및 제2 차광 패턴(122,124)과 소정 영역 중첩되도록 형성된다.
상기 제2 차광부(224)는 상기 제1 차광부(222)로부터 연결되어 형성되며, 상기 제1 및 제2 스토리지 전극들(158a,158b)과 중첩되도록 형성된다. 한편, 상기 제1 및 제2 스토리지 전극들(158a,158b)은 상술한 바와 같이 표시 기판(100)의 배면으로부터 제공되는 광을 차단한다. 따라서, 상기 제2 차광부(224)를 형성하지 않거나, 상기 제1 및 제2 스토리지 전극들(158a,158b)보다 좁은 폭으로 형성하여도, 상기 스토리지 전극들(158a,158b)에 대응하는 액정층(300)으로부터 발생하는 누설광을 감소시킬 수 있다. 따라서, 본 실시예에서는 상기 제2 차광부(224)를 스토리지 전극들(158a,158b)보다 좁은 폭을 갖도록 형성한다. 종래에는 미스 얼라인 마진을 고려하여 상기 제2 차광부(224)를 상기 제1 및 제2 스토리지 전극들(158a,158b) 보다 넓은 폭으로 형성하였으나, 본 실시예에서는 상기 제2 차광부(224)를 상기 제1 및 제2 스토리지 전극들(158a,158b)보다 좁은 폭으로 형성하므로써 액정표시장치(400)의 개구율을 향상시킬 수 있다.
상기 제3 차광부(226)는 제2 방향으로 인접하는 화소부들(P1,P3) 사이에 화소 전극(PE)이 덮이지 않은 영역에서 발생하는 누설광을 차단하기 위하여 형성한다. 상기 제3 차광부(226)는 상기 게이트 배선들(GL1,GL2...GLn-1, GLn)에 대응하여 상기 대향면에 형성된다. 이때, 상기 제3 차광부(226)는 각각의 게이트 배선들(GL1,GL2...GLn-1, GLn)보다 넓은 폭으로 형성된다.
구체적으로, 상기 제n 번째 게이트 배선(GLn)에 대응하여 형성된 제3 차광부(226)를 예를 들어 설명하도록 한다. 상기 제3 차광부(226)는 상기 제1 화소부(P1및 제3 화소부(P3)와 일부 중첩되는 폭으로 형성된다.
이때, 상기 제1 화소부(P1)의 상기 제n 번째 게이트 배선(GLn)과 인접하는 일단부에는 상기 제1 드레인 전극(156a)이 형성되어 배면광을 차단한다. 따라서, 상기 제1 드레인 전극(156a)에 대응하는 대향 기판(200) 상에는 상기 제3 차광부(226)를 형성하지 않을 수도 있다.
종래에는 표시 기판(100)과 대향 기판(200)의 미스 얼라인 마진을 고려하여, 상기 드레인 전극들(156a,156b)을 커버하기에 충분한 폭으로 상기 제3 차광부(226)를 형성하였다. 그러나, 본 실시예에서는 상기 제1 및 제2 드레인 전극(156a,156b)이 배면광 차단 기능을 하므로, 상기 제1 및 제2 드레인 전극(156a,156b)의 일부를 노출시키는 폭으로 상기 제3 차광부(226)를 형성할 수 있다.
이에 따라, 각 화소부(P1,P2..)의 차광 면적이 감소하므로 액정표시장치(400)의 개구율을 향상시킬 수 있다.
한편, 상기 게이트 배선(GLn-1,GLn..)들과, 소스 배선(DLm-1,DLm,DLm-1..)들 의 교차부에 대응하는 상기 제3 차광부(226)는 상기 제1 및 제2 차광 패턴(122,124)과 소정 간격 중첩되도록 형성된다.
상기 컬러 필터층(230)은 각 화소부(P1,P2...)에 대응하여 형성된 복수의 컬러 필터들을 포함한다. 상기 컬러 필터들은 일례로, 적색, 녹색 및 청색의 안료를 포함하는 감광성 유기 조성물로 이루어지며, 일련의 사진 공정으로 형성할 수 있다. 이때, 상기 컬러 필터들은 상기 차광층(220)과 일부 중첩되도록 형성될 수 있다.
상기 공통 전극층(240)은 상기 컬러 필터층(230)이 형성된 제2 투명 기판(210) 전면에 형성된다. 상기 공통 전극층(240)은 외부의 전압 발생장치로부터 공통전압을 인가 받는다. 상기 공통 전극층(240)은 투명한 도전성 물질인 ITO, IZO 등으로 이루어진다. 한편, 상기 공통 전극층(240)에는 상기 제1 영역 및 제3 영역(A1,A3)의 중앙부와, 상기 제2 영역 및 제4 영역(A2,A4)의 중앙부에 대응하여 각각 제1 홀(242) 및 제2 홀(244)이 형성된다. 상기 제1 홀(242) 및 제2 홀(244)과 상기 액정층(300)의 상호 작용에 의해 각각의 화소부(P1,P2..) 내에는 멀티 도메인(Multi Domain)이 형성된다. 구체적으로, 상기 액정층(300)의 초기 배향시, 상기 제1 홀 및 제2 홀(242,244)에 의해 상기 액정층(300)에 포함된 액정 분자는 주기적으로 약간의 선경사각(Pre-tilt)을 갖게된다.
액정 분자에 선경사각이 형성된 상태에서 액정층(300)에 전압이 인가되면 액정 분자들이 선경사각의 방향으로 배열되어 멀티 도메인이 형성된다.
도시하지는 않았으나, 상기 대향 기판(200)은 상기 공통 전극층(240) 상에 상기 액정층(300)을 배열하기 위한 제2 배향막을 더 포함할 수도 있다.
상기 액정층(300)은 배향 초기에 액정 분자가 표시 기판(100)에 수직하게 분포하고, 전압이 인가되면 전기장 방향에 수직하게 배열되는 음의 유전율 이방성을 갖는다. 배열된 상기 액정층(300)은 광 투과율을 조절하며, 상기 액정층(300)에 의해 투과율이 조절된 광이 상기 컬러필터층(230)을 통과함으로써 영상이 표시된다.
이하, 본 발명의 다른 실시예에 따른 액정표시장치를 설명하도록 한다.
도 3은 본 발명의 다른 실시예에 따른 액정표시장치를 도시한 평면도이고, 도 4는 도 3의 II-II'선을 따라 절단한 단면도이다.
본 발명의 다른 실시예에 따른 액정표시장치는 본 발명의 일실시예에 따른 액정표시장치와 동일한 표시 기판 및 액정층을 포함한다. 따라서, 표시 기판 및 액정층에는 일 실시예와 동일한 도면 번호를 부여하고 이에 대한 상세한 설명은 생략하도록 한다.
도 3 및 도 4를 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치(600)은 표시 기판(100), 대향 기판(500) 및 상기 표시 기판(100)과 대향 기판(500) 사이에 개재된 액정층(300)을 포함한다.
상기 대향 기판(500)은 제2 투명 기판(510)을 포함한다. 상기 표시 기판(100)과 대향하는 상기 제2 투명 기판(510)의 대향면 상에는 제1 차광부(522) 및 제2 차광부(524)를 포함하는 차광층과, 컬러필터층(530) 및 공통 전극층(540)이 순차적으로 형성된다.
상기 제1 차광부(522) 및 제2 차광부(524)를 포함하는 차광층은 일례로서, 광을 차단할 수 있는 재질의 감광성 유기 조성물로 이루어지며, 일련의 사진 공정(photolithography)을 통해 형성할 수 있다.
상기 제1 차광부(522)는 상기 표시 기판(100)에 형성된 제1 및 제2 스토리지 전극(158a,158b)들 간의 이격부에 대응하여 형성된다. 이때, 상기 제1 차광부(522)는 표시 기판(100)과 대향 기판(500)의 미스 얼라인 마진을 고려하여 상기 스토리지 전극(158)들 간의 이격 간격보다 소폭 확장된 크기로 형성한다. 또한, 상기 제1 차광부(522)는 인접하는 상기 제1 및 제2 차광 패턴(122,124)과 소정 영역 중첩되도록 형성된다. 한편, 상기 제1 차광부(552)는 제1 방향으로 연장된 제1 길이변(552a)과, 상기 제2 방향으로 연장된 제2 길이변(552b)을 포함한다. 이때, 각 화소부의 개구율 향상을 위해 상기 제1 길이변(552a)과 제2 길이변(552b) 사이에는 오목한 곡면으로 이루어진 제3 길이변(552c)이 형성될 수도 있다.
상기 제2 차광부(524)는 도 1에 도시한 액정표시장치의 제3 차광부(216)와 대동 소이하므로 상세한 설명은 생략하도록 한다.
상기 컬러 필터층(530)은 상기 제1 및 제2 차광부(522,524)가 형성된 제2 투명 기판(210) 상에 형성되며, 상기 각 화소부(P1,P2...)에 대응하여 형성된 복수의 컬러 필터들을 포함한다. 상기 컬러 필터들은 일례로, 적색, 녹색 및 청색의 안료를 포함하는 감광성 유기 조성물로 이루어지며, 일련의 사진 공정으로 형성할 수 있다. 이때, 상기 컬러 필터들은 상기 차광층(520)과 일부 중첩되도록 형성할 수 있다.
상기 공통 전극층(540)은 상기 컬러 필터층(530)이 형성된 제2 투명 기 판(510) 전면에 형성된다. 상기 공통 전극층(540)은 외부의 전압 발생장치로부터 공통전압을 인가 받는다. 상기 공통 전극층(540)은 투명한 도전성 물질인 ITO, IZO 등으로 이루어진다. 한편, 상기 공통 전극층(540)에는 상기 제1 영역 및 제3 영역(A1,A3)의 중앙부와, 상기 제2 영역 및 제4 영역(A2,A4)의 중앙부에 대응하여 각각 제1 홀(542) 및 제2 홀(544)이 형성된다. 상기 제1 홀(542) 및 제2 홀(544)과 상기 액정층(300)의 상호 작용에 의해 각각의 화소부(P1,P2..) 내에는 멀티 도메인(Multi Domain)이 형성된다.
이상에서 설명한 바와 같이, 표시 기판 상에 형성된 드레인 전극 및 스토리지 전극을 배면광 차단부로 이용하므로써, 누설광을 차단하기 위하여 대향 기판에 형성하는 차광층의 형성 면적을 감소시킬 수 있다. 이에 따라, 각 화소부의 개구율이 향상되므로 액정 표시 장치의 표시 품질을 향상시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. n번째 게이트 배선과 m 번째 소스 배선에 연결된 제1 스위칭 소자가 형성된 제1 화소부와, n번째 게이트 배선과 m+1 번째 소스 배선에 연결된 제2 스위칭 소자가 형성된 제2 화소부와, n-1번째 게이트 배선과 상기 n 번째 게이트 배선 사이에 형성된 스토리지 공통배선과, 상기 제1 화소부 내에서 상기 스토리지 공통배선과 중첩되도록 형성된 제1 스토리지 전극 및 상기 제2 화소부 내에서 상기 스토리지 공통배선과 중첩되도록 형성된 제2 스토리지 전극을 포함하는 표시 기판; 및
    상기 표시 기판과 결합하여 액정층을 수용하고, 상기 제1 및 제2 스토리지 전극들 간의 이격부에 대응하여 제1 차광부가 형성된 대향 기판을 포함하는 액정표시장치.
  2. 제1항에 있어서, 상기 대향 기판은 상기 제1 차광부와 연결되고, 상기 제1 및 제2 스토리지 전극에 대응하여 형성되며, 상기 제1 및 제2 스토리지 전극과 실질적으로 동일한 폭으로 형성된 제2 차광부를 더 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 대향 기판은 상기 제1 차광부로부터 연결되고, 상기 제1 및 제2 스토리지 전극에 대응하여 형성되며, 상기 제1 및 제2 스토리지 전극보다 좁은 폭으로 형성된 제2 차광부를 더 포함하는 것을 특징으로 하는 액정표시장 치.
  4. 제1항에 있어서, 상기 제1 화소부는 상기 스토리지 공통배선에 의해 구획된 제1 영역 및 제2 영역을 포함하고, 상기 제2 화소부는 상기 스토리지 공통배선에 의해 구획된 제3 영역 및 제4 영역을 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제4항에 있어서, 상기 제1 화소부는 상기 제1 영역에 대응하는 제1 서브 전극과, 상기 제2 영역에 대응하는 제2 서브 전극 및 상기 제1 및 제2 서브 전극을 연결시키는 제1 연결 전극으로 이루어진 제1 화소 전극을 포함하고,
    제2 화소부는 상기 제3 영역에 대응하는 제3 서브 전극과, 상기 제4 영역에 대응하는 제4 서브 전극 및 상기 제3 및 제4 서브 전극을 연결시키는 제2 연결 전극으로 이루어진 제2 화소 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서, 상기 m 번째 소스 배선의 하부에는 상기 m 번째 소스 배선보다 넓은 폭으로 형성되어 상기 제1 및 제2 화소 전극들 사이로 누설되는 광을 차단하는 차광 패턴이 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제5항에 있어서, 상기 제1 연결 전극은 상기 제1 스토리지 전극과 전기적으로 연결되는 것을 특징으로 하는 액정표시장치.
  8. 제5항에 있어서, 상기 제1 스위칭 소자는 상기 제1 화소 전극과 전기적으로 연결된 제1 드레인 전극을 포함하며,
    상기 제1 드레인 전극은 상기 n 번째 게이트 배선과 평행하도록 연장 형성되어 상기 제1 화소부의 일단부를 커버하는 것을 특징으로 하는 액정표시장치.
  9. 제8항에 있어서, 상기 대향 기판은 상기 게이트 배선들에 대응하여 상기 게이트 배선 보다 넓은 폭으로 형성된 제3 차광부를 더 포함하며,
    상기 제3 차광부는 상기 드레인 전극의 일부를 노출시키는 것을 특징으로 하는 액정표시장치.
  10. 제1항에 있어서, 상기 대향 기판은 투명한 도전성 물질로 이루어진 공통 전극층을 더 포함하는 것을 특징으로 하는 액정표시장치.
  11. 제10항에 있어서, 상기 공통 전극층에는 상기 제1 영역의 중앙부에 대응하는 제1 홀 및 상기 제2 영역의 중앙부에 대응하는 제2 홀이 형성된 것을 특징으로 하는 액정표시장치.
KR1020060041045A 2006-05-08 2006-05-08 액정표시장치 KR20070108689A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060041045A KR20070108689A (ko) 2006-05-08 2006-05-08 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060041045A KR20070108689A (ko) 2006-05-08 2006-05-08 액정표시장치

Publications (1)

Publication Number Publication Date
KR20070108689A true KR20070108689A (ko) 2007-11-13

Family

ID=39063405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060041045A KR20070108689A (ko) 2006-05-08 2006-05-08 액정표시장치

Country Status (1)

Country Link
KR (1) KR20070108689A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104698670A (zh) * 2013-12-06 2015-06-10 株式会社日本显示器 显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104698670A (zh) * 2013-12-06 2015-06-10 株式会社日本显示器 显示装置
CN104698670B (zh) * 2013-12-06 2017-11-07 株式会社日本显示器 显示装置
US9847426B2 (en) 2013-12-06 2017-12-19 Japan Display Inc. Display device
US10134906B2 (en) 2013-12-06 2018-11-20 Japan Display Inc. Display device

Similar Documents

Publication Publication Date Title
JP5666764B2 (ja) 表示装置
JP4381782B2 (ja) 液晶表示装置
KR101267065B1 (ko) 액정표시장치 및 그 제조방법
US8351006B2 (en) Liquid crystal display device and fabricating method thereof
JP2009103925A (ja) 横電界方式のアクティブマトリックス型液晶表示装置
JP2006085133A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2002131767A (ja) 液晶表示装置
US20090066891A1 (en) Liquid crystal display and method thereof
US20050127359A1 (en) Thin film transistor array substrate and fabricating method thereof
JP2008262006A (ja) アクティブマトリクス基板及び液晶パネル
KR20070070402A (ko) 횡전계방식 액정표시장치 및 그 제조 방법
KR20080046042A (ko) 표시 패널
US10890815B2 (en) Display apparatus
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20070047861A (ko) 표시 기판과, 이를 구비한 액정표시패널 및 표시 장치
KR20070002779A (ko) 액정 표시패널 및 그 제조방법
KR101156510B1 (ko) 횡전계방식 액정표시소자
US20090066900A1 (en) Liquid crystal display
KR101366916B1 (ko) 액정표시장치
JP4593161B2 (ja) 液晶表示装置
KR20070108689A (ko) 액정표시장치
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
KR20070073171A (ko) 표시 기판 및 이를 갖는 액정 표시 패널
KR20060114918A (ko) 표시 기판 및 이를 구비한 표시 패널
JP4121357B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination