CN104285254A - 包含可缩放驱动器的设备及方法 - Google Patents

包含可缩放驱动器的设备及方法 Download PDF

Info

Publication number
CN104285254A
CN104285254A CN201380018180.XA CN201380018180A CN104285254A CN 104285254 A CN104285254 A CN 104285254A CN 201380018180 A CN201380018180 A CN 201380018180A CN 104285254 A CN104285254 A CN 104285254A
Authority
CN
China
Prior art keywords
driver
hole
die
equipment according
multiple driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380018180.XA
Other languages
English (en)
Other versions
CN104285254B (zh
Inventor
林峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104285254A publication Critical patent/CN104285254A/zh
Application granted granted Critical
Publication of CN104285254B publication Critical patent/CN104285254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明描述包含对应于单个通孔的多个驱动器的设备及方法。可选择若干个驱动器以个别地或共同地操作以驱动信号穿过单个通孔。本发明还描述额外设备及方法。

Description

包含可缩放驱动器的设备及方法
优先权申请
本申请案主张2012年3月27日申请的第13/431,674号美国专利的优先权的权益，所述专利以全文引用的方式并入本文中。
背景技术
在半导体装置中，行业中存在减小组件尺寸且在给定量的芯片区域中装配更多组件的持续压力。随着尺寸缩减，众多技术障碍变得更显著。
在许多电子系统中(尤其在移动系统中)，可存在增加装置速度对减少功率消耗的竞争目标。期望在不牺牲速度的情况下提供减小的功率消耗。期望借助高效制造工艺改进电子系统以满足这些及其它挑战。
附图说明
图1展示根据本发明的实施例的半导体装置的等角视图。
图2展示根据本发明的实施例的来自图1的半导体装置沿线2-2的横截面。
图3展示根据本发明的实施例的半导体装置的框图。
图4展示根据本发明的实施例的另一半导体装置的框图。
图5展示根据本发明的实施例的实例驱动器的示意图。
图6展示根据本发明的实施例的另一实例驱动器的示意图。
图7展示根据本发明的实施例的驱动器的示意图。
图8展示根据本发明的实施例的包含存储器装置的信息处置系统。
具体实施方式
在本发明的各个实施例的以下详细说明中，参考附图，所述附图形成本发明的一部分且其中通过图解说明方式展示其中可实践本发明的特定实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明。可利用其它实施例且可作出结构、逻辑及电改变。
集成电路(IC)可包含形成于单个半导体裸片上的许多装置及电路部件。IC技术的当前趋势朝向更快且更复杂的电路。然而，在制造更复杂IC时，各种速度相关的问题变得更明显。当使用具有不同功能的IC来形成电子系统(举例来说，包含处理器及存储器IC的计算系统，其中通过全局互连件的网络电连接不同IC)时，情况尤其如此。随着全局互连件在电子系统中变得更长且更多，阻容式(RC)延迟及功率消耗以及系统性能往往变为限制性因素。
这些问题的一种所提出解决方案是三维(3-D)集成或封装技术。3-D集成是指在封装内垂直堆叠包含IC的多个裸片(例如，芯片)。在某种3-D集成技术中，使用形成垂直连接器或3-D导电结构的穿硅通孔(TSV)耦合(例如，电连接)多个裸片。TSV延伸(至少部分)穿过裸片中的一或多者的厚度且可在堆叠裸片时对准以在所述堆叠中的IC当中提供电连通。此类TSV通常由导电材料(例如铝或铜)形成。3-D集成通常导致经封装IC的占据面积的减小以及功率消耗的减小及性能的增加。
在包含移动系统的许多电子系统中，可存在增加装置速度及减少功率消耗的竞争目标。有时期望在不牺牲速度的情况下提供减小的功率消耗。在一些情况中，可使用高效制造工艺来帮助实现这些目标。
参考图1及2，现在将描述实例3-D IC装置。所图解说明的3-D IC装置100包含彼此上下堆叠的四个裸片110a-110d。虽然图1中展示四裸片配置，但其它配置可包含更少经堆叠裸片，或更多经堆叠裸片，举例来说，例如8个经堆叠裸片。第一裸片110a是最上面的裸片，且第四裸片110d是最下面的裸片。第二裸片110b及第三裸片110c插置于第一裸片110a与第四裸片110d之间。在其它实例中，3-D IC装置可包含比图1的装置更大数目或更小数目的裸片。
第一裸片110a到第四裸片110d中的一或多者可包含IC阵列112、收发器114、第一互连线116、第二互连线118及焊盘垫130a-130d。裸片110a-110c中的每一者还可包含通孔120a-120c(图2)。
在硅实例中，通孔可称为TSV。虽然术语TSV是指由硅形成的裸片，但受益于本发明的所属领域的技术人员将认识到在制作裸片时还可使用其它半导体材料，且术语TSV适用于至少部分地通过不同材料的裸片的其它垂直连接器或3-D导电结构。在一个实例中，如图1中所图解说明，最下面的裸片110d不包含通孔。在一个实例中，最下面的裸片可包含无通孔的逻辑裸片。在其它实例中，最下面的裸片可包含一或多个通孔。
IC阵列112可包含一或多个集成电路，包含但不限于一或多个存储器单元(举例来说，易失性及/或非易失性存储器单元)及一或多个处理器。在一个实例中，裸片110a-110d中的一或多者包括存储器裸片。存储器裸片的实例包含动态随机存取存储器(DRAM)裸片、静态随机存取存储器(SRAM)裸片、快闪存储器裸片、电阻式随机存取存储器(RRAM)裸片等。使用DRAM配置的3-D存储器配置由于其相对高的存取及编程速度而在复杂处理操作中是有利的。
在一个实例中，裸片110a-110d中的一或多者包含逻辑裸片。逻辑裸片的一个实例包含包括处理电路、寻址电路或其它存储器管理电路的裸片。在一个实例中，逻辑裸片不包含存储器阵列。3-D IC装置100的一个实例包含若干个经堆叠存储器裸片及单个逻辑裸片(其可或可不与存储器裸片堆叠)。在一个实例中，逻辑裸片位于裸片堆叠的边缘上，以便提供对逻辑裸片的较容易存取。
第一互连线116提供裸片110a-110d中的相应一者上的IC阵列112与收发器114之间的数据路径。第二互连线118提供裸片110a-110d中的相应一者的收发器114与焊盘垫130a-130d之间的数据路径。
通孔120a-120c提供彼此紧接堆叠的裸片110a-110d的焊盘垫130a-130d之间的通信路径，借此完成两个裸片上的IC阵列112之间的数据路径的部分。在某些情况中，彼此上下堆叠的两个或两个以上裸片110a-110d的通孔120a-120c串联地对准，且可共同地提供两个或两个以上裸片当中的串行数据路径。
图3展示根据本发明的实施例的八裸片堆叠300的框图的实例。虽然以框图配置图解说明八个裸片，但其它配置可包含少于八个的裸片或多于八个的裸片。
图解说明若干个通孔302。每一通孔302对应于半导体裸片堆叠(类似于图1及2中所展示的裸片110a-110d堆叠)中的裸片307。在一个实例中，通孔302类似于来自图1及2的通孔120a-120c而配置。通孔304包含在裸片堆叠中的裸片306中，且经图解说明为与驱动器312、预驱动器314及接收器308在相同裸片306内。
图3展示裸片306中对应于单个通孔304的多个驱动器312。可选择驱动器312中的一或多者以个别地或共同地(例如，并行地)操作以将信号穿过通孔304、302驱动到裸片堆叠300中的选定裸片。展示接收器308且其可操作以从裸片堆叠300中的其它裸片307接收信号。在一个实例中，驱动器312及接收器308位于收发器中，例如来自图1的收发器114。为了便于图解说明，简化图3的框图。每一裸片307可不仅包含通孔302，而且包含收发器(例如收发器114)中的驱动器及接收器。
图3的实例进一步展示包含一或多个预驱动器314的实施例。预驱动器可耦合到驱动器312中的一或多者以改进信号传输的速度及/或性能。在一个实例中，一或多个预驱动器314与相关联驱动器312交错以减小信号的转换速率。在一个实例中，使用于每一驱动器(通过预驱动器)的启用信号的时序交错，这又使得信号跃迁在最终输出处更平滑。具有转换速率控制的配置可减小输出的过冲及/或下冲且改进发信号。
在一个实例中，多个预驱动器314以一一对应形式与对应多个驱动器312相关联。在另一实例中，一个预驱动器与多个驱动器相关联。举例来说，图3图解说明裸片320中对应于单个通孔322的第二多个驱动器316。单个预驱动器318与多个驱动器316相关联。类似于裸片306，裸片320也展示为具有接收器310。
具有对应于单个通孔的多个驱动器的配置提供在不同数目个裸片的堆叠中驱动信号的灵活性。举例来说，为在八裸片堆叠中驱动信号，驱动器可经配置以提供足够功率以驱动所述信号穿过至少七个裸片以确保涵盖最大可能距离。然而，如果在四裸片堆叠中使用相同驱动器配置，那么浪费额外功率能力。因此，较低功率配置可在四裸片堆叠中提供功率节省。具有对应于单个通孔的多个驱动器的配置(例如图3及4)可经配置以在需要时使用多个驱动器在大裸片堆叠中驱动信号，且经配置以在不需要额外功率驱动能力时在较小裸片堆叠中使用较少驱动器。
举例来说，图4展示根据本发明的实施例的四裸片堆叠400的框图的实例。图解说明若干个通孔402。如在图3中，在半导体裸片堆叠中每一通孔402对应于一裸片407。通孔404包含在裸片堆叠400中的裸片406中，且经图解说明为与驱动器412、预驱动器414及接收器408包含在相同裸片406内。类似于图3，在一个实例中，包含多个预驱动器414，其中预驱动器414与多个驱动器中的每一驱动器412相关联。还类似于图3，裸片420中的第二多个驱动器416对应于单个通孔422。单个预驱动器418与多个驱动器416相关联。类似于裸片406，裸片420也展示为具有接收器410。
在一个实例中，裸片406与来自图3的裸片306实质上相同。可选择所使用的驱动器412、312的数目以对应于八裸片堆叠(如图3中)或四裸片堆叠(如图4中)中或具有其它数目个裸片的经堆叠裸片配置中的功率需要。可以可选择数目的驱动器制造单裸片配置以满足性能目标且同时减小功率需要以适应堆叠中的裸片数目。
返回到图3，作为一实例，在一个实施例中，多个驱动器中存在两个驱动器312。在其它实例中，若干个驱动器中可包含三个或三个以上驱动器312。可包含其它数目的驱动器，此取决于在经堆叠裸片装置中针对裸片数目所期望的灵活性程度。
在一个实例中，驱动器312在大小上实质上相等。举例来说，可使用单个驱动器在四裸片堆叠中驱动信号，且可将实质上相等大小的额外第二驱动器添加到第一驱动器以提供在八裸片堆叠中驱动信号的能力。在另一实例中，驱动器在大小上实质上不相等。举例来说，可使用单个驱动器在两裸片堆叠中驱动信号，且可添加较大大小的额外第二驱动器以提供在八裸片堆叠中驱动信号的能力。
在一个实例中，多个驱动器可在裸片堆叠内的一个裸片中。具有多个驱动器的裸片可为耦合到多个存储器裸片的逻辑裸片。在其它实例中，裸片堆叠中的每一裸片包含多个驱动器，如上文实施例中所描述。在每一裸片中包含多个驱动器的一个优点包含制造效率。可制造一个物理裸片配置，且稍后对其进行电配置以使用多个驱动器中的一或多个驱动器来高效地为3-D经堆叠配置中的任何选定数目个裸片供电。
图3展示可用以选择驱动器312及/或预驱动器314的数目的选择器315。在一个实例中，在制造时致动选择器315。在另一实例中，在开启电源时例如使用来自主机处理器(未展示)的指令致动选择器315。展示图4还包含可用以选择驱动器412及/或预驱动器414的数目的选择器415。在一个实例中，默认地选择单个驱动器(例如，所述单个驱动器经配置而在操作中时始终被启用)，且可选择性地添加一(若干)额外驱动器以满足裸片堆叠中较大数目个裸片的需要。换句话说，额外驱动器经配置而被任选地选择。
图5展示可用以形成多个驱动器的驱动器500的一个实例，如在例如图3或4中所展示的配置的实例配置中。驱动器500包含第一电压供应节点502、第二电压(例如，接地)供应节点504及输入508。图5的实例驱动器500包含以来自输入508的单个输入信号操作的P沟道晶体管510及N沟道晶体管512。通过反馈电路516驱动反馈晶体管514以控制输出506处的电压。
图6展示可用以形成多个驱动器的另一驱动器600的实例，如在例如图3或4中所展示的配置的实例配置中。驱动器600包含第一电压供应节点602、第二电压(例如，接地)供应节点604、第一输入608及第二输入610。图6的实例驱动器600使用第一输入608及第二输入610来选择高或低信号而传输到输出606。通过反馈电路616驱动反馈晶体管614以控制输出606处的电压。
图7展示类似于来自图6的驱动器600的多个驱动器700的一个实例，包含第一驱动器702及第二驱动器704。第一驱动器702包含第一反馈晶体管706且第二驱动器704包含第二反馈晶体管708。使用若干个输入714来控制输出712处的高或低电平。通过类似于来自图3及4的选择器315、415的选择器选择输入714以接通或关断驱动器及/或预驱动器。摆动电平由反馈电路710决定。
图7的配置使用耦合到第一反馈晶体管706及第二反馈晶体管708两者的共享反馈电路710。具有共享反馈电路710的配置可提供更大的功率效率及裸片上的减小的电路占用面积。
如本文中所使用，术语“设备”用来指多种结构及配置，包含而不限于系统、装置、电路、芯片组合件等。图8中包含设备的实施例(例如计算机)以展示高级装置应用的实施例。图8是根据本发明的实施例的并入有至少一个3-D IC装置804的设备800的框图。图8中所展示的设备800仅为其中可使用本发明的系统的一个实例。其它实例包含但不限于大型计算机系统、平板计算机、个人数据助理(PDA)、蜂窝式电话、MP3播放器、飞行器、卫星、军用车辆等。
在此实例中，设备800包括数据处理系统，所述数据处理系统包含系统总线802以耦合所述系统的各种组件。系统总线802提供信息处置系统800的各种组件当中的通信链路且可作为单个总线、作为总线的组合或以任何其它合适方式实施。
芯片组合件804耦合到系统总线802。芯片组合件804可包含任何电路或可兼容操作的电路组合。在一个实施例中，芯片组合件804包含可为任何类型的处理器806。如本文中所使用，“处理器”意指任何类型的计算电路，例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路。多个处理器(例如“多核心”)装置也在本发明的实施例的范围内。
在一个实施例中，芯片组合件804中包含存储器装置807，例如上文实施例中所描述的3-D半导体装置。所属领域的技术人员将认识到可在芯片组合件804中使用各种各样的存储器装置配置。可接受的存储器芯片类型包含但不限于动态随机存取存储器(DRAM)，例如SDRAM、SLDRAM、RRAM及其它DRAM。存储器芯片807还可包含非易失性存储器，例如NAND存储器或NOR存储器。
在一个实施例中，芯片组合件804中包含除处理器芯片之外的额外逻辑芯片808。除处理器之外的逻辑芯片808的实例包含模/数转换器。在本发明的一个实施例中还包含逻辑芯片808上的其它电路，例如定制电路、专用集成电路(ASIC)等。
设备800还可包含外部存储器811，所述外部存储器又可包含适合于特定应用的一或多个存储器元件(例如一或多个硬驱动器812)及/或处置可装卸媒体813(例如软盘、紧致磁盘(CD)、数字视盘(DVD)等等)的一或多个驱动器。设备800中还包含如上文实例中所描述而构造的存储器。
设备800还可包含显示装置809(例如监视器)、额外外围组件810(例如扬声器等)及键盘及/或控制器814(其可包含鼠标或准许系统用户将信息输入到设备800中及从设备800接收信息的任何其它设备)。
尽管描述了本发明的若干个实施例，但上文列表并不打算为穷尽性的。虽然本文中已图解说明及描述了特定实施例，但所属领域的技术人员将了解，经计算以实现相同目的的任何布置均可替代所展示的特定实施例。本申请案打算涵盖本发明的任何变更或变化。应了解，上文的说明打算为说明性而非限制性。研究上文说明后，所属领域的技术人员将即刻明了上文实施例的组合及其它实施例。

Claims (30)

1.一种设备，其包括多个半导体裸片，其中：
所述多个半导体裸片中的至少一些半导体裸片经堆叠且通过通孔耦合；且
所述多个半导体裸片中的至少一者包含对应于多个通孔中的单个通孔的多个驱动器，其中可选择所述多个驱动器中的一或多者以个别地或共同地操作以驱动信号穿过所述单个通孔。
2.根据权利要求1所述的设备，其中所述多个驱动器中的一个驱动器经配置而在操作中时始终被启用，且所述多个驱动器中的额外驱动器经配置而被任选地选择。
3.根据权利要求1所述的设备，其中所述经堆叠半导体裸片包含多个存储器裸片。
4.根据权利要求3所述的设备，其中所述经堆叠半导体裸片包含若干个动态随机存取存储器裸片。
5.根据权利要求1所述的设备，其中所述经堆叠半导体裸片包含逻辑裸片。
6.根据权利要求1所述的设备，其中所述多个半导体裸片包含逻辑裸片，且所述设备进一步包含耦合到所述逻辑裸片的主机处理器。
7.根据权利要求1所述的设备，其进一步包括所述多个驱动器之间的共享反馈电路。
8.根据权利要求1所述的设备，其中所述多个驱动器在大小上实质上相等。
9.根据权利要求1所述的设备，其中所述多个驱动器中的一个驱动器经配置以在四裸片堆叠中驱动所述信号，且当选择所有所述多个驱动器时，所述多个驱动器经配置以在具有八个裸片的堆叠中驱动所述信号。
10.根据权利要求1所述的设备，其中所述多个驱动器为两个驱动器。
11.一种设备，其包括通过通孔耦合的存储器芯片的堆叠，其中所述设备包括：
多个驱动器，其对应于多个通孔中的单个通孔，其中可选择所述多个驱动器中的一或多个驱动器以个别地或共同地操作以将信号穿过所述通孔驱动到所述存储器芯片堆叠中的所述芯片中的一或多者；及
预驱动器，其耦合到所述多个驱动器中的至少一者。
12.根据权利要求11所述的设备，其中所述预驱动器耦合到所述多个驱动器中的每一驱动器。
13.根据权利要求11所述的设备，其中所述预驱动器经交错以提供转换速率控制。
14.根据权利要求11所述的设备，其中所述多个驱动器为两个驱动器，且所述预驱动器包括两个预驱动器，其中所述两个预驱动器中的每一者与所述两个驱动器中的相应一者相关联。
15.根据权利要求11所述的设备，其中所述存储器芯片堆叠与逻辑裸片耦合，其中所述逻辑裸片包含所述多个驱动器及所述预驱动器。
16.根据权利要求15所述的设备，其中所述逻辑裸片与所述存储器芯片堆叠堆叠在一起。
17.根据权利要求11所述的设备，其中所述多个驱动器及所述预驱动器在所述存储器芯片堆叠中的存储器芯片中。
18.一种半导体芯片，其包括：
多个驱动器，其对应于多个通孔中的单个通孔，其中所述单个通孔用以将信号传递穿过半导体芯片的厚度的至少一部分；及
选择器，其用以启用所述多个驱动器中的一或多者以个别地或共同地操作以驱动信号穿过所述单个通孔。
19.根据权利要求18所述的半导体芯片，其进一步包含与所述多个驱动器中的每一驱动器相关联的预驱动器。
20.根据权利要求19所述的半导体芯片，其中所述预驱动器经交错以减小在其相关联驱动器中的转换速率。
21.根据权利要求18所述的半导体芯片，其中所述多个驱动器包括两个驱动器。
22.根据权利要求18所述的半导体芯片，其中所述多个驱动器在大小上实质上相等。
23.根据权利要求18所述的半导体芯片，其中所述多个驱动器共享反馈电路。
24.一种操作包括多个半导体裸片的设备的方法，其中所述多个半导体裸片中的至少一些半导体裸片经堆叠且通过通孔耦合，且所述多个半导体裸片中的至少一者包含对应于多个通孔中的单个通孔的多个驱动器，所述方法包括：
选择所述多个驱动器中的一或多者以个别地或共同地操作以驱动信号穿过所述单个通孔。
25.根据权利要求24所述的方法，其中选择所述多个驱动器中的一或多者以个别地或共同地操作以驱动信号穿过所述单个通孔包括：在制造所述设备时选择所述多个驱动器中的所述一或多者。
26.根据权利要求24所述的方法，其中选择所述多个驱动器中的一或多者以个别地或共同地操作以驱动信号穿过所述单个通孔包括：在将所述设备开启电源时选择所述多个驱动器中的所述一或多者。
27.根据权利要求24所述的方法，其中经堆叠的所述多个半导体裸片中的至少一些半导体裸片为存储器裸片。
28.根据权利要求24所述的方法，其中所述多个半导体裸片中的至少一者为逻辑裸片。
29.根据权利要求24所述的方法，其中选择所述多个驱动器中的一或多者以个别地或共同地操作包括：电配置所述多个驱动器。
30.根据权利要求23所述的方法，其中选择所述多个驱动器中的一或多者以个别地或共同地操作以驱动信号穿过所述单个通孔包括：响应于从主机处理器接收的指令而选择所述多个驱动器中的所述一或多者以个别地或共同地操作以驱动所述信号穿过所述单个通孔。
CN201380018180.XA 2012-03-27 2013-03-13 包含可缩放驱动器的设备及方法 Active CN104285254B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/431,674 US8587340B2 (en) 2012-03-27 2012-03-27 Apparatuses including scalable drivers and methods
US13/431,674 2012-03-27
PCT/US2013/030900 WO2013148199A1 (en) 2012-03-27 2013-03-13 Apparatuses including scalable drivers and methods

Publications (2)

Publication Number Publication Date
CN104285254A true CN104285254A (zh) 2015-01-14
CN104285254B CN104285254B (zh) 2016-07-20

Family

ID=49234090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380018180.XA Active CN104285254B (zh) 2012-03-27 2013-03-13 包含可缩放驱动器的设备及方法

Country Status (7)

Country Link
US (3) US8587340B2 (zh)
EP (1) EP2831876B1 (zh)
JP (1) JP6082803B2 (zh)
KR (1) KR101936980B1 (zh)
CN (1) CN104285254B (zh)
TW (1) TWI570739B (zh)
WO (1) WO2013148199A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564878B2 (en) 2012-03-27 2017-02-07 Micron Technology, Inc. Apparatuses including scalable drivers and methods

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153312B2 (en) 2013-08-23 2015-10-06 Micron Technology, Inc. Methods and apparatuses including transmitter circuits
US9397566B2 (en) * 2014-03-20 2016-07-19 Intel Corporation Master-slave digital voltage regulators
US9042160B1 (en) * 2014-07-03 2015-05-26 Sandisk Technologies Inc. Memory device with resistive random access memory (ReRAM)
KR20160043714A (ko) * 2014-10-14 2016-04-22 에스케이하이닉스 주식회사 관통 비아를 갖는 반도체 메모리 장치
US9455189B1 (en) 2015-06-14 2016-09-27 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255899B1 (en) * 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
CN1574356A (zh) * 2003-06-03 2005-02-02 日立环球储存科技荷兰有限公司 超低成本固态存储器
CN1734669A (zh) * 2004-06-22 2006-02-15 三星电子株式会社 半导体存储器件及其阵列内部电源电压产生方法
CN101060010A (zh) * 2006-04-21 2007-10-24 松下电器产业株式会社 半导体存储装置
US20110161748A1 (en) * 2009-12-31 2011-06-30 Bryan Casper Systems, methods, and apparatuses for hybrid memory
CN102376356A (zh) * 2010-08-12 2012-03-14 台湾积体电路制造股份有限公司 带有减小的栅极电阻的字线驱动器器件及其制造方法
CN102386172A (zh) * 2010-08-27 2012-03-21 海力士半导体有限公司 半导体集成电路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0679330B2 (ja) 1987-11-11 1994-10-05 富士通株式会社 イメージセンサの画素分解能検査方法
JPH07170171A (ja) * 1993-12-14 1995-07-04 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JPH10312230A (ja) * 1997-05-14 1998-11-24 Oki Data:Kk 駆動能力切換機能付出力バッファ装置
JPH1125678A (ja) * 1997-06-27 1999-01-29 Samsung Electron Co Ltd 出力ドライバ及び半導体メモリ装置
US6051995A (en) 1998-09-11 2000-04-18 Sharp Electronics Corporation Constant impedance, low noise CMOS buffer
US6704818B1 (en) * 2000-12-29 2004-03-09 Intel Corporation Voltage-mode driver with pre-emphasis, slew-rate control and source termination
US7277382B1 (en) * 2001-01-09 2007-10-02 Urbain A. von der Embse Hybrid walsh encoder and decoder for CDMA
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US20040263203A1 (en) * 2003-06-27 2004-12-30 Intel Corporation Signal compensation
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
US7671630B2 (en) * 2005-07-29 2010-03-02 Synopsys, Inc. USB 2.0 HS voltage-mode transmitter with tuned termination resistance
KR100668515B1 (ko) 2005-09-28 2007-01-12 주식회사 하이닉스반도체 슬루-레이트가 제어된 오픈-루프 출력 드라이버
KR100666177B1 (ko) * 2005-09-30 2007-01-09 삼성전자주식회사 모드 레지스터 셋트를 이용하여 초기강화 드라이버의 임피던스 및 강도를 제어하는 출력 드라이버
US7737003B2 (en) * 2005-10-11 2010-06-15 International Business Machines Corporation Method and structure for optimizing yield of 3-D chip manufacture
KR100738961B1 (ko) * 2006-02-22 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 출력 드라이빙 장치
JP4901286B2 (ja) * 2006-04-24 2012-03-21 株式会社東芝 半導体装置及びメモリ回路システム
US8384417B2 (en) * 2008-09-10 2013-02-26 Qualcomm Incorporated Systems and methods utilizing redundancy in semiconductor chip interconnects
US7796446B2 (en) * 2008-09-19 2010-09-14 Qimonda Ag Memory dies for flexible use and method for configuring memory dies
US20100121994A1 (en) 2008-11-10 2010-05-13 International Business Machines Corporation Stacked memory array
US8259461B2 (en) * 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
US7888968B2 (en) * 2009-01-15 2011-02-15 International Business Machines Corporation Configurable pre-emphasis driver with selective constant and adjustable output impedance modes
KR20100105040A (ko) * 2009-03-20 2010-09-29 주식회사 하이닉스반도체 반도체 메모리 장치
KR101048795B1 (ko) 2009-07-10 2011-07-15 주식회사 하이닉스반도체 반도체 장치
US9160349B2 (en) 2009-08-27 2015-10-13 Micron Technology, Inc. Die location compensation
US8315068B2 (en) * 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
WO2011115648A1 (en) 2010-03-15 2011-09-22 Rambus Inc. Chip selection in a symmetric interconnection topology
KR20110119087A (ko) 2010-04-26 2011-11-02 삼성전자주식회사 스택형 반도체 장치
CN102709272B (zh) * 2011-03-28 2015-01-21 财团法人工业技术研究院 硅通孔的容错单元与方法
US8587340B2 (en) 2012-03-27 2013-11-19 Micron Technology, Inc. Apparatuses including scalable drivers and methods

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255899B1 (en) * 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
CN1574356A (zh) * 2003-06-03 2005-02-02 日立环球储存科技荷兰有限公司 超低成本固态存储器
CN1734669A (zh) * 2004-06-22 2006-02-15 三星电子株式会社 半导体存储器件及其阵列内部电源电压产生方法
CN101060010A (zh) * 2006-04-21 2007-10-24 松下电器产业株式会社 半导体存储装置
US20110161748A1 (en) * 2009-12-31 2011-06-30 Bryan Casper Systems, methods, and apparatuses for hybrid memory
CN102376356A (zh) * 2010-08-12 2012-03-14 台湾积体电路制造股份有限公司 带有减小的栅极电阻的字线驱动器器件及其制造方法
CN102386172A (zh) * 2010-08-27 2012-03-21 海力士半导体有限公司 半导体集成电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JHIH-WEI YOU: "《Performance Characterization of TSV in 3D IC via Sensitivity Analysis》", 《2010 19TH IEEE ASIAN TEST SYMPOSIUM》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564878B2 (en) 2012-03-27 2017-02-07 Micron Technology, Inc. Apparatuses including scalable drivers and methods

Also Published As

Publication number Publication date
US20140070860A1 (en) 2014-03-13
US20130257489A1 (en) 2013-10-03
EP2831876A4 (en) 2015-11-11
US8836395B2 (en) 2014-09-16
EP2831876B1 (en) 2019-08-28
US8587340B2 (en) 2013-11-19
US20150137866A1 (en) 2015-05-21
US9564878B2 (en) 2017-02-07
KR101936980B1 (ko) 2019-01-09
JP2015520432A (ja) 2015-07-16
WO2013148199A1 (en) 2013-10-03
KR20140140076A (ko) 2014-12-08
TW201403616A (zh) 2014-01-16
JP6082803B2 (ja) 2017-02-15
CN104285254B (zh) 2016-07-20
EP2831876A1 (en) 2015-02-04
TWI570739B (zh) 2017-02-11

Similar Documents

Publication Publication Date Title
CN104285254B (zh) 包含可缩放驱动器的设备及方法
US8780578B2 (en) Integrated circuit die stacks having initially identical dies personalized with switches
EP2612358B1 (en) Buffer die in stacks of memory dies and methods
US10447166B2 (en) Power module
CN102592647B (zh) 半导体装置、分配芯片id的方法和设置芯片id的方法
EP2234112B1 (en) Stacked Memory Devices with Hierarchical Decoder Structure
CN102822966A (zh) 使得能够在接口裸片与多个裸片堆叠之间进行并发通信的设备、堆叠式装置中的交错导电路径及用于形成及操作其的方法
US10062646B2 (en) Semiconductor integrated circuit and electronic system including the same
WO2014018772A1 (en) Device identification assignment and total device number detection
WO2014160009A2 (en) Microelectronic elements with master/slave configurability
US9318420B2 (en) Chip stack packages, system in packages including the same, and methods of operating the same
KR20170056774A (ko) 반도체 장치 및 반도체 패키지
US9412682B2 (en) Through-silicon via access device for integrated circuits
CN107210066B (zh) 三维逻辑电路
KR20140065905A (ko) 멀티-칩 시스템 및 반도체 패키지
EP3093995B1 (en) Integrated circuit with low power consumption for point-to-two-point signal communication
CN101373754B (zh) 具有磁性装置的集成电路芯片
KR20160035746A (ko) 멀티 칩 패키지
CN105280623A (zh) 层叠封装体和待机电流的降低
US9459672B2 (en) Capacitance management

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant