CN101373754B - 具有磁性装置的集成电路芯片 - Google Patents

具有磁性装置的集成电路芯片 Download PDF

Info

Publication number
CN101373754B
CN101373754B CN2007101669376A CN200710166937A CN101373754B CN 101373754 B CN101373754 B CN 101373754B CN 2007101669376 A CN2007101669376 A CN 2007101669376A CN 200710166937 A CN200710166937 A CN 200710166937A CN 101373754 B CN101373754 B CN 101373754B
Authority
CN
China
Prior art keywords
logic gate
layer
grid
gate array
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101669376A
Other languages
English (en)
Other versions
CN101373754A (zh
Inventor
T·A·阿甘
J·赖锜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northern Lights Semiconductor Corp
Original Assignee
Northern Lights Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Lights Semiconductor Corp filed Critical Northern Lights Semiconductor Corp
Publication of CN101373754A publication Critical patent/CN101373754A/zh
Application granted granted Critical
Publication of CN101373754B publication Critical patent/CN101373754B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
    • H03K19/168—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices using thin-film devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了具有磁性装置的集成电路芯片。提供一逻辑栅阵列，逻辑栅包含一硅基板，位于硅基板上的第一逻辑栅层，位在第一逻辑栅层之上的第二逻辑栅层，与一连接线层介于第一和第二逻辑栅层之间，用以连接第一和第二逻辑栅层的磁栅，其中第一逻辑栅层、第二逻辑栅层和连接线层都以介层窗电性连接。

Description

具有磁性装置的集成电路芯片
【技术领域】
本发明是有关于一种集成电路芯片，且特别是有关于一种具有堆迭的磁性装置的芯片。
【背景技术】
磁性装置可用来制作磁阻式存储器，以非挥发的形式储存数据，「非挥发」表示不论电路是否持续供电，存放在存储器里的数据都不会消失。因此，以磁性装置制成的非挥发性存储元件可广泛地应用在各个方面，像是快闪存储器、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、快取存储器、硬盘等装置。而且，磁性装置不仅可以做为存储器元件，也可以当作数字开关。磁性装置中两层磁性层的磁化方向的改变会导致该装置的电导率的变化，而造成导电态和非导电态两种状态，导电态对应到此开关的「开」，非导电态则对应到「关」。
磁性开关如同晶体管也可用来建构逻辑栅。由于传统晶体管逻辑栅是可挥发的，所以如果使用晶体管建构一个系统的现场可编程栅阵列(FPGA)，则需要将系统芯片分割以储存执行要求功能的程序，而且开机的时候也需要将FPGA程序改写以符合手边的工作。因此，FPGA系统的效能往往因这些要求而无法提升。
基于连接线绕线的考量，元件的设置需要分散，进而限制了晶体管逻辑电路的密度。而且晶体管逻辑只能位在硅基板上，基于芯片面积的考量，因此无法整合大数量的功能区块。
基于上述理由，因此需要一种新的逻辑设计结构可以减少线路密度，并且可以将更多功能块整合在单一芯片上，像是中央处理器CPU、存储器和逻辑栅阵列。
【发明内容】
本发明的目的就是在提供一种集成电路芯片，以符合线路密度增加的需求。此集成电路芯片包含一主要处理电路层、一次要处理电路层、一逻辑栅阵列层和一磁阻式存储器层，一层一层地堆迭在一硅基板上，再以多个介层窗彼此电性连接，而且每一层的中的多个组成元件都是磁性装置，每一层都各自组成电子系统中各个不同的功能。在集成电路芯片中，金属层是形成在晶体管层之上方，每一个功能都是采用位在集成电路芯片的金属层上的磁性装置设计而成，而且金属层可彼此层层堆迭而不会互相干扰。故，在本发明一较佳实施例中利用磁性装置可堆迭特性来创造非常高密度的集成电路，而且因为磁性装置的可堆迭性，所以可在分隔的金属层上整合各个不同的功能，并且可通过介层窗与各式各样的堆迭相互沟通。
本发明一实施例更包含由磁性装置整合一逻辑栅阵列具有可编程化且非挥发的特性，不需要额外的系统芯片储存程序，也不需要改写程序。只要以磁性装置作为逻辑栅，再提供一层或多层金属层作为逻辑栅层，即可整合成一个可编程逻辑栅阵列，同时所述栅的路径配置可以在不同层的中完成，故此逻辑栅层的装置密度可更加提高。
由上述可知，应用本发明具有提高电路密度并节省芯片密度的优点。上述内容与后续详细描述皆用以说明本发明，并且进一步解释本发明的申请保护范围。
【附图说明】
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下：
图1绘示依照本发明的第一较佳实施例的一集成电路的侧面图。
图2绘示依照本发明的第二较佳实施例的一逻辑栅阵列功能块的侧面图。
【具体实施方式】
参考图示皆根据本发明的较佳实施例详细绘示，且在叙述和图示中尽可能地以相同的符号标示相同或类似物件。
请参照图1，此图系绘示本发明第一较佳实施例的侧面图。一集成电路芯片100包含有一硅晶体管层102，在此硅晶体管层102之上依序堆迭着多个不同的系统功能块。在一般传统的集成电路芯片中，这些不同系统功能块是形成在分隔的集成电路芯片上。在基板之上方的第一层是主要处理线路层104，此104层可为系统的核心电路，像是中央处理器(CPU)，因此CPU可由磁性装置整合在硅晶体管层102上方的金属层的中。
接着覆盖在此104层之上的是一磁阻式存储器层106，提供系统任何型式的记忆功能，举例而言，此磁阻式存储器层106可设计成一静态随机存取存储器(SRAM)、一动态随机存取存储器(DRAM)、快取存储器、硬盘，或是快闪存储器。此磁阻式存储器层106可通过位于金属层之间的多个介层窗112电性连接主要处理电路层104，使得各个功能块可彼此沟通。
次要处理电路层108也以类似方式堆迭在磁阻式存储器层106之上，并且以多个介层窗112连接彼此，此次要处理电路108可执行像是数字信号处理(DSP)等功能。
甚至可以在次要处理电路层之上再堆迭一逻辑栅阵列层110，为系统提供附加的周边功能。此逻辑栅阵列层110整合自多个磁性装置设计成的逻辑栅，这些逻辑栅可为及栅(ANDgates)、或栅(OR gates)、反及栅(NAND gates)、反或栅(NOR gates)、互斥或栅(XOR gates)，以及反互斥或栅(XNORgates)。请参照图2，图2系绘示根据本发明第二较佳实施例的逻辑栅功能块的侧面图。第一逻辑栅层202是由堆迭在其他功能块之上或硅基板102之上的多个逻辑栅所组成，逻辑栅阵列层110可为单一层的第一逻辑栅层202，也可以扩充为许多层，如此一来便有额外的一层204层可用来作为此第一逻辑栅层202里的通用栅(universal gate)的连接线层。此连接线层204可堆迭在第一逻辑栅层202之上，并且通过多个介层窗210互相连接。由于金属连接线是在连接线层204中形成，所以第一逻辑栅层202可以有较高的电路密度。
第二逻辑栅层206也可用相同的形式堆迭在连接线层204之上，因此可藉由共用连接线层204而整合更多通用栅。
根据本发明的较佳实施例所揭露的堆迭方法，在此第二逻辑栅层206之上还可以堆迭许多个额外的存储器或其他功能块，如图示中的第208层。在本发明的较佳实施例中，虽然表示出堆迭的层的数目和堆迭的顺序，但并非用于限制本发明于此堆迭数目或堆迭顺序。
本发明一较佳实施例系一集成电路芯片具有多个大型功能块的线路结合在单一个芯片上，因此应用本发明具有减少电路板的芯片空间的优点，可以减少复杂系统的集成电路的价格，又因为磁性装置的速度远块标准存储器，且此集成电路不需要跨越许多系统的功能块进行沟通，因此可提升操作速度。
此电路可用于非常低耗电设计，特别是整个系统在短时间的内失去电力再重新供电后，数据仍然存在。一旦所述逻辑栅配置成一特定应用的后，直到下次改变组态之前，此组态都不会改变或消失，既使移除电源也不会使组态消失。因此可在工厂先完成许多应用的程序编写，且不论的后电源供应切换几次，程序都会保留着。本发明的逻辑栅阵列称为磁性适应可编程阵列(magnetic adaptive programmable array，MAPA)，可提供新的结构用以作为特定应用集成电路(application specific integratedcircuits，ASICs)。
最后，由于磁性装置耗电量相当低，因此既使是如此高密度的电路，其散热问题仍不显著，而且，热散逸于金属层，金属又能有效地散热。本发明的较佳实施例还具有另一个优点，由于集成电路可完全以磁性装置设计在金属层中，而金属的操作温度可高于硅，所以此芯片可承受较高的温度。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (14)

1.一种逻辑栅阵列，包含：
一硅基板层；
一第一逻辑栅层，位在该硅基板之上；
一第二逻辑栅层，位在该第一逻辑栅层之上；以及
一连接线层，位在该第一和该第二逻辑栅层之间，且作为该第一和该第二逻辑栅层的多个磁栅的连接线，其中该第一逻辑栅层、该第二逻辑栅层和该连接线层都以多个介层窗电性连接，该第一和该第二逻辑闸层均为金属层。
2.根据权利要求1所述的逻辑栅阵列，其特征在于，该第一和该第二逻辑栅层包含多个及栅、多个或栅、多个反及栅、多个反或栅、多个互斥或栅，以及多个反互斥或栅。
3.根据权利要求2所述的逻辑栅阵列，其特征在于，以多个磁性装置整合所述及栅、所述或栅、所述反及栅、所述反或栅、所述互斥或栅，以及所述反互斥或栅。
4.根据权利要求1所述的逻辑栅阵列，更包含一存储器层位在该第二逻辑栅层之上，且与该第二逻辑栅层电性连接。
5.根据权利要求4所述的逻辑栅阵列，其特征在于，该存储器层包含多个磁性装置。
6.根据权利要求1所述的逻辑栅阵列，其特征在于，该逻辑栅阵列是一磁性适应可编程阵列(MAPA)。
7.根据权利要求1所述的逻辑栅阵列，其特征在于，该连接线层配置该第一和该第二逻辑栅层以执行需求的功能。
8.根据权利要求1所述的逻辑栅阵列，其特征在于，该逻辑栅阵列是一非挥发栅阵列。
9.一种集成电路，包含一主要处理电路层、一次要处理电路层、一逻辑栅阵列层、以及一磁阻式存储器层，全堆迭在一硅基板层之上，其中所有所述层皆以多个介层窗电性连接，且所有所述层的中的多个组成元件都是多个磁性装置，该些磁性装置设计在金属层中。
10.根据权利要求9所述的集成电路，其特征在于，该主要处理电路层包含一中央处理器。
11.根据权利要求9所述的集成电路，其特征在于，该次要处理电路层包含一数字信号处理(DSP)器。
12.根据权利要求9所述的集成电路，其特征在于，该磁阻式存储器层包含一静态随机存取存储器(SRAM)、一动态随机存取存储器(DRAM)、快取存储器、硬盘、或快闪存储器。
13.根据权利要求9所述的集成电路，其特征在于，该逻辑栅阵列层是一磁性适应可编程阵列。
14.根据权利要求13所述的集成电路，其特征在于，该磁性适应可编程阵列整合一视频驱动电路与或一音频驱动电路。
CN2007101669376A 2007-08-20 2007-11-05 具有磁性装置的集成电路芯片 Expired - Fee Related CN101373754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/841,193 US7847586B2 (en) 2007-08-20 2007-08-20 Integrate circuit chip with magnetic devices
US11/841,193 2007-08-20

Publications (2)

Publication Number Publication Date
CN101373754A CN101373754A (zh) 2009-02-25
CN101373754B true CN101373754B (zh) 2010-04-21

Family

ID=38829960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101669376A Expired - Fee Related CN101373754B (zh) 2007-08-20 2007-11-05 具有磁性装置的集成电路芯片

Country Status (7)

Country Link
US (1) US7847586B2 (zh)
JP (1) JP2009049354A (zh)
CN (1) CN101373754B (zh)
DE (1) DE102007052219A1 (zh)
FR (1) FR2920237A1 (zh)
GB (1) GB2452097B (zh)
TW (1) TW200910574A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016537827A (ja) 2013-10-01 2016-12-01 イー１０２３ コーポレイションＥ１０２３ Ｃｏｒｐｏｒａｔｉｏｎ 磁気強化型エネルギー貯蔵システムおよび方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656548A (en) * 1993-09-30 1997-08-12 Kopin Corporation Method for forming three dimensional processor using transferred thin film circuits
CN1770464A (zh) * 2004-10-21 2006-05-10 株式会社瑞萨科技 磁存储装置
CN1983586A (zh) * 2005-10-18 2007-06-20 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191241A (en) * 1990-08-01 1993-03-02 Actel Corporation Programmable interconnect architecture
US6140838A (en) * 1995-04-21 2000-10-31 Johnson; Mark B. High density and high speed magneto-electronic logic family
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US6271542B1 (en) * 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
US5943574A (en) * 1998-02-23 1999-08-24 Motorola, Inc. Method of fabricating 3D multilayer semiconductor circuits
EP1161797B1 (en) 1999-03-11 2004-12-22 Easic Corporation Integrated circuit technology
JP3735855B2 (ja) * 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
US6539059B1 (en) * 2000-03-02 2003-03-25 Sun Microsystems, Inc. Apparatus and method for efficiently scalable digital video decoding
WO2002078057A2 (en) 2001-03-23 2002-10-03 Integrated Magnetoelectronics Corporation A transpinnor-based sample-and-hold circuit and applications
DE10249204A1 (de) * 2001-10-29 2003-05-28 Siemens Ag Rekonfigurierbare digitale Logikeinheit
US7274207B2 (en) * 2002-04-03 2007-09-25 Sony Corporation Semiconductor-integrated circuit utilizing magnetoresistive effect elements
US7064579B2 (en) * 2002-07-08 2006-06-20 Viciciv Technology Alterable application specific integrated circuit (ASIC)
US7112994B2 (en) * 2002-07-08 2006-09-26 Viciciv Technology Three dimensional integrated circuits
US7312109B2 (en) * 2002-07-08 2007-12-25 Viciciv, Inc. Methods for fabricating fuse programmable three dimensional integrated circuits
DE10255857B3 (de) * 2002-11-29 2004-07-15 Forschungsverbund Berlin E.V. Magnetische Logikeinrichtung
DE10320701A1 (de) * 2003-05-08 2004-12-23 Siemens Ag Bauelement mit einer in ihrer Funktionalität konfigurierbaren Schaltungsanordnung, insbesondere Logikschaltungsanordnung
US20050166035A1 (en) * 2004-01-28 2005-07-28 Crum Jesse D. System and method for generating images on ferromagnetic materials
US7379321B2 (en) * 2005-02-04 2008-05-27 Hitachi Global Storage Technologies Netherlands B.V. Memory cell and programmable logic having ferromagnetic structures exhibiting the extraordinary hall effect
GB2436490B (en) 2005-08-03 2007-11-14 Ingenia Technology Ltd Memory access
US7436218B2 (en) * 2005-10-17 2008-10-14 Northern Lights Semiconductor Corp. Magnetic AND/NOR circuit
US7405599B2 (en) * 2005-10-17 2008-07-29 Northern Lights Semiconductor Corp. Magnetic transistor with the OR/NOR/NAND/AND functions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656548A (en) * 1993-09-30 1997-08-12 Kopin Corporation Method for forming three dimensional processor using transferred thin film circuits
CN1770464A (zh) * 2004-10-21 2006-05-10 株式会社瑞萨科技 磁存储装置
CN1983586A (zh) * 2005-10-18 2007-06-20 株式会社半导体能源研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
US7847586B2 (en) 2010-12-07
CN101373754A (zh) 2009-02-25
FR2920237A1 (fr) 2009-02-27
GB2452097A (en) 2009-02-25
GB0720987D0 (en) 2007-12-05
DE102007052219A1 (de) 2009-02-26
TW200910574A (en) 2009-03-01
GB2452097B (en) 2009-10-21
JP2009049354A (ja) 2009-03-05
US20090051386A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
US7236423B2 (en) Low power multi-chip semiconductor memory device and chip enable method thereof
CN101939838B (zh) 多个存储器单元和方法
US9318477B2 (en) Semiconductor device having dummy cell array
EP2234112B1 (en) Stacked Memory Devices with Hierarchical Decoder Structure
US6473328B1 (en) Three-dimensional magnetic memory array with a minimal number of access conductors therein
TW201735275A (zh) 改良晶粒的尺寸及效能之技術
KR101802882B1 (ko) 저항성 메모리를 사용하는 기억을 갖는 메모리 셀
US20080130342A1 (en) Hybrid-Level Three-Dimensional Memory
TWI771063B (zh) 記憶體裝置、半導體裝置、電子構件以及電子裝置
CN112928136B (zh) 中央处理器及其制造方法
US6881993B2 (en) Device having reduced diffusion through ferromagnetic materials
TWI724231B (zh) 記憶體裝置及其工作方法、半導體裝置、電子構件以及電子裝置
CN100592302C (zh) 包括嵌套电压岛的集成电路
CN101373754B (zh) 具有磁性装置的集成电路芯片
US20210313744A1 (en) Ground pin for device-to-device connection
TW200540866A (en) Mram device integrated with other types of circuitry
US7539046B2 (en) Integrated circuit with magnetic memory
US9692424B2 (en) Decoupling circuit and semiconductor device including the same
US20220304142A1 (en) Circuit board to reduce far end cross talk
CN112885867B (zh) 中央处理器的制造方法、中央处理器及其控制方法
KR102513534B1 (ko) 정전기 방전 보호 회로를 구비한 반도체 집적 회로 장치
CN118155685A (zh) 存储器装置及其操作方法、存储器系统、计算机系统
CN117063233A (zh) 磁性随机存储器及其数据写入和读取方法、电子设备
CN115497977A (zh) 半导体结构及其制备方法、三维存储器、存储系统
US20060239056A1 (en) Generation of MRAM programming currents using external capacitors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

Termination date: 20151105

EXPY Termination of patent right or utility model