CN101939838B - 多个存储器单元和方法 - Google Patents

多个存储器单元和方法 Download PDF

Info

Publication number
CN101939838B
CN101939838B CN2009801041788A CN200980104178A CN101939838B CN 101939838 B CN101939838 B CN 101939838B CN 2009801041788 A CN2009801041788 A CN 2009801041788A CN 200980104178 A CN200980104178 A CN 200980104178A CN 101939838 B CN101939838 B CN 101939838B
Authority
CN
China
Prior art keywords
electrode
storage arrangement
unit
arrangement according
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801041788A
Other languages
English (en)
Other versions
CN101939838A (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101939838A publication Critical patent/CN101939838A/zh
Application granted granted Critical
Publication of CN101939838B publication Critical patent/CN101939838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D213/00—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members
    • C07D213/02—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members
    • C07D213/04—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members having no bond between the ring nitrogen atom and a non-ring member or having only hydrogen or carbon atoms directly attached to the ring nitrogen atom
    • C07D213/60—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members having no bond between the ring nitrogen atom and a non-ring member or having only hydrogen or carbon atoms directly attached to the ring nitrogen atom with hetero atoms or with carbon atoms having three bonds to hetero atoms with at the most one bond to halogen, e.g. ester or nitrile radicals, directly attached to ring carbon atoms
    • C07D213/78—Carbon atoms having three bonds to hetero atoms, with at the most one bond to halogen, e.g. ester or nitrile radicals
    • C07D213/81—Amides; Imides
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D401/00—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom
    • C07D401/02—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom containing two hetero rings
    • C07D401/06—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom containing two hetero rings linked by a carbon chain containing only aliphatic carbon atoms
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D401/00—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom
    • C07D401/02—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom containing two hetero rings
    • C07D401/12—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom containing two hetero rings linked by a chain containing hetero atoms as chain links
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D401/00—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom
    • C07D401/14—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom containing three or more hetero rings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明展示所描述的存储器装置及方法，其提供各种改进，包括用于例如读取及写入等操作的改进的单元隔离。另外，本发明展示用于寻址及存取单元的方法及装置，其提供简单且有效的方式以管理具有与每一存取晶体管相关联的多个单元的装置。多单元装置的实例包括具有与每一存取晶体管相关联的多个单元的相变存储器装置。

Description

多个存储器单元和方法
相关申请案
本专利申请案主张2008年2月5日申请的第12/026,195号美国申请案的优先权权益，所述申请案以引用的方式并入本文中。
技术领域
本申请案大体上涉及用于存储数据的存储器装置。本发明中所描述的存储器装置的特定实例包括具有与给定存取晶体管相关联的多个存储器单元的存储器，其中存储器单元是例如相变存储器装置的结构的一部分。
背景技术
在半导体存储器工业中对于更小芯片上的更多存储能力的需求正日益增加。制造商不断地试图减小存储器芯片上的电子组件(例如，晶体管、快闪单元、存储器位存储装置，等等)的尺寸以改进密度且增加容量。也需要提高数据存取速度及提高数据写入速度。
附图说明
图1A展示根据本发明的一实施例的存储器装置的俯视图。
图1B展示来自图1A沿线1B-1B截得的存储器装置的横截面。
图1C展示图1A所示的存储器装置的一部分的电路图。
图2A展示根据本发明的一实施例的另一存储器装置的俯视图。
图2B展示来自图2A沿线2B-2B截得的存储器装置的横截面。
图2C展示图2A所示的存储器装置的一部分的电路图。
图3展示根据本发明的一实施例的方法的流程图。
图4A展示根据本发明的一实施例的另一存储器装置的俯视图。
图4B展示来自图4A沿线4B-4B截得的存储器装置的横截面。
图4C展示图4A所示的存储器装置的一部分的电路图。
图5A展示根据本发明的一实施例的另一存储器装置的俯视图。
图5B展示来自图5A沿线5B-5B截得的存储器装置的横截面。
图5C展示图5A所示的存储器装置的一部分的电路图。
图6展示包括根据本发明的一实施例的存储器装置的信息处置系统。
具体实施方式
在本发明的以下详细描述中，参考形成本发明的一部分的随附图式，且在随附图式中通过说明而展示了可实践本发明的特定实施例。在图式中，相似数字贯穿若干视图而描述大体上类似的组件。足够详细地描述这些实施例以使所属领域的技术人员能够实践本发明。可利用其它实施例，且可在不脱离本发明的范围的情况下进行结构、逻辑及电改变。
以下描述中所使用的术语“晶片”及“衬底”包括具有用以形成本发明的集成电路(IC)结构的暴露表面的任何结构。将术语衬底理解成包括半导体晶片。术语衬底也用以指代在处理期间的半导体结构，且可包括已在其上制造的其它层(例如，绝缘体上硅(SOI)，等等)。晶片及衬底两者均包括掺杂半导体及未掺杂半导体、由基底半导体或绝缘体所支撑的外延半导体层，以及所属领域的技术人员众所周知的其它半导体结构。将术语导体理解成包括半导体，且将术语绝缘体或电介质界定成包括导电性小于被称作导体的材料的导电性的任何材料。
将本申请案中所使用的术语“水平”界定为平行于晶片或衬底的常规平面或表面的平面，而与晶片或衬底的定向无关。术语“垂直”指代垂直于上文所界定的水平的方向。例如“在……上”、“侧”(如在“侧壁”中)、“更高”、“更低”、“在……上方”及“在……下方”的介词是相对于在晶片或衬底的顶部表面上的常规平面或表面而界定，而与晶片或衬底的定向无关。
图1A展示存储器阵列100的一部分。例如1A的图中的说明未必按比例绘制，且经呈现以说明存储器阵列100的物理架构的粗略构思。阵列100中展示了块102。块102为多单元块，其包括与单个存取晶体管相关联的第一单元118及第二单元120，此将在后续图中更详细地展示。阵列100中展示了例如存取线110的多个存取线，其用以激活与每一块102相关联的存取晶体管的栅极。
在一个实施例中，块102包括相变存储器块。相变结构114被展示成包含第一单元118及第二单元120。可用以形成相变结构114的相变材料的实例包括硫族化物玻璃，但本发明不限于此。多个电极选择线112被展示成耦合到阵列100中的单元，例如第一单元118及第二单元120。
图1B说明电极选择线112与个别单元的组件之间的连接。图1B中展示实例单元118及120。第一电极130被展示成耦合到相变结构114，相变结构114又耦合到第二电极132。
在操作中，相变结构114的全部或一部分的相经选择成对应于存储器状态，以便在存储器阵列100的逻辑中提供零或一标号。在一个实施例中，相变结构114的单元的全部或一部分的相在非晶状态与结晶状态之间改变。相应相态拥有不同电子性质(例如，电阻率)，因此，从一种状态改变成另一种状态具有将单元编程的效应。
电介质117被展示成邻近于相变结构114以提供电隔离。在所展示的实例中，相变结构114包括环状结构，或具有周边的结构，但可使用其它结构，例如，下文所描述的实施例中所说明的十字样结构。在一个实例中，相变结构114的几何形状经选择成促进其它电路(例如，电极选择线)以有效方式放置以提供更高装置密度。
图1A及图1B中还展示了整流装置116。整流装置的实例包括(但不限于)二极管、栅极耦合场效晶体管，等等。受益于本发明的所属领域的技术人员将认识到，多种整流装置中的任一种都是可能的。整流装置116位于电极选择线112与第一电极130之间。此配置提供下文将更详细地论述的操作特性。
图1C说明类似于图1A及图1B所说明的阵列100的存储器阵列的电路图。展示类似于图1A及图1B所说明的存储器块102的存储器块103。说明相变单元170。
在一种操作方法中，激活存取线150以接通所要行中的存取晶体管(例如，存取晶体管156)的栅极。在图1C所说明的实施例中，激活块选择线152以选择传送线154。第一单元选择信号在单元线160上用以选择第一电极选择线166。图1C说明相反栅极类型的第一晶体管162与第二晶体管164。在一种操作方法中，通过将单元选择线160驱动为高或低而选择第一电极选择线166。通过使阵列中的晶体管162与晶体管164的栅极类型交替，第一电极选择线166的一半被启用，此视单元选择线160经驱动为高还是低而定。
在图1C所示的实例中，选择相变单元170。线158(例如，恒定电压线)耦合到单元170，且信号行进穿过整流装置172。信号进一步耦合到相变单元170，且如果相变单元处于导电状态，则信号行进穿过存取晶体管156且输出到传送线154。
在一个实施例中，与相变单元170一起使用的整流装置172及贯穿阵列的类似配置减少或消除在阵列操作期间其它邻近单元的不需要的干扰。阵列中的整流装置阻止信号、电荷等等行进穿过电路中的其它路径及引起不需要的单元编程、噪声，等等。
图2A说明存储器阵列200的另一实施例。阵列200中展示块202。块202为多单元块，其包括与单个存取晶体管相关联的四个单元，此将在后续图中更详细地展示。单元218经说明为块202中的四个单元中的一者。
在一个实施例中，块202包括相变存储器块。相变结构214被展示成包含四个单元。如先前实例中所陈述，相变材料的实例包括硫族化物玻璃，但本发明不限于此。多个电极选择线212被展示成耦合到阵列200中的单元。
图2B说明电极选择线212与相变结构之间的连接。图2B中展示类似于单元218的实例单元。第一电极230被展示成耦合到相变结构214，相变结构214又耦合到第二电极232。在选定实施例中，第二电极232又连接到存取晶体管(未图示)。
电介质217被展示成邻近于相变结构214以提供电隔离。在所展示的实例中，相变结构214包括十字样结构。尽管展示十字样结构，但本发明不限于此。
图2A及图2B中还展示了整流装置216。如上文所论述，整流装置的实例包括(但不限于)二极管、栅极耦合场效晶体管，等等。受益于本发明的所属领域的技术人员将认识到，多种整流装置中的任一种都是可能的。整流装置216位于电极选择线212与第一电极230之间。如上文所论述，此配置有助于在阵列操作期间隔离相变单元，从而以更少错误提供更优良的读取及写入特性。
图2A及图2B所示的配置说明作为每一单元(例如，单元218)的整流装置216的单独结构。每一单元的整流装置提供与邻近单元的增加的隔离及改进的阵列性能。
图2C说明类似于图2A及图2B所说明的阵列200的存储器阵列的电路图。展示类似于图2A及图2B所说明的存储器块202的存储器块203。如上文所论述，存储器块203为四单元相变存储器块。
在一种操作方法中，激活存取线250以接通所要行中的存取晶体管(例如，存取晶体管260)的栅极。在图2C所说明的实施例中，提供传送线252以将信号传输到传送线感应电路(例如，解码器)且确定选定单元的状态。在所展示的实施例中，存在与每一存取晶体管相关联的四个单元。举例来说，存储器块203包括四个相变单元272，每一相变单元具有个别相关联的整流装置270。
尽管将相变存储器装置作为一实例而描述，但本发明不限于此。本发明的其它实施例通常包括多单元存储器装置，其中一个以上单元与单个存取晶体管相关联。其它多单元技术可包括例如磁性存储单元、快闪存储器单元等等的实例。
在一个实施例中，选择电极选择线254以在块203内选择个别单元。对所要存取线250及传送线252的另外选择确定写入到哪一块或读取哪一块。
在一个实施例中，根据解码规则而选择电极选择线。在图2A到图2C所示的实例中，解码规则包括L＝2*m+4*n+k。在此规则实例中，“m”为存储器阵列中的行编号，且“n”为存储器阵列中的列编号。如上文所描述，“m”及“n”确定所要的存取晶体管。在此规则实例中，“k”为四单元存储器块中的个别单元。向此实例中的每一单元“k”指派从1到4的数字。在此规则实例中，“L”为电极选择线编号，其中电路的左侧上的第一电极选择线标记为“1”且在右边的每一顺次电极选择线递增地编号为2、3、4，等等。
图3说明具有与每一存取晶体管相关联的四个单元的存储器阵列的操作方法。如上文所论述，图2A到图2C中说明具有与每一存取晶体管相关联的四个单元的存储器阵列的一个实例。后续图中也说明其它实例。如上文所提及，尽管将相变存储器用作一实例，但选定实施例不限于相变存储器配置。
图3中的操作用以在存储器块阵列中选择所要四单元存储器块。在第一操作中，激活存取线以接通存储器阵列中的一行存取晶体管。在第二操作中，选择对应于所述行存取晶体管中的所要存取晶体管的传送线。在第三操作中，根据例如上文所描述的规则的解码规则而选择电极选择线。通过使用上文所描述的规则，仅激活单个电极选择线。
图4A说明存储器阵列的另一实施例。阵列中展示块402。块402为多单元块，其包括与单个存取晶体管相关联的四个单元，此将在后续图中更详细地展示。单元418经说明为块402中的四个单元中的一者。
在一个实施例中，块402包括相变存储器块。相变结构414被展示成包含四个单元。如先前实例中所陈述，相变材料的实例包括硫族化物玻璃，但本发明不限于此。多个电极选择线412被展示成耦合到阵列中的单元。
图4B说明电极选择线412与个别单元的组件之间的连接。图4B中展示类似于单元418的实例单元。例如p型材料的第一类型半导体部分415被展示成耦合到例如n型的一对第二类型半导体部分416。在一个实例中，相反类型半导体材料形成提供增加的单元隔离的整流装置。第二类型半导体部分416被展示成耦合到相变结构414，相变结构414又耦合到第二电极432。在选定实施例中，第二电极432又连接到存取晶体管(未图示)。或者，第二类型半导体部分416经由额外导电中间层而耦合到相变结构414。
电介质417被展示成邻近于相变结构414以提供电隔离。在所展示的实例中，相变结构414包括十字样结构。尽管展示十字样结构，但本发明不限于此。
如上文所论述，第一类型半导体部分415及第二类型半导体部分416充当整流装置。整流装置使用接点413而耦合到电极选择线412。例如接点413的接点为随附权利要求书中所叙述的电极的实施例。整流装置又耦合到相变结构414。如上文所论述，此配置有助于在阵列操作期间隔离相变单元，从而以更少错误提供更良好的读取及写入特性。
图4A及图4B所示的配置说明每两个单元(例如，单元418)的一个整流结构。在图4A及图4B所示的实例中，存在包括于单个整流结构中的两个整流装置。每一单元的整流装置提供与邻近单元的增加的隔离及改进的阵列性能。
图4C说明类似于图4A及图4B所说明的阵列的存储器阵列的电路图。展示类似于图4A及图4B所说明的存储器块402的存储器块403。如上文所论述，存储器块403为四单元相变存储器块。
在一种操作方法中，激活存取线450以接通所要行中的存取晶体管(例如，存取晶体管460)的栅极。在图4C所说明的实施例中，提供传送线452以将信号传输到传送线感应电路且确定选定单元的状态。在所展示的实施例中，存在与每一存取晶体管相关联的四个单元。举例来说，存储器块403包括四个相变单元472，每一相变单元具有个别相关联的整流装置470。
尽管将相变存储器装置作为一实例而描述，但本发明不限于此。本发明的其它实施例通常包括多单元存储器装置，其中一个以上单元与单个存取晶体管相关联。其它多单元技术可包括例如磁性存储单元、快闪存储器单元等等的实例。
在一个实施例中，选择电极选择线454以在块403内选择个别单元。对所要存取线450及传送线452的另外选择确定写入到哪一块或读取哪一块。
在一个实施例中，根据选择规则选择电极选择线。在图4A到图4C所示的实例中，解码规则包括L＝2*m+2*n+k。在此规则实例中，“m”为存储器阵列中的行编号，且“n”为存储器阵列中的列编号。如上文所描述，“m”及“n”确定所要的存取晶体管。在此规则实例中，“k”为四单元存储器块中的个别单元。向此实例中的每一单元“k”指派从1到4的数字。在此规则实例中，“L”为电极选择线编号，其中电路的左侧上的第一电极选择线标记为“1”且在右边的每一顺次电极选择线递增地编号为2、3、4，等等。
图5A说明存储器阵列的另一实施例。阵列中展示块502。块502为多单元块，其包括与单个存取晶体管相关联的四个单元，此将在后续图中更详细地展示。将单元518说明为块502中的四个单元中的一者。
在一个实施例中，块502包括相变存储器块。相变结构514被展示成包含四个单元。如先前实例中所陈述，相变材料的实例包括硫族化物玻璃，但本发明不限于此。多个电极选择线512被展示成耦合到阵列中的单元。
图5B说明电极选择线512与个别单元的组件之间的连接。图5B中展示类似于单元518的实例单元。例如p型材料的第一类型半导体部分515被展示成耦合到例如n型的四个第二类型半导体部分516。在一个实例中，相反类型半导体材料形成提供增加的单元隔离的整流装置。第二类型半导体部分516被展示成耦合到相变结构514，相变结构514又耦合到第二电极532。在选定实施例中，第二电极532又连接到存取晶体管(未图示)。如上文所描述，或者，第二类型半导体部分516经由额外导电中间层而耦合到相变结构514。
电介质517被展示成邻近于相变结构514以提供电隔离。在所展示的实例中，相变结构514包括十字样结构。尽管展示十字样结构，但本发明不限于此。
如上文所论述，第一类型半导体部分515及第二类型半导体部分516充当整流装置。整流装置使用接点513而耦合到电极选择线512。整流装置又耦合到相变结构514。如上文所论述，此配置有助于在阵列操作期间隔离相变单元，从而以更少错误提供更良好的读取及写入特性。
图5A及图5B所示的配置说明每四个单元(例如，单元518)的一个整流结构。在图5A及图5B所示的实例中，存在包括于单个整流结构中的四个整流装置。每一单元的整流装置提供与邻近单元的增加的隔离及改进的阵列性能。
图5C说明类似于图5A及图5B所说明的阵列的存储器阵列的电路图。展示类似于图5A及图5B所说明的存储器块502的存储器块503。如上文所论述，存储器块503为四单元相变存储器块。
在一种操作方法中，激活存取线550以接通所要行中的存取晶体管(例如，存取晶体管560)的栅极。在图5C所说明的实施例中，提供传送线552以将信号传输到传送线感应电路且确定选定单元的状态。在所展示的实施例中，存在与每一存取晶体管相关联的四个单元。举例来说，存储器块503包括四个相变单元572，每一相变单元具有个别相关联的整流装置570。
尽管将相变存储器装置作为一实例而描述，但本发明不限于此。本发明的其它实施例通常包括多单元存储器装置，其中一个以上单元与单个存取晶体管相关联。其它多单元技术可包括例如磁性存储单元、快闪存储器单元等等的实例。
在一个实施例中，选择电极选择线554以在块503内选择个别单元。对所要存取线550及传送线552的另外选择确定写入到哪一块或读取哪一块。
在一个实施例中，根据解码规则而选择电极选择线。在图5A到图5C所示的实例中，解码规则包括L＝m+2*n+k-3。在此规则实例中，“m”为存储器阵列中的行编号，且“n”为存储器阵列中的列编号。如上文所描述，“m”及“n”确定所要的存取晶体管。在此规则实例中，“k”为四单元存储器块中的个别单元。向此实例中的每一单元“k”指派从1到4的数字。在此规则实例中，“L”为电极选择线编号，其中电路的左侧上的第一电极选择线标记为“1”且在右边的每一顺次电极选择线递增地编号为2、3、4，等等。
尽管通过各种整流装置架构及相关联的电极选择线规则而展示许多实例，但本发明不限于此。另外，尽管展示每个存取晶体管四个单元及每个存取晶体管两个单元的实施例，但本发明可与其它多单元配置一起使用。通过使用本文所展示的存储器装置配置及所描述的方法，向多单元存储器装置提供包括用于例如读取及写入的操作的改进的单元隔离的改进。另外，展示用于寻址及存取单元的方法及装置，其提供简单且有效的方式以管理具有与每一存取晶体管相关联的多个单元的装置。与例如闪存的其它存储器相比，使用具有相变存储器的所述配置会提供更高读取及写入速度。本文所描述的配置进一步提供每一相变单元的有效装置构造及选择。
后续图中包括例如计算机的信息处置系统的实施例以展示用于本发明的高级装置应用的实施例。图6为并入有包括根据本发明的一实施例的存储器装置的至少一个芯片或芯片组合件604的信息处置系统600的框图。信息处置系统600仅仅为可使用本发明的电子系统的一个实施例。其它实例包括(但不限于)个人数据助理(PDA)、蜂窝式电话、MP3播放器、飞机、卫星、军用车辆，等等。
在此实例中，信息处置系统600包含数据处理系统，数据处理系统包括系统总线602以耦合系统的各种组件。系统总线602在信息处置系统600的各种组件之间提供通信链路且可作为单个总线、作为总线的组合或以任何其它合适方式实施。
芯片组合件604耦合到系统总线602。芯片组合件604可包括任何电路或电路的可操作性兼容的组合。在一个实施例中，芯片组合件604包括可为任何类型的处理器606。如本文中所使用，“处理器”是指任何类型的计算电路，例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路。
在一个实施例中，在芯片组合件604中包括存储器芯片607。所属领域的技术人员将认识到，多种存储器装置配置可用于芯片组合件604中。可接受类型的存储器芯片包括(但不限于)动态随机存取存储器(DRAM)，例如，SDRAM、SLDRAM、RDRAM及其它DRAM。存储器芯片607还可包括例如快闪存储器等非易失性存储器。在一个实施例中，存储器芯片607包括相变随机存取存储器(PCRAM)。
在一个实施例中，在芯片组合件604中包括不同于处理器芯片的额外逻辑芯片608。不同于处理器的逻辑芯片608的实例包括模-数转换器。本发明的一个实施例中还包括逻辑芯片608上的其它电路，例如，定制电路、专用集成电路(ASIC)，等等。
信息处置系统600还可包括外部存储器611，外部存储器611又可包括适合于特定应用的一个或一个以上存储器元件，例如，一个或一个以上硬盘驱动器612，及/或处置例如软盘、压缩光盘(CD)、数字视频光盘(DVD)等可装卸媒体613的一个或一个以上驱动器。信息处置系统600中包括如以上实例中所描述而构造的存储器。
信息处置系统600还可包括显示装置609(例如，监视器)、额外外围组件610(例如，扬声器，等等)及键盘及/或控制器614，其可包括鼠标、轨迹球、游戏控制器、语音识别装置，或任何其它准许系统用户将信息输入到信息处置系统600中及从信息处置系统600接收信息的装置。
虽然描述了本发明的许多实施例，但以上列表不希望是详尽的。尽管本文中已说明及描述了特定实施例，但所属领域的技术人员应了解，任何预计实现相同目的的布置均可取代所展示的特定实施例。本申请案希望涵盖本发明的任何调适或变化。应理解，以上描述希望是说明性的而非限制性的。在审阅以上描述后，以上实施例的组合及其它实施例对于所属领域的技术人员来说将是显而易见的。本发明的范围包括任何其它使用以上结构及方法的应用。本发明的范围应参考随附权利要求书以及所述权利要求书被给予权利的等效物的整个范围来确定。

Claims (25)

1.一种存储器装置，其包含：
第一电极；
多个第二电极，所述多个第二电极经由电阻切换材料而耦合到所述第一电极，所述电阻切换材料可在第一状态与具有高于所述第一状态的电阻的第二状态之间选择；以及
整流装置，其耦合到所述第一电极。
2.根据权利要求1所述的存储器装置，其中所述整流装置位于电极选择线与所述第一电极之间。
3.根据权利要求1所述的存储器装置，其中所述整流装置位于所述第一电极与所述电阻切换材料之间。
4.根据权利要求1所述的存储器装置，其中所述电阻切换材料包括相变材料，所述相变材料能够在第一导电相与导电性比所述第一导电相小的第二相之间改变。
5.根据权利要求4所述的存储器装置，其中所述相变材料包括硫族化物玻璃。
6.根据权利要求1所述的存储器装置，其中所述电阻切换材料形成具有多个部分的环状结构，其中所述部分中的每一者包含所述存储器装置的多个单元中的相应一个单元。
7.根据权利要求6所述的存储器装置，其中所述多个单元包括两个单元。
8.根据权利要求6所述的存储器装置，其中所述多个单元包括四个单元。
9.根据权利要求8所述的存储器装置，其中所述环状结构包括十字形结构。
10.根据权利要求1所述的存储器装置，其中所述整流装置包括二极管。
11.根据权利要求6所述的存储器装置，其中所述整流装置包括多个整流装置。
12.根据权利要求1所述的存储器装置，其进一步包括耦合到所述第一电极的存取晶体管。
13.根据权利要求1所述的存储器装置，其中所述第一电极及所述第二电极包括于多个多单元块中，每一块包括：
多个第二电极，其通过相变材料而耦合到单个第一电极，所述相变材料能够在第一导电相与导电性比所述第一相小的第二相之间改变；以及
整流装置，其耦合到每一多单元块的所述第一电极。
14.根据权利要求13所述的存储器装置，其中所述多个多单元块中的多个整流装置位于电极选择线与所述第一电极之间。
15.根据权利要求13所述的存储器装置，其中所述多个多单元块中的多个整流装置位于所述第一电极与所述相变材料之间。
16.根据权利要求13所述的存储器装置，其中所述相变材料形成具有多个部分的环状结构。
17.根据权利要求16所述的存储器装置，其中所述环状结构包括十字形结构。
18.根据权利要求13所述的存储器装置，其中所述整流装置包括二极管。
19.根据权利要求13所述的存储器装置，其中所述整流装置包括用于每一多单元块的多个整流装置。
20.一种操作存储器装置的方法，其包含：
激活存储器阵列中的多个存取晶体管；
在存储器块中选择存储器单元，其中存在与每一存取晶体管相关联的多个相变单元；以及
检测穿过整流装置及所述存储器单元中的相应一个单元的电信号。
21.根据权利要求20所述的操作存储器装置的方法，其中在存储器块中选择存储器单元包括在四单元存储器块中选择存储器单元。
22.根据权利要求21所述的操作存储器装置的方法，其中选择包含根据选择规则进行选择。
23.根据权利要求21所述的操作存储器装置的方法，其中根据选择规则进行选择包含L＝2*m+4*n+k；
其中m为所述存储器阵列中的行编号，且n为所述存储器阵列中的列编号，且m及n确定所要的存取晶体管；
其中k为所述四单元存储器块中的个别单元，且k是选自由1、2、3及4组成的群组；且
其中L为电极选择线编号。
24.根据权利要求21所述的操作存储器装置的方法，其中根据选择规则进行选择包含L＝2*m+2*n+k；
其中m为所述存储器阵列中的行编号，且n为所述存储器阵列中的列编号，且m及n确定所述所要的存取晶体管；
其中k为所述四单元存储器块中的个别单元，且k是选自由1、2、3及4组成的群组；且
其中L为电极选择线编号。
25.根据权利要求21所述的操作存储器装置的方法，其中根据选择规则进行选择包含L＝m+2*n+k-3；
其中m为所述存储器阵列中的行编号，且n为所述存储器阵列中的列编号，且m及n确定所述所要的存取晶体管；
其中k为所述四单元存储器块中的个别单元，且k是选自由1、2、3及4组成的群组；且
其中L为电极选择线编号。
CN2009801041788A 2008-02-05 2009-02-05 多个存储器单元和方法 Active CN101939838B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/026,195 2008-02-05
US12/026,195 US7961506B2 (en) 2008-02-05 2008-02-05 Multiple memory cells with rectifying device
PCT/US2009/000738 WO2009099626A1 (en) 2008-02-05 2009-02-05 Multiple memory cells and method

Publications (2)

Publication Number Publication Date
CN101939838A CN101939838A (zh) 2011-01-05
CN101939838B true CN101939838B (zh) 2013-03-27

Family

ID=40931551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801041788A Active CN101939838B (zh) 2008-02-05 2009-02-05 多个存储器单元和方法

Country Status (6)

Country Link
US (3) US7961506B2 (zh)
EP (1) EP2245661B1 (zh)
KR (1) KR101509281B1 (zh)
CN (1) CN101939838B (zh)
TW (2) TWI409943B (zh)
WO (1) WO2009099626A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961506B2 (en) 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
KR101442175B1 (ko) * 2008-05-23 2014-09-18 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 메모리 셀 어레이의 배치방법
WO2009155359A1 (en) * 2008-06-20 2009-12-23 Nantero, Inc. Nram arrays with nanotube blocks, nanotube traces, and nanotube planes and methods of making same
US8619456B2 (en) 2009-11-12 2013-12-31 Micron Technology Memory arrays and associated methods of manufacturing
US8351241B2 (en) * 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
JP5380481B2 (ja) * 2011-03-07 2014-01-08 株式会社東芝 記憶装置およびその製造方法
US8614911B2 (en) 2011-12-22 2013-12-24 International Business Machines Corporation Energy-efficient row driver for programming phase change memory
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
US8605497B2 (en) 2011-12-22 2013-12-10 International Business Machines Corporation Parallel programming scheme in multi-bit phase change memory
US10340451B2 (en) * 2013-01-18 2019-07-02 Nec Corporation Switching element having overlapped wiring connections and method for fabricating semiconductor switching device
US9563371B2 (en) 2013-07-26 2017-02-07 Globalfoundreis Inc. Self-adjusting phase change memory storage module
TWI553924B (zh) * 2014-01-15 2016-10-11 林崇榮 具電阻性元件的非揮發性記憶體與晶胞結構及其製作方法
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9324423B2 (en) * 2014-05-07 2016-04-26 Micron Technology, Inc. Apparatuses and methods for bi-directional access of cross-point arrays
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9741764B1 (en) * 2016-02-22 2017-08-22 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US10672833B2 (en) * 2017-07-26 2020-06-02 Micron Technology, Inc. Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices
US11133044B2 (en) * 2018-06-01 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interleaved routing for MRAM cell selection
CN111834391B (zh) 2019-04-15 2024-05-14 联华电子股份有限公司 存储器元件的结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004027877A1 (ja) * 2002-09-19 2004-04-01 Sharp Kabushiki Kaisha 抵抗変化機能体およびその製造方法
JP2008010564A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 光半導体装置及びその製造方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809044A (en) * 1986-08-22 1989-02-28 Energy Conversion Devices, Inc. Thin film overvoltage protection devices
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5515317A (en) * 1994-06-02 1996-05-07 Intel Corporation Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
JP3432354B2 (ja) * 1996-04-30 2003-08-04 株式会社東芝 メモリ回路
JP3889848B2 (ja) 1997-03-26 2007-03-07 株式会社ルネサステクノロジ 半導体記憶装置
US5896340A (en) * 1997-07-07 1999-04-20 Invox Technology Multiple array architecture for analog or multi-bit-cell memory
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US5936274A (en) * 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
CA2312841C (en) * 1997-12-04 2007-05-22 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US6072713A (en) * 1998-02-04 2000-06-06 Vlsi Technology, Inc. Data storage circuit using shared bit line and method therefor
US6021064A (en) * 1998-02-04 2000-02-01 Vlsi Technology, Inc. Layout for data storage circuit using shared bit line and method therefor
US6058060A (en) * 1998-12-31 2000-05-02 Invox Technology Multi-bit-per-cell and analog/multi-level non-volatile memories with improved resolution and signal-to noise ratio
KR100699608B1 (ko) * 1999-03-09 2007-03-23 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 비휘발성 메모리를 포함하는 반도체 디바이스
US6222777B1 (en) * 1999-04-09 2001-04-24 Sun Microsystems, Inc. Output circuit for alternating multiple bit line per column memory architecture
US6662263B1 (en) * 2000-03-03 2003-12-09 Multi Level Memory Technology Sectorless flash memory architecture
US6587372B2 (en) * 2001-01-11 2003-07-01 Micron Technology, Inc. Memory device with multi-level storage cells and apparatuses, systems and methods including same
US6901007B2 (en) * 2001-01-11 2005-05-31 Micron Technology, Inc. Memory device with multi-level storage cells and apparatuses, systems and methods including same
US6549483B2 (en) * 2001-03-30 2003-04-15 Atmos Corporation RAM having dynamically switchable access modes
US6906951B2 (en) * 2001-06-14 2005-06-14 Multi Level Memory Technology Bit line reference circuits for binary and multiple-bit-per-cell memories
US6456524B1 (en) * 2001-10-31 2002-09-24 Hewlett-Packard Company Hybrid resistive cross point memory cell arrays and methods of making the same
JP2004079002A (ja) * 2002-08-09 2004-03-11 Renesas Technology Corp 不揮発性記憶装置
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
JP2004193282A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置
KR100491978B1 (ko) * 2003-04-12 2005-05-27 한국전자통신연구원 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법
JP2005150156A (ja) * 2003-11-11 2005-06-09 Toshiba Corp 磁気記憶装置
US6980465B2 (en) * 2003-12-19 2005-12-27 Hewlett-Packard Development Company, L.P. Addressing circuit for a cross-point memory array including cross-point resistive elements
US7463506B2 (en) * 2003-12-26 2008-12-09 Panasonic Corporation Memory device, memory circuit and semiconductor integrated circuit having variable resistance
JP4834542B2 (ja) * 2004-04-08 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
US7154798B2 (en) * 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices
DE102004041907B3 (de) * 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
KR100564637B1 (ko) * 2004-10-26 2006-03-29 삼성전자주식회사 반도체 메모리 장치와 그 프로그래밍 방법
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
JP4591821B2 (ja) * 2005-02-09 2010-12-01 エルピーダメモリ株式会社 半導体装置
KR100699837B1 (ko) * 2005-04-04 2007-03-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
NO20052904L (no) * 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
US7132329B1 (en) * 2005-06-29 2006-11-07 Freescale Semiconductor, Inc. Source side injection storage device with spacer gates and method therefor
JP4772429B2 (ja) 2005-08-29 2011-09-14 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100655443B1 (ko) * 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
KR100695164B1 (ko) * 2005-11-09 2007-03-14 삼성전자주식회사 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자
TWI470628B (zh) * 2005-12-24 2015-01-21 Ovonyx Inc 具硫屬化物材料之可程式化矩陣陣列
US7812334B2 (en) * 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
US7560723B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7400521B1 (en) * 2007-01-12 2008-07-15 Qimoda Ag Integrated circuit, memory chip and method of evaluating a memory state of a resistive memory cell
US7817454B2 (en) * 2007-04-03 2010-10-19 Micron Technology, Inc. Variable resistance memory with lattice array using enclosing transistors
US7684227B2 (en) * 2007-05-31 2010-03-23 Micron Technology, Inc. Resistive memory architectures with multiple memory cells per access device
TWI336128B (en) * 2007-05-31 2011-01-11 Ind Tech Res Inst Phase change memory devices and fabrication methods thereof
US7545019B2 (en) * 2007-06-07 2009-06-09 Qimonda North America Corp. Integrated circuit including logic portion and memory portion
US7961506B2 (en) 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
KR100973273B1 (ko) * 2008-04-28 2010-07-30 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004027877A1 (ja) * 2002-09-19 2004-04-01 Sharp Kabushiki Kaisha 抵抗変化機能体およびその製造方法
JP2008010564A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 光半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN101939838A (zh) 2011-01-05
US8947923B2 (en) 2015-02-03
US7961506B2 (en) 2011-06-14
KR101509281B1 (ko) 2015-04-06
TW200947696A (en) 2009-11-16
EP2245661A4 (en) 2012-07-18
US20110255331A1 (en) 2011-10-20
TW201347166A (zh) 2013-11-16
EP2245661A1 (en) 2010-11-03
US20090196095A1 (en) 2009-08-06
EP2245661B1 (en) 2015-03-25
WO2009099626A1 (en) 2009-08-13
US9373392B2 (en) 2016-06-21
KR20100127773A (ko) 2010-12-06
US20150131362A1 (en) 2015-05-14
TWI409943B (zh) 2013-09-21
TWI543354B (zh) 2016-07-21

Similar Documents

Publication Publication Date Title
CN101939838B (zh) 多个存储器单元和方法
US7978500B2 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US6879516B2 (en) Stacked columnar 1T-nMTJ MRAM structure and its method of formation and operation
US10181341B1 (en) Memory device including current generator plate
US7149100B2 (en) Serial transistor-cell array architecture
EP3497701A1 (en) Multi-deck memory device and operations
US7986545B2 (en) Non-volatile memory device and method of operating the same
CN1694182A (zh) 静态随机存取存储器装置及其控制电路及控制方法
CN104685569B (zh) 关于存取存储器单元的分布式子块的设备及方法
CN113658620A (zh) 存储器电路及其操作方法
US11848072B2 (en) Edgeless memory clusters
US6072713A (en) Data storage circuit using shared bit line and method therefor
US6021064A (en) Layout for data storage circuit using shared bit line and method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant