TWI409943B - 多個記憶體單元和方法 - Google Patents

多個記憶體單元和方法 Download PDF

Info

Publication number
TWI409943B
TWI409943B TW098103716A TW98103716A TWI409943B TW I409943 B TWI409943 B TW I409943B TW 098103716 A TW098103716 A TW 098103716A TW 98103716 A TW98103716 A TW 98103716A TW I409943 B TWI409943 B TW I409943B
Authority
TW
Taiwan
Prior art keywords
memory
electrode
phase change
rectifying
block
Prior art date
Application number
TW098103716A
Other languages
English (en)
Other versions
TW200947696A (en
Inventor
Jun Liu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200947696A publication Critical patent/TW200947696A/zh
Application granted granted Critical
Publication of TWI409943B publication Critical patent/TWI409943B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D213/00—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members
    • C07D213/02—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members
    • C07D213/04—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members having no bond between the ring nitrogen atom and a non-ring member or having only hydrogen or carbon atoms directly attached to the ring nitrogen atom
    • C07D213/60—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members having no bond between the ring nitrogen atom and a non-ring member or having only hydrogen or carbon atoms directly attached to the ring nitrogen atom with hetero atoms or with carbon atoms having three bonds to hetero atoms with at the most one bond to halogen, e.g. ester or nitrile radicals, directly attached to ring carbon atoms
    • C07D213/78—Carbon atoms having three bonds to hetero atoms, with at the most one bond to halogen, e.g. ester or nitrile radicals
    • C07D213/81—Amides; Imides
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D401/00—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom
    • C07D401/02—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom containing two hetero rings
    • C07D401/06—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom containing two hetero rings linked by a carbon chain containing only aliphatic carbon atoms
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D401/00—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom
    • C07D401/02—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom containing two hetero rings
    • C07D401/12—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom containing two hetero rings linked by a chain containing hetero atoms as chain links
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D401/00—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom
    • C07D401/14—Heterocyclic compounds containing two or more hetero rings, having nitrogen atoms as the only ring hetero atoms, at least one ring being a six-membered ring with only one nitrogen atom containing three or more hetero rings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Description

多個記憶體單元和方法
本申請案大體係關於用於儲存資料之記憶體裝置。本揭示案中所描述之記憶體裝置之特定實例包括具有與給定存取電晶體相關聯之多個記憶體單元之記憶體，其中記憶體單元為諸如相變記憶體裝置之結構的一部分。
在半導體記憶體工業中對於更小晶片上之更多記憶能力的需求正日益增加。製造商不斷地試圖減小記憶體晶片上之電子組件(諸如，電晶體、快閃單元、記憶體位元儲存裝置，等等)的尺寸以改良密度且增加容量。亦需要增加資料存取速度及增加資料寫入速度。
在本發明之以下詳細描述中，參考形成其一部分之隨附圖式，且在隨附圖式中藉由說明而展示可實踐本發明之特定實施例。在圖式中，相似數字貫穿若干視圖而描述大體上類似之組件。足夠詳細地描述此等實施例以使熟習此項技術者能夠實踐本發明。可利用其他實施例，且可在不脫離本發明之範疇的情況下進行結構、邏輯及電改變。
以下描述中所使用之術語"晶圓"及"基板"包括具有用以形成本發明之積體電路(IC)結構之曝露表面的任何結構。術語基板經理解成包括半導體晶圓。術語基板亦用以指代在處理期間之半導體結構且可包括已在其上被製造之其他層(諸如，絕緣體上矽(SOI)，等等)。晶圓及基板均包括摻雜半導體及未摻雜半導體、由基底半導體或絕緣體所支撐之磊晶半導體層，以及熟習此項技術者所熟知之其他半導體結構。術語導體經理解成包括半導體，且術語絕緣體或介電質經界定成包括導電性小於被稱作導體之材料之導電性的任何材料。
本申請案中所使用之術語"水平"經界定為平行於晶圓或基板之習知平面或表面的平面，而與晶圓或基板之定向無關。術語"垂直"指代垂直於上文所界定之水平的方向。諸如"在......上"、"側"(如在"側壁"中)、"更高"、"更低"、"在......上方"及"在......下方"之介詞係相對於在晶圓或基板之頂部表面上的習知平面或表面而被界定，而與晶圓或基板之定向無關。
圖1A展示記憶體陣列100之一部分。諸如1A之圖中之說明未必按比例繪製，且經呈現以說明記憶體陣列100之實體架構之粗略構思。記憶體陣列100中展示記憶體區塊102。記憶體區塊102為多單元區塊，其包括與單一存取電晶體相關聯之第一單元118及第二單元120，此將在後續圖中加以更詳細地展示。記憶體陣列100中展示諸如存取線110之複數個存取線，其用以啟動與每一記憶體區塊102相關聯之存取電晶體之閘極。
在一實施例中，記憶體區塊102包括相變記憶體區塊。相變結構114經展示成包含第一單元118及第二單元120。可用以形成相變結構114之相變材料之實例包括硫族化物玻璃，但本發明不限於此。複數個電極選擇線112經展示成耦接至記憶體陣列100中之諸如第一單元118及第二單元 120之單元。
圖1B說明電極選擇線112與個別單元之組件之間的連接。圖1B中展示實例單元118及120。第一電極130經展示成耦接至相變結構114，相變結構114又耦接至第二電極132。
在操作中，相變結構114之全部或一部分之相經選擇成對應於記憶體狀態，以便在記憶體陣列100之邏輯中提供零或一指定。在一實施例中，相變結構114之單元之全部或一部分之相在非晶狀態與結晶狀態之間改變。各別相態擁有不同電子性質(諸如，電阻率)，因此，自一狀態改變至另一狀態具有將單元程式化之效應。
介電質117經展示成鄰近於相變結構114以提供電隔離。在所展示之實例中，相變結構114包括環狀結構，或具有周邊之結構，但可使用其他結構，諸如，下文所描述之實施例中所說明之類十字結構。在一實例中，相變結構114之幾何形狀經選擇成促進其他電路(諸如，電極選擇線)以有效方式進行置放以提供更高裝置密度。
圖1A及圖1B中亦展示整流裝置116。整流裝置之實例包括(但不限於)二極體、閘極耦合場效電晶體，等等。受益於本揭示案之一般熟習此項技術者將認識到，複數個整流裝置中之任一者係可能的。整流裝置116位於電極選擇線112與第一電極130之間。此組態提供下文將加以更詳細地論述之操作特性。
圖1C說明類似於圖1A及圖1B所說明之記憶體陣列100之記憶體陣列的電路圖。展示類似於圖1A及圖1B所說明之 記憶體區塊102之記憶體區塊103。說明相變單元170。
在一操作方法中，啟動存取線150以開啟所要列中之存取電晶體(諸如，存取電晶體156)之閘極。在圖1C所說明之實施例中，啟動區塊選擇線152以選擇轉移線154。第一單元選擇信號在單元選擇線160上用以選擇第一電極選擇線166。圖1C說明相反閘極類型之第一電晶體162與第二電晶體164。在一操作方法中，藉由將單元選擇線160驅動為高或低而選擇第一電極選擇線166。藉由交替陣列中之電晶體162與電晶體164之閘極類型，第一電極選擇線166之一半被賦能，此視單元選擇線160經驅動為高還是低而定。
在圖1C所示之實例中，選擇相變單元170。線158(例如，恆定電壓線)耦接至相變單元170，且信號行進穿過整流裝置172。信號進一步耦合至相變單元170，且若相變單元處於導電狀態，則信號行進穿過存取電晶體156且輸出至轉移線154。
在一實施例中，與相變單元170一起使用之整流裝置172及貫穿陣列之類似組態減少或消除在操作陣列期間其他鄰近單元之不需要的干擾。陣列中之整流裝置阻止信號、電荷等等行進穿過電路中之其他路徑且阻止引起不需要的單元程式化、雜訊，等等。
圖2A說明記憶體陣列200之另一實施例。陣列200中展示區塊202。區塊202為多單元區塊，其包括與單一存取電晶體相關聯之四個單元，此將在後續圖中加以更詳細地展示。單元218經說明為區塊202中之四個單元中之一者。
在一實施例中，區塊202包括相變記憶體區塊。相變結構214經展示成包含四個單元。如先前實例中所陳述，相變材料之實例包括硫族化物玻璃，但本發明不限於此。複數個電極選擇線212經展示成耦接至陣列200中之單元。
圖2B說明電極選擇線212與相變結構之間的連接。圖2B中展示類似於單元218之實例單元。第一電極230經展示成耦接至相變結構214，相變結構214又耦接至第二電極232。在選定實施例中，第二電極232又連接至存取電晶體(未圖示)。
介電質217經展示成鄰近於相變結構214以提供電隔離。在所展示之實例中，相變結構214包括類十字結構。儘管展示類十字結構，但本發明不限於此。
圖2A及圖2B中亦展示整流裝置216。如上文所論述，整流裝置之實例包括(但不限於)二極體、閘極耦合場效電晶體，等等。受益於本揭示案之一般熟習此項技術者將認識到，複數個整流裝置中之任一者係可能的。整流裝置216位於電極選擇線212與第一電極230之間。如上文所論述，此組態有助於在操作陣列期間隔離相變單元，從而以更少錯誤而提供更佳讀取及寫入特性。
圖2A及圖2B所示之組態說明作為用於每一單元(諸如，單元218)之整流裝置216之單獨結構。用於每一單元之整流裝置提供與鄰近單元之增加之隔離及改良型陣列效能。
圖2C說明類似於圖2A及圖2B所說明之陣列200之記憶體陣列的電路圖。展示類似於圖2A及圖2B所說明之記憶體區塊202之記憶體區塊203。如上文所論述，記憶體區塊203為四單元相變記憶體區塊。
在一操作方法中，啟動存取線250以開啟所要列中之存取電晶體(諸如，存取電晶體260)之閘極。在圖2C所說明之實施例中，提供轉移線252以將信號傳輸至轉移線感應電路(諸如，解碼器)且判定選定單元之狀態。在所展示之實施例中，存在與每一存取電晶體相關聯之四個單元。舉例而言，記憶體區塊203包括四個相變單元272，每一相變單元具有個別關聯整流裝置270。
儘管將相變記憶體裝置作為一實例而進行描述，但本發明不限於此。本發明之其他實施例通常包括多個單元記憶體裝置，其中一個以上單元與單一存取電晶體相關聯。其他多個單元技術可包括諸如磁性儲存單元、快閃記憶體單元等等之實例。
在一實施例中，選擇電極選擇線254以在區塊203內選擇個別單元。對所要存取線250及轉移線252之另外選擇判定寫入至哪一區塊或讀取哪一區塊。
在一實施例中，根據解碼規則而選擇電極選擇線。在圖2A至圖2C所示之實例中，解碼規則包括L=2*m+4*n+k。在此規則實例中，"m"為記憶體陣列中之列數，且"n"為記憶體陣列中之行數。如上文所描述，"m"及"n"判定所要存取電晶體。在此規則實例中，"k"為四單元記憶體區塊中之個別單元。此實例中之每一單元"k"經指派自1至4之數字。在此規則實例中，"L"為電極選擇線數目，其中電路之左側上之第一電極選擇線經標記為"1"且在右邊之每一順次電極選擇線經遞增地編號為2、3、4，等等。
圖3說明操作具有與每一存取電晶體相關聯之四個單元之記憶體陣列的方法。如上文所論述，圖2A至圖2C中說明具有與每一存取電晶體相關聯之四個單元之記憶體陣列的一實例。後續圖中亦說明其他實例。如上文所提及，儘管將相變記憶體用作一實例，但選定實施例不限於相變記憶體組態。
圖3中之操作係用以在記憶體區塊陣列中選擇所要四單元記憶體區塊。在第一操作中，啟動存取線以接通記憶體陣列中之存取電晶體列。在第二操作中，選擇對應於存取電晶體列中之所要存取電晶體之轉移線。在第三操作中，根據諸如上文所描述之規則之解碼規則而選擇電極選擇線。藉由使用上文所描述之規則，僅啟動單一電極選擇線。
圖4A說明記憶體陣列之另一實施例。陣列中展示區塊402。區塊402為多單元區塊，其包括與單一存取電晶體相關聯之四個單元，此將在後續圖中加以更詳細地展示。單元418經說明為區塊402中之四個單元中之一者。
在一實施例中，區塊402包括相變記憶體區塊。相變結構414經展示成包含四個單元。如先前實例中所陳述，相變材料之實例包括硫族化物玻璃，但本發明不限於此。複數個電極選擇線412經展示成耦接至陣列中之單元。
圖4B說明電極選擇線412與個別單元之組件之間的連接。圖4B中展示類似於單元418之實例單元。諸如p型材料之第一類型半導體部分415經展示成耦接至諸如n型之一對第二類型半導體部分416。在一實例中，相反類型半導體材料形成提供增加之單元隔離之整流裝置。第二類型半導體部分416經展示成耦接至相變結構414，相變結構414又耦接至第二電極432。在選定實施例中，第二電極432又連接至存取電晶體(未圖示)。或者，第二類型半導體部分416經由額外導電中間層而耦接至相變結構414。
介電質417經展示成鄰近於相變結構414以提供電隔離。在所展示之實例中，相變結構414包括類十字結構。儘管展示類十字結構，但本發明不限於此。
如上文所論述，第一類型半導體部分415及第二類型半導體部分416充當整流裝置。整流裝置使用接點413而耦接至電極選擇線412。諸如接點413之接點為下列申請專利範圍中所敍述之電極之實施例。整流裝置又耦接至相變結構414。如上文所論述，此組態有助於在操作陣列期間隔離相變單元，從而以更少錯誤而提供更佳讀取及寫入特性。
圖4A及圖4B所示之組態說明用於每隔兩個單元(諸如，單元418)之一整流結構。在圖4A及圖4B所示之實例中，存在包括於單一整流結構中之兩個整流裝置。用於每一單元之整流裝置提供與鄰近單元之增加之隔離及改良型陣列效能。
圖4C說明類似於圖4A及圖4B所說明之陣列之記憶體陣列的電路圖。展示類似於圖4A及圖4B所說明之記憶體區塊402之記憶體區塊403。如上文所論述，記憶體區塊403為四單元相變記憶體區塊。
在一操作方法中，啟動存取線450以開啟所要列中之存取電晶體(諸如，存取電晶體460)之閘極。在圖4C所說明之實施例中，提供轉移線452以將信號傳輸至轉移線感應電路且判定選定單元之狀態。在所展示之實施例中，存在與每一存取電晶體相關聯之四個單元。舉例而言，記憶體區塊403包括四個相變單元472，每一相變單元具有個別關聯整流裝置470。
儘管將相變記憶體裝置作為一實例而進行描述，但本發明不限於此。本發明之其他實施例通常包括多個單元記憶體裝置，其中一個以上單元與單一存取電晶體相關聯。其他多個單元技術可包括諸如磁性儲存單元、快閃記憶體單元等等之實例。
在一實施例中，選擇電極選擇線454以在區塊403內選擇個別單元。對所要存取線450及轉移線452之另外選擇判定寫入至哪一區塊或讀取哪一區塊。
在一實施例中，根據選擇規則而選擇電極選擇線。在圖4A至圖4C所示之實例中，解碼規則包括L=2*m+2*n+k。在此規則實例中，"m"為記憶體陣列中之列數，且"n"為記憶體陣列中之行數。如上文所描述，"m"及"n"判定所要存取電晶體。在此規則實例中，"k"為四單元記憶體區塊中之個別單元。此實例中之每一單元"k"經指派自1至4之數字。在此規則實例中，"L"為電極選擇線數目，其中電路之左側上之第一電極選擇線經標記為"1"且在右邊之每一順次電極選擇線經遞增地編號為2、3、4，等等。
圖5A說明記憶體陣列之另一實施例。陣列中展示區塊502。區塊502為多單元區塊，其包括與單一存取電晶體相關聯之四個單元，此將在後續圖中加以更詳細地展示。單元518經說明為區塊502中之四個單元中之一者。
在一實施例中，區塊502包括相變記憶體區塊。相變結構514經展示成包含四個單元。如先前實例中所陳述，相變材料之實例包括硫族化物玻璃，但本發明不限於此。複數個電極選擇線512經展示成耦接至陣列中之單元。
圖5B說明電極選擇線512與個別單元之組件之間的連接。圖5B中展示類似於單元518之實例單元。諸如p型材料之第一類型半導體部分515經展示成耦接至諸如n型之四個第二類型半導體部分516。在一實例中，相反類型半導體材料形成提供增加之單元隔離之整流裝置。第二類型半導體部分516經展示成耦接至相變結構514，相變結構514又耦接至第二電極532。在選定實施例中，第二電極532又連接至存取電晶體(未圖示)。如上文所描述，或者，第二類型半導體部分516經由額外導電中間層而耦接至相變結構514。
介電質517經展示成鄰近於相變結構514以提供電隔離。在所展示之實例中，相變結構514包括類十字結構。儘管展示類十字結構，但本發明不限於此。
如上文所論述，第一類型半導體部分515及第二類型半導體部分516充當整流裝置。整流裝置使用接點513而耦接至電極選擇線512。整流裝置又耦接至相變結構514。如上文所論述，此組態有助於在操作陣列期間隔離相變單元，從而以更少錯誤而提供更佳讀取及寫入特性。
圖5A及圖5B所示之組態說明用於每隔四個單元(諸如，單元518)之一整流結構。在圖5A及圖5B所示之實例中，存在包括於單一整流結構中之四個整流裝置。用於每一單元之整流裝置提供與鄰近單元之增加之隔離及改良型陣列效能。
圖5C說明類似於圖5A及圖5B所說明之陣列之記憶體陣列的電路圖。展示類似於圖5A及圖5B所說明之記憶體區塊502之記憶體區塊503。如上文所論述，記憶體區塊503為四單元相變記憶體區塊。
在一操作方法中，啟動存取線550以開啟所要列中之存取電晶體(諸如，存取電晶體560)之閘極。在圖5C所說明之實施例中，提供轉移線552以將信號傳輸至轉移線感應電路且判定選定單元之狀態。在所展示之實施例中，存在與每一存取電晶體相關聯之四個單元。舉例而言，記憶體區塊503包括四個相變單元572，每一相變單元具有個別關聯整流裝置570。
儘管將相變記憶體裝置作為一實例而進行描述，但本發明不限於此。本發明之其他實施例通常包括多個單元記憶體裝置，其中一個以上單元與單一存取電晶體相關聯。其他多個單元技術可包括諸如磁性儲存單元、快閃記憶體單元等等之實例。
在一實施例中，選擇電極選擇線554以在區塊503內選擇個別單元。對所要存取線550及轉移線552之另外選擇判定寫入至哪一區塊或讀取哪一區塊。
在一實施例中，根據解碼規則而選擇電極選擇線。在圖5A至圖5C所示之實例中，解碼規則包括L=m+2*n+k-3。在此規則實例中，"m"為記憶體陣列中之列數，且"n"為記憶體陣列中之行數。如上文所描述，"m"及"n"判定所要存取電晶體。在此規則實例中，"k"為四單元記憶體區塊中之個別單元。此實例中之每一單元"k"經指派自1至4之數字。在此規則實例中，"L"為電極選擇線數目，其中電路之左側上之第一電極選擇線經標記為"1"且在右邊之每一順次電極選擇線經遞增地編號為2、3、4，等等。
儘管藉由各種整流裝置架構及關聯電極選擇線規則而展示許多實例，但本發明不限於此。另外，儘管展示每存取電晶體四單元及每存取電晶體兩單元之實施例，但本發明可與其他多個單元組態一起使用。藉由使用本文所展示之記憶體裝置組態及所描述之方法，向多個單元記憶體裝置提供包括用於諸如讀取及寫入之操作之改良型單元隔離的改良。另外，展示用於定址及存取單元之方法及裝置，其提供簡單且有效之方式以管理具有與每一存取電晶體相關聯之多個單元之裝置。與諸如快閃之其他記憶體相比，使用具有相變記憶體之該等組態會提供更高讀取及寫入速度。本文所描述之組態進一步提供每一相變單元之有效裝置建構及選擇。
後續圖中包括諸如電腦之資訊處置系統之實施例以展示用於本發明之高階裝置應用之實施例。圖6為併有包括根據本發明之一實施例之記憶體裝置之至少一晶片或晶片總成604的資訊處置系統600的方塊圖。資訊處置系統600僅僅為可使用本發明之電子系統之一實施例。其他實例包括(但不限於)個人資料助理(PDA)、蜂巢式電話、MP3播放機、飛機、衛星、軍用車輛，等等。
在此實例中，資訊處置系統600包含資料處理系統，資料處理系統包括系統匯流排602以耦接系統之各種組件。系統匯流排602在資訊處置系統600之各種組件之間提供通信鏈路且可作為單一匯流排、作為匯流排之組合或以任何其他適當方式而進行實施。
晶片總成604耦接至系統匯流排602。晶片總成604可包括任何電路或電路之可操作相容組合。在一實施例中，晶片總成604包括可為任何類型之處理器606。如本文中所使用，"處理器"意謂任何類型之計算電路，諸如(但不限於)，微處理器、微控制器、圖形處理器、數位信號處理器(DSP)，或任何其他類型之處理器或處理電路。
在一實施例中，記憶體晶片607包括於晶片總成604中。熟習此項技術者將認識到，多種記憶體裝置組態可用於晶片總成604中。可接受類型之記憶體晶片包括(但不限於)動態隨機存取記憶體(DRAM)，諸如，SDRAM、SLDRAM、RDRAM及其他DRAM。記憶體晶片607亦可包括諸如快閃記憶體之非揮發性記憶體。在一實施例中，記憶體晶片607包括相變隨機存取記憶體(PCRAM)。
在一實施例中，不同於處理器晶片之額外邏輯晶片608包括於晶片總成604中。不同於處理器之邏輯晶片608之實例包括類比至數位轉換器。邏輯晶片608上之其他電路(諸如，定製電路、特殊應用積體電路(ASIC)，等等)亦包括於本發明之一實施例中。
資訊處置系統600亦可包括外部記憶體611，外部記憶體611又可包括適合於特定應用之一或多個記憶體元件，諸如，一或多個硬碟機612，及/或處置諸如軟碟、壓縮光碟(CD)、數位視訊光碟(DVD)及其類似者之抽取式媒體613之一或多個驅動器。如以上實例中所描述而建構之記憶體包括於資訊處置系統600中。
資訊處置系統600亦可包括顯示裝置609(諸如，監視器)、額外周邊組件610(諸如，揚聲器，等等)，及鍵盤及/或控制器614，其可包括滑鼠、軌跡球、遊戲控制器、語音辨識裝置，或允許系統使用者將資訊輸入至資訊處置系統600中及自資訊處置系統600接收資訊之任何其他裝置。
雖然描述本發明之許多實施例，但以上清單不意欲為詳盡的。儘管本文中已說明且描述特定實施例，但一般熟習此項技術者應瞭解，經計算以達成相同目的之任何配置可取代所展示之特定實施例。本申請案意欲涵蓋本發明之任何調適或變化。應理解，以上描述意欲為說明性的而非限制性的。在審閱以上描述後，以上實施例之組合及其他實施例對於熟習此項技術者而言便將為顯而易見的。本發明之範疇包括使用以上結構及方法之任何其他應用。本發明之範疇應參考隨附申請專利範圍以及此等申請專利範圍被給與權利之均等物之整個範疇而加以判定。
100．．．記憶體陣列
102．．．記憶體區塊
103．．．記憶體區塊
110．．．存取線
112．．．電極選擇線
114．．．相變結構
116．．．整流裝置
117．．．介電質
118．．．第一單元
120．．．第二單元
130．．．第一電極
132．．．第二電極
150．．．存取線
152．．．區塊選擇線
154．．．轉移線
156．．．存取電晶體
158．．．線
160．．．單元選擇線
162．．．第一電晶體
164．．．第二電晶體
166．．．第一電極選擇線
170．．．相變單元
172．．．整流裝置
200．．．記憶體陣列
202．．．記憶體區塊
203．．．記憶體區塊
212．．．電極選擇線
214．．．相變結構
216．．．整流裝置
217．．．介電質
218．．．單元
230．．．第一電極
232．．．第二電極
250．．．存取線
252．．．轉移線
254．．．電極選擇線
260．．．存取電晶體
270．．．整流裝置
272．．．相變單元
402．．．記憶體區塊
403．．．記憶體區塊
412．．．電極選擇線
413．．．接點
414．．．相變結構
415．．．第一類型半導體部分
416．．．第二類型半導體部分
417．．．介電質
418．．．單元
432．．．第二電極
450．．．存取線
452．．．轉移線
454．．．電極選擇線
460．．．存取電晶體
470．．．整流裝置
472．．．相變單元
502．．．記憶體區塊
503．．．記憶體區塊
512．．．電極選擇線
513．．．接點
514．．．相變結構
515．．．第一類型半導體部分
516．．．第二類型半導體部分
517．．．介電質
518．．．單元
532．．．第二電極
550．．．存取線
552．．．轉移線
554．．．電極選擇線
570．．．整流裝置
572．．．相變單元
600．．．資訊處置系統
602．．．系統匯流排
604．．．晶片總成
606．．．處理器
607．．．記憶體晶片
608．．．額外邏輯晶片
609．．．顯示裝置
610．．．額外周邊組件
611．．．外部記憶體
612．．．硬碟機
613．．．抽取式媒體
614．．．鍵盤/控制器
圖1A展示根據本發明之一實施例之記憶體裝置的俯視圖。
圖1B展示來自圖1A沿線1B-1B截得之記憶體裝置的橫截面。
圖1C展示圖1A所示之記憶體裝置之一部分的電路圖。
圖2A展示根據本發明之一實施例之另一記憶體裝置的俯視圖。
圖2B展示來自圖2A沿線2B-2B截得之記憶體裝置的橫截面。
圖2C展示圖2A所示之記憶體裝置之一部分的電路圖。
圖3展示根據本發明之一實施例之方法的流程圖。
圖4A展示根據本發明之一實施例之另一記憶體裝置的俯視圖。
圖4B展示來自圖4A沿線4B-4B截得之記憶體裝置的橫截面。
圖4C展示圖4A所示之記憶體裝置之一部分的電路圖。
圖5A展示根據本發明之一實施例之另一記憶體裝置的俯視圖。
圖5B展示來自圖5A沿線5B-5B截得之記憶體裝置的橫截面。
圖5C展示圖5A所示之記憶體裝置之一部分的電路圖。
圖6展示包括根據本發明之一實施例之記憶體裝置的資訊處置系統。
112．．．電極選擇線
114．．．相變結構
116．．．整流裝置
117．．．介電質
118．．．第一單元
120．．．第二單元
130．．．第一電極
132．．．第二電極

Claims (19)

  1. 一種記憶體裝置，其包含：一第一電極；一第二電極，該第二電極經由一電阻切換材料而耦接至該第一電極，該電阻切換材料可在一第一狀態與一具有高於該第一狀態之電阻的電阻之第二狀態之間選擇；一整流裝置，其耦接至該第一電極；一存取電晶體，其耦接至該電阻切換材料之與該整流裝置相反之一側；及其中該電阻切換材料形成一具有複數個部分之環狀結構，其中該等部分中之每一者包含該記憶體裝置之複數個單元中之一各別單元。
  2. 如請求項1之記憶體裝置，其中該整流裝置位於一電極選擇線與該第一電極之間。
  3. 如請求項1之記憶體裝置，其中該整流裝置位於該第一電極與該電阻切換材料之間。
  4. 如請求項1之記憶體裝置，其中該電阻切換材料包括一相變材料，該相變材料能夠在一第一導電相與導電性比該第一相之導電性小之一第二相之間改變。
  5. 如請求項4之記憶體裝置，其中該相變材料包括一硫族化物玻璃。
  6. 如請求項1之記憶體裝置，其中該複數個單元包括兩個單元。
  7. 如請求項1之記憶體裝置，其中該複數個單元包括四個 單元。
  8. 如請求項1之記憶體裝置，其中該整流裝置包括一二極體。
  9. 如請求項1之記憶體裝置，其中該整流裝置包括複數個整流裝置。
  10. 如請求項1之記憶體裝置，其中該第一電極及該第二電極包括於複數個多單元區塊中，每一區塊包括：複數個第二電極，其藉由一能夠在一第一導電相與導電性比該第一相之導電性小之一第二相之間改變的相變材料而耦接至一單一第一電極；及一整流裝置，其耦接至每一多單元區塊之該第一電極。
  11. 如請求項10之記憶體裝置，其中該複數個多單元區塊中之複數個整流裝置位於電極選擇線與該等第一電極之間。
  12. 如請求項10之記憶體裝置，其中該複數個多單元區塊中之複數個整流裝置位於該等第一電極與該相變材料之間。
  13. 如請求項10之記憶體裝置，其中該等整流裝置包括二極體。
  14. 如請求項10之記憶體裝置，其中該等整流裝置包括用於每一多單元區塊之複數個整流裝置。
  15. 一種記憶體方法，其包含：在一記憶體陣列中啟動複數個佈置於一二維存取電晶 體陣列中之存取電晶體；在一記憶體區塊中選擇一記憶體單元，其中存在與每一存取電晶體相關聯之多個相變單元；及偵測一穿過一整流裝置及該等記憶體單元中之一各別單元之電信號。
  16. 如請求項15之方法，其中在一記憶體區塊中選擇一記憶體單元包括在一四單元記憶體區塊中選擇一記憶體單元。
  17. 如請求項16之方法，其中選擇一記憶體單元包括根據一選擇規則而進行選擇L=2*m+4*n+k；其中m為該記憶體陣列中之列數，且n為該記憶體陣列中之行數，且m及n判定該所要存取電晶體；其中k為該四單元記憶體區塊中之一個別單元，且k係選自一由1、2、3及4組成之群組；且其中L為電極選擇線數目。
  18. 如請求項16之方法，其中選擇一記憶體單元包括根據一選擇規則而進行選擇L=2*m+2*n+k；其中m為該記憶體陣列中之列數，且n為該記憶體陣列中之行數，且m及n判定該所要存取電晶體；其中k為該四單元記憶體區塊中之一個別單元，且k係選自一由1、2、3及4組成之群組；且其中L為電極選擇線數目。
  19. 如請求項16之方法，其中選擇一記憶體單元包括根據一選擇規則而進行選擇L=m+2*n+k-3； 其中m為該記憶體陣列中之列數，且n為該記憶體陣列中之行數，且m及n判定該所要存取電晶體；其中k為該四單元記憶體區塊中之一個別單元，且k係選自一由1、2、3及4組成之群組；且其中L為電極選擇線數目。
TW098103716A 2008-02-05 2009-02-05 多個記憶體單元和方法 TWI409943B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/026,195 US7961506B2 (en) 2008-02-05 2008-02-05 Multiple memory cells with rectifying device

Publications (2)

Publication Number Publication Date
TW200947696A TW200947696A (en) 2009-11-16
TWI409943B true TWI409943B (zh) 2013-09-21

Family

ID=40931551

Family Applications (2)

Application Number Title Priority Date Filing Date
TW098103716A TWI409943B (zh) 2008-02-05 2009-02-05 多個記憶體單元和方法
TW102128386A TWI543354B (zh) 2008-02-05 2009-02-05 多個記憶體單元和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102128386A TWI543354B (zh) 2008-02-05 2009-02-05 多個記憶體單元和方法

Country Status (6)

Country Link
US (3) US7961506B2 (zh)
EP (1) EP2245661B1 (zh)
KR (1) KR101509281B1 (zh)
CN (1) CN101939838B (zh)
TW (2) TWI409943B (zh)
WO (1) WO2009099626A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463173A (zh) * 2014-05-07 2017-02-22 美光科技公司 用于交叉点式阵列的双向存取的设备及方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961506B2 (en) 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
KR101442175B1 (ko) * 2008-05-23 2014-09-18 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 메모리 셀 어레이의 배치방법
US8587989B2 (en) * 2008-06-20 2013-11-19 Nantero Inc. NRAM arrays with nanotube blocks, nanotube traces, and nanotube planes and methods of making same
US8619456B2 (en) * 2009-11-12 2013-12-31 Micron Technology Memory arrays and associated methods of manufacturing
US8351241B2 (en) * 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
JP5380481B2 (ja) * 2011-03-07 2014-01-08 株式会社東芝 記憶装置およびその製造方法
US8614911B2 (en) 2011-12-22 2013-12-24 International Business Machines Corporation Energy-efficient row driver for programming phase change memory
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
US8605497B2 (en) 2011-12-22 2013-12-10 International Business Machines Corporation Parallel programming scheme in multi-bit phase change memory
US10340451B2 (en) * 2013-01-18 2019-07-02 Nec Corporation Switching element having overlapped wiring connections and method for fabricating semiconductor switching device
US9563371B2 (en) 2013-07-26 2017-02-07 Globalfoundreis Inc. Self-adjusting phase change memory storage module
TWI553924B (zh) * 2014-01-15 2016-10-11 林崇榮 具電阻性元件的非揮發性記憶體與晶胞結構及其製作方法
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9741764B1 (en) * 2016-02-22 2017-08-22 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US10672833B2 (en) 2017-07-26 2020-06-02 Micron Technology, Inc. Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices
US11133044B2 (en) * 2018-06-01 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interleaved routing for MRAM cell selection
CN111834391B (zh) 2019-04-15 2024-05-14 联华电子股份有限公司 存储器元件的结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731535B1 (en) * 2002-12-10 2004-05-04 Renesas Technology Corp. Nonvolatile semiconductor memory device
US20040114428A1 (en) * 2002-12-05 2004-06-17 Sharp Kabushiki Kaisha Nonvolatile memory cell and non-volatile semiconductor memory device
TW200802362A (en) * 2005-12-24 2008-01-01 Ovonyx Inc Programmable matrix array with chalcogenide material

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809044A (en) * 1986-08-22 1989-02-28 Energy Conversion Devices, Inc. Thin film overvoltage protection devices
US5218569A (en) 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5515317A (en) 1994-06-02 1996-05-07 Intel Corporation Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
JP3432354B2 (ja) 1996-04-30 2003-08-04 株式会社東芝 メモリ回路
JP3889848B2 (ja) 1997-03-26 2007-03-07 株式会社ルネサステクノロジ 半導体記憶装置
US5896340A (en) 1997-07-07 1999-04-20 Invox Technology Multiple array architecture for analog or multi-bit-cell memory
US5936274A (en) 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US5973356A (en) 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
EP1235227B1 (en) * 1997-12-04 2004-08-25 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure
US6021064A (en) 1998-02-04 2000-02-01 Vlsi Technology, Inc. Layout for data storage circuit using shared bit line and method therefor
US6072713A (en) 1998-02-04 2000-06-06 Vlsi Technology, Inc. Data storage circuit using shared bit line and method therefor
US6058060A (en) 1998-12-31 2000-05-02 Invox Technology Multi-bit-per-cell and analog/multi-level non-volatile memories with improved resolution and signal-to noise ratio
WO2000054335A1 (en) 1999-03-09 2000-09-14 Koninklijke Philips Electronics N.V. Semiconductor device comprising a non-volatile memory
US6222777B1 (en) 1999-04-09 2001-04-24 Sun Microsystems, Inc. Output circuit for alternating multiple bit line per column memory architecture
US6662263B1 (en) 2000-03-03 2003-12-09 Multi Level Memory Technology Sectorless flash memory architecture
US6587372B2 (en) 2001-01-11 2003-07-01 Micron Technology, Inc. Memory device with multi-level storage cells and apparatuses, systems and methods including same
US6901007B2 (en) 2001-01-11 2005-05-31 Micron Technology, Inc. Memory device with multi-level storage cells and apparatuses, systems and methods including same
US6549483B2 (en) 2001-03-30 2003-04-15 Atmos Corporation RAM having dynamically switchable access modes
US6906951B2 (en) 2001-06-14 2005-06-14 Multi Level Memory Technology Bit line reference circuits for binary and multiple-bit-per-cell memories
US6456524B1 (en) * 2001-10-31 2002-09-24 Hewlett-Packard Company Hybrid resistive cross point memory cell arrays and methods of making the same
JP2004079002A (ja) * 2002-08-09 2004-03-11 Renesas Technology Corp 不揮発性記憶装置
US7462857B2 (en) 2002-09-19 2008-12-09 Sharp Kabushiki Kaisha Memory device including resistance-changing function body
KR100491978B1 (ko) * 2003-04-12 2005-05-27 한국전자통신연구원 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법
JP2005150156A (ja) * 2003-11-11 2005-06-09 Toshiba Corp 磁気記憶装置
US6980465B2 (en) * 2003-12-19 2005-12-27 Hewlett-Packard Development Company, L.P. Addressing circuit for a cross-point memory array including cross-point resistive elements
WO2005066969A1 (en) 2003-12-26 2005-07-21 Matsushita Electric Industrial Co., Ltd. Memory device, memory circuit and semiconductor integrated circuit having variable resistance
WO2005098952A1 (ja) 2004-04-08 2005-10-20 Renesas Technology Corp. 半導体記憶装置
US7154798B2 (en) * 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices
DE102004041907B3 (de) * 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
KR100564637B1 (ko) 2004-10-26 2006-03-29 삼성전자주식회사 반도체 메모리 장치와 그 프로그래밍 방법
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
JP4591821B2 (ja) * 2005-02-09 2010-12-01 エルピーダメモリ株式会社 半導体装置
KR100699837B1 (ko) * 2005-04-04 2007-03-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
NO20052904L (no) * 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
US7132329B1 (en) 2005-06-29 2006-11-07 Freescale Semiconductor, Inc. Source side injection storage device with spacer gates and method therefor
JP4772429B2 (ja) 2005-08-29 2011-09-14 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
KR100695164B1 (ko) * 2005-11-09 2007-03-14 삼성전자주식회사 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자
US7812334B2 (en) * 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
JP2008010564A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 光半導体装置及びその製造方法
US7560723B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7400521B1 (en) * 2007-01-12 2008-07-15 Qimoda Ag Integrated circuit, memory chip and method of evaluating a memory state of a resistive memory cell
US7817454B2 (en) * 2007-04-03 2010-10-19 Micron Technology, Inc. Variable resistance memory with lattice array using enclosing transistors
US7684227B2 (en) * 2007-05-31 2010-03-23 Micron Technology, Inc. Resistive memory architectures with multiple memory cells per access device
TWI336128B (en) * 2007-05-31 2011-01-11 Ind Tech Res Inst Phase change memory devices and fabrication methods thereof
US7545019B2 (en) * 2007-06-07 2009-06-09 Qimonda North America Corp. Integrated circuit including logic portion and memory portion
US7961506B2 (en) 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
KR100973273B1 (ko) * 2008-04-28 2010-07-30 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040114428A1 (en) * 2002-12-05 2004-06-17 Sharp Kabushiki Kaisha Nonvolatile memory cell and non-volatile semiconductor memory device
US6731535B1 (en) * 2002-12-10 2004-05-04 Renesas Technology Corp. Nonvolatile semiconductor memory device
TW200802362A (en) * 2005-12-24 2008-01-01 Ovonyx Inc Programmable matrix array with chalcogenide material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463173A (zh) * 2014-05-07 2017-02-22 美光科技公司 用于交叉点式阵列的双向存取的设备及方法

Also Published As

Publication number Publication date
US9373392B2 (en) 2016-06-21
TW201347166A (zh) 2013-11-16
WO2009099626A1 (en) 2009-08-13
TW200947696A (en) 2009-11-16
US7961506B2 (en) 2011-06-14
US20090196095A1 (en) 2009-08-06
KR20100127773A (ko) 2010-12-06
US8947923B2 (en) 2015-02-03
TWI543354B (zh) 2016-07-21
KR101509281B1 (ko) 2015-04-06
US20110255331A1 (en) 2011-10-20
EP2245661A1 (en) 2010-11-03
CN101939838A (zh) 2011-01-05
US20150131362A1 (en) 2015-05-14
EP2245661B1 (en) 2015-03-25
EP2245661A4 (en) 2012-07-18
CN101939838B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
TWI409943B (zh) 多個記憶體單元和方法
US8582352B2 (en) Methods and apparatus for FinFET SRAM cells
CN113692646B (zh) 具有共享读取/写入位线的垂直3d单字线增益单元
US11839073B2 (en) Memory device having 2-transistor vertical memory cell
US11871589B2 (en) Memory device having 2-transistor memory cell and access line plate
JP2022545525A (ja) ２トランジスタの垂直メモリセル及び共通プレートを有するメモリデバイス
CN114365221A (zh) 具有双晶体管垂直存储器单元及共板的存储器装置
WO2020139710A1 (en) Vertical 2-transistor memory cell
US20220223605A1 (en) Memory device having shared access line for 2-transistor vertical memory cell
CN116889113A (zh) 双晶体管竖直存储器单元和屏蔽结构
WO2023009333A1 (en) Memory device having 2-transistor vertical memory cell and separate read and write gates
CN118176842A (zh) 具有2晶体管垂直存储器单元的存储器装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees