CN116889113A - 双晶体管竖直存储器单元和屏蔽结构 - Google Patents

双晶体管竖直存储器单元和屏蔽结构 Download PDF

Info

Publication number
CN116889113A
CN116889113A CN202280016548.8A CN202280016548A CN116889113A CN 116889113 A CN116889113 A CN 116889113A CN 202280016548 A CN202280016548 A CN 202280016548A CN 116889113 A CN116889113 A CN 116889113A
Authority
CN
China
Prior art keywords
charge storage
conductive
transistor
data line
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280016548.8A
Other languages
English (en)
Inventor
K·M·考尔道
刘海涛
K·萨尔帕特瓦里
D·V·N·拉马斯瓦米
A·卡德罗尼
R·E·法肯索尔
D·R·米尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116889113A publication Critical patent/CN116889113A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一些实施例包含设备，其中此类设备中的一者包含：第一存储器单元，其包含第一晶体管和第二晶体管，所述第一晶体管具有耦合在数据线与导电区之间的第一沟道区以及位于第一数据线与所述导电区之间的第一电荷存储结构，所述第二晶体管具有耦合到所述第一数据线和所述第一电荷存储结构且位于所述第一数据线与所述第一电荷存储结构之间的第二沟道区；第二存储器单元，其包含第三晶体管和第四晶体管，所述第三晶体管具有耦合在第二数据线与所述导电区之间的第三沟道区以及位于所述第二数据线与所述导电区之间的第二电荷存储结构，所述第四晶体管具有耦合到所述第二数据线和所述第二电荷存储结构且位于所述第二数据线与所述第二电荷存储结构之间的第四沟道区；导电线，其形成所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的每一者的栅极；以及导电结构，其位于所述第一电荷存储结构与所述第二电荷存储结构之间且与所述导电区电分离。

Description

双晶体管竖直存储器单元和屏蔽结构
优先权申请
本申请案要求于2021年2月26日提交的第17/186,962号美国申请案的优先权益，所述美国申请案以全文引用的方式并入本文中。
背景技术
存储器装置广泛地用于计算机和许多其它电子物件中，用以存储信息。存储器装置通常分类成两种类型：易失性存储器装置和非易失性存储器装置。存储器装置通常具有存储信息的大量存储器单元。在易失性存储器装置中，如果电源与存储器装置断开连接，则存储在存储器单元中的信息丢失。在非易失性存储器装置中，即使电源与存储器装置断开连接，存储在存储器单元中的信息仍保留。
本文中的描述涉及易失性存储器装置。最常规易失性存储器装置将信息以电荷形式存储在存储器单元中包含的电容器结构中。随着对装置存储密度的需求增加，许多常规技术提供缩小存储器单元的大小以便增大给定装置区域的装置存储密度的方式。然而，如果存储器单元大小缩小到某一尺寸，则物理限制和制造约束可能对此类常规技术构成挑战。另外，给定区域的增大的装置存储密度可能引起相邻存储器单元的元件之间的过度电容耦合。不同于一些常规存储器装置，本文中描述的存储器装置包含可克服常规技术所面对的挑战的特征。
附图说明
图1示出根据本文中描述的一些实施例的呈包含存储器单元的存储器装置形式的设备的框图。
图2示出根据本文中描述的一些实施例的包含双晶体管(2T)存储器单元的存储器阵列的存储器装置的一部分的示意图。
图3示出根据本文中描述的一些实施例的包含在存储器装置的读取操作期间使用的示例电压的图2的存储器装置。
图4示出根据本文中描述的一些实施例的包含在存储器装置的写入操作期间使用的示例电压的图2的存储器装置。
图5A至图7D示出根据本文中描述的一些实施例的包含沿Y方向延伸的导电结构的图2的存储器装置的结构的不同视图。
图8A至图8D示出根据本文中描述的一些实施例的包含沿Y方向延伸的导电结构以及耦合到相应晶体管沟道的单独导电区的存储器装置。
图9A至图9D示出根据本文中描述的一些实施例的包含沿X方向延伸的导电结构的存储器装置。
图10A至图10D示出根据本文中描述的一些实施例的包含沿Y方向延伸的导电结构以及沿X方向延伸的导电结构的存储器装置。
图11A至图11D示出根据本文中描述的一些实施例的包含沿Y方向延伸的导电结构以及沿X方向延伸的不连续导电结构的存储器装置。
图12A、图12B和图12C示出根据本文中描述的一些实施例的包含存储器单元的多个叠组的存储器装置的结构的不同视图。
具体实施方式
本文中描述的存储器装置包含易失性存储器单元，其中存储器单元中的每一者可以包含双晶体管(2T)。两个晶体管中的一个晶体管具有电荷存储结构，其可以形成存储器单元的存储器元件以存储信息。本文中描述的存储器装置可以具有允许存储器装置的大小相对小于类似常规存储器装置的大小的结构(例如，4F2单元覆盖区)。所描述存储器装置可以包含单个存取线(例如，字线)以控制存储器单元的两个晶体管。这可能减少功耗并改进处理。所描述存储器装置可以包含相邻存储器单元的电荷存储结构之间的屏蔽结构。屏蔽结构可以增大电荷存储结构的电容并减少相邻存储器单元的相邻电荷存储结构之间的电容耦合。在所描述存储器装置中包含所描述屏蔽结构可以改进存储器装置的操作(例如，改进读取信号容限)。所描述存储器装置的存储器单元中的每一者可以包含交叉点增益单元结构(和交叉点操作)，使得可在存储器装置的操作(例如，读取或写入操作)期间使用单个存取线(例如，字线)和单个数据线(例如，位线)存取存储器单元。下文参考图1至图12C论述所描述存储器装置及其变型的其它改进和益处。
图1示出根据本文中描述的一些实施例的呈包含易失性存储器单元的存储器装置100形式的设备的框图。存储器装置100包含存储器阵列101，所述存储器阵列可含有存储器单元102。存储器装置100可以包含易失性存储器装置，使得存储器单元102可为易失性存储器单元。存储器装置100的实例包含动态随机存取存储器(DRAM)装置。如果电源(例如，电源电压Vcc)与存储器装置100断开连接，则存储在存储器装置100的存储器单元102中的信息可能丢失(例如，无效)。在下文中，电源电压Vcc被称为表示一些电压电平；然而，所述电源电压不限于存储器装置(例如，存储器装置100)的电源电压(例如，Vcc)。例如，如果存储器装置(例如，存储器装置100)具有基于电源电压Vcc生成内部电压的内部电压产生器(图1中未示出)，则这种内部电压可以代替电源电压Vcc使用。
在存储器装置100的物理结构中，存储器单元102中的每一者可以包含在存储器装置100的衬底(例如，半导体衬底)上方在不同层级中竖直地形成(例如，堆叠在不同层上)的晶体管(例如，两个晶体管)。存储器装置100还可以包含存储器单元的多个层级(例如，多个叠组)，其中存储器单元的一个层级(例如，一个叠组)可形成于额外存储器单元的另一层级(例如，另一叠组)上方(例如，堆叠在另一叠组上)。包含存储器单元102的存储器阵列101的结构可以包含下文参考图2至图12C描述的存储器阵列和存储器单元的结构。
如图1所示，存储器装置100可以包含存取线104(例如，“字线”)和数据线(例如，位线)105。存储器装置100可以使用存取线104上的信号(例如，字线信号)来存取存储器单元102和数据线105，以提供待存储(例如，写入)在存储器单元102中或从所述存储器单元读取(例如，感测)的信息(例如，数据)。
存储器装置100可以包含用以接收线107(例如，地址线)上的地址信息ADDR(例如，行地址信号和列地址信号)的地址寄存器106。存储器装置100可以包含可用于对来自地址寄存器106的地址信息ADDR进行解码的行存取电路系统(例如，X解码器)108和列存取电路系统(例如，Y解码器)109。基于经解码地址信息，存储器装置100可以确定要在存储器操作期间存取哪些存储器单元102。存储器装置100可以执行用以将信息存储在存储器单元102中的写入操作，以及用以读取(例如，感测)存储器单元102中的信息(例如，先前存储的信息)的读取操作。存储器装置100还可以执行用以刷新存储在存储器单元102中的信息的值(例如，使其保持有效)的操作(例如，刷新操作)。存储器单元102中的每一者可以经配置以存储可表示至多一个位(例如，具有二进制0(“0”)或二进制1(“1”)的单个位)，或多于一个位(例如，具有至少两个二进制位的组合的多个位)的信息。
存储器装置100可以接收分别在线130和132上的电源电压，包含电源电压Vcc和Vss。电源电压Vss可以在接地电位(例如，具有大约零伏的值)下操作。电源电压Vcc可以包含从电池等外部电源或交流电到直流电(AC-DC)转换器电路系统供应到存储器装置100的外部电压。
如图1所示，存储器装置100可以包含存储器控制单元118，所述存储器控制单元包含用以基于线(例如，控制线)120上的控制信号而控制存储器装置100的存储器操作(例如，读取和写入操作)的电路系统(例如，硬件组件)。线120上的信号的实例包含行存取选通信号RAS*、列存取选通信号CAS*、写入启用信号WE*、芯片选择信号CS*、时钟信号CK和时钟启用信号CKE。这些信号可为提供到DRAM装置的信号的部分。
如图1所示，存储器装置100可以包含可携载信号DQ0到DQN的线(例如，全局数据线)112。在读取操作中，提供到线112(以信号DQ0到DQN的形式)的(从存储器单元102读取的)信息的值(例如，“0”或“1”)可基于数据线105上的信号的值。在写入操作中，提供到数据线105(待存储在存储器单元102中)的信息的值(例如，“0”或“1”)可基于线112上的信号DQ0到DQN的值。
存储器装置100可以包含感测电路系统103、选择电路系统115和输入/输出(I/O)电路系统116。列存取电路系统109可以基于地址信号ADDR而选择性地激活线(例如，选择线)上的信号。选择电路系统115可以对线114上的信号作出响应以选择数据线105上的信号。数据线105上的信号可以表示待(例如，在写入操作期间)存储在存储器单元102中的信息的值或(例如，在读取操作期间)从存储器单元102读取(例如，感测)的信息的值。
I/O电路系统116可用以将从存储器单元102读取的信息提供到线112(例如，在读取操作期间)且将来自线112(例如，由外部装置提供)的信息提供到数据线105以存储在存储器单元102中(例如，在写入操作期间)。线112可以包含存储器装置100内的节点或其中可驻存存储器装置100的封装上的引脚(或焊球)。存储器装置100外部的其它装置(例如，硬件存储器控制器或硬件处理器)可以通过线107、112和120与存储器装置100通信。
存储器装置100可以包含其它组件，这些组件在图1中未示出以免混淆本文中描述的示例实施例。存储器装置100的至少一部分(例如，存储器阵列101的一部分)可以包含类似于或等同于下文参考图2至图12C所描述的存储器装置中的任一者的结构和操作。
图2示出根据本文中描述的一些实施例的包含存储器阵列201的存储器装置200的一部分的示意图。存储器装置200可以对应于图1的存储器装置100。例如，存储器阵列201可以形成图1的存储器阵列101的一部分。如图2所示，存储器装置200可以包含存储器单元210到215，它们是易失性存储器单元(例如，DRAM单元)。为简单起见，存储器单元210到215当中的类似或相同元件被赋予相同标记。
存储器单元210到215中的每一者可以包含两个晶体管T1和T2。因此，存储器单元210到215中的每一者可以被称为2T存储器单元(例如，2T增益单元)。晶体管T1和T2中的每一者可以包含场效应晶体管(FET)。作为实例，晶体管T1可为p沟道FET(PFET)，晶体管T2可为n沟道FET(NFET)。晶体管T1的一部分可以包含p沟道金属氧化物半导体(PMOS)晶体管FET(PFET)的结构。因此，晶体管T1可以包含与PMOS晶体管的操作类似的操作。晶体管T2的一部分可以包含n沟道金属氧化物半导体(NMOS)。因此，晶体管T2可以包含与NMOS晶体管的操作类似的操作。
存储器装置200的晶体管T1可以包含基于电荷存储的结构(例如，基于浮动栅极)。如图2所示，存储器单元210到215中的每一者可以包含电荷存储结构202，所述电荷存储结构可以包含晶体管T1的浮动栅极。电荷存储结构202可以形成存储器单元210到215当中的相应存储器单元的存储器元件。电荷存储结构202可以存储电荷。存储在存储器单元210到215当中的特定存储器单元中的信息的值(例如，“0”或“1”)可以基于所述特定存储器单元的电荷存储结构202中的电荷量。例如，(在每个存储器单元经配置为单位存储器单元的情况下)存储在存储器单元210到215当中的特定存储器单元中的信息的值可以为“0”或“1”，或者在每个存储器单元经配置为多位存储器单元的情况下可以为“00”、“01”、“10”、“11”(或其它多位值)。
如图2所示，存储器单元210到215当中的特定存储器单元的晶体管T2(例如，晶体管T2的沟道区)可以电耦合到(例如，直接耦合到)所述特定存储器单元的电荷存储结构202。因此，在存储器装置200的操作(例如，写入操作)期间，电路路径(例如，电流路径)可以直接形成于特定存储器单元的晶体管T2与所述特定存储器单元的电荷存储结构202之间。在存储器装置200的写入操作期间，电路路径(例如，电流路径)可以通过特定存储器单元的晶体管T2(例如，通过晶体管T2的沟道区)形成于特定存储器单元的相应数据线(例如，数据线271或272)与电荷存储结构202之间。
存储器单元210到215可以配置于存储器单元群组2010和2011中。图2示出两个存储器单元群组(例如，2010和2011)作为实例。然而，存储器装置200可以包含超过两个存储器单元群组。存储器单元群组2010和2011可以包含相同数目个存储器单元。例如，存储器单元群组2010可以包含存储器单元210、212和214，存储器单元群组2011可以包含存储器单元211、213和215。图2示出存储器单元群组2010和2011中的每一者中的三个存储器单元作为实例。存储器单元群组2010和2011中的存储器单元的数目可以不同于三个。
存储器装置200可以执行写入操作以将信息存储在存储器单元210到215中，并且执行读取操作以从存储器单元210到215读取(例如，感测)信息。存储器装置200可经配置以用作DRAM装置。然而，不同于将信息存储在电容器的容器等结构中的一些常规DRAM装置，存储器装置200可以将信息以电荷形式存储在电荷存储结构202(其可为浮动栅极结构)中。如上文所提及，电荷存储结构202可以为晶体管T1的浮动栅极。在存储器装置200的操作(例如，读取或写入操作)期间，存取线(例如，单个存取线)和数据线(例如，单个数据线)可以用于存取所选存储器单元(例如，目标存储器单元)。
如图2所示，存储器装置200可以包含可携载相应信号(例如，字线信号)WL1、WL2和WLn的存取线(例如，字线)241、242和243。存取线241、242和243可以用于存取存储器单元群组2010和2011两者。存取线241、242和243中的每一者可以构造为至少一个导电线(一个导电线或多个导电线，其中多个导电线可以彼此电耦合(例如，短路))。
可以在存储器装置200的操作(例如，读取或写入操作)期间选择性地激活(例如，一次一个地激活)存取线241、242和243，以存取存储器单元210到215当中的一个所选存储器单元(或多个所选存储器单元)。所选单元可以被称为目标单元。在读取操作中，可从一个所选存储器单元(或多个所选存储器单元)读取信息。在写入操作中，可将信息存储在一个所选存储器单元(或多个所选存储器单元)中。
在存储器装置200中，单个存取线(例如，单个字线)可以用于在存储器装置200的读取或写入操作期间控制(例如，接通或断开)相应存储器单元的晶体管T1和T2。一些常规存储器装置可以使用多个(例如，两个单独的)存取线，用以在读取和写入操作期间控制对相应存储器单元的存取。与此类常规存储器装置(针对同一存储器单元使用多个存取线)相比，存储器装置200使用存储器装置200中的单个存取线(例如，共用存取线)来控制相应存储器单元的两个晶体管T1和T2以存取相应存储器单元。这种技术可节省空间并简化存储器装置200的操作。另外，一些常规存储器装置可以使用多个数据线来存取所选存储器单元(例如，在读取操作期间)，以从所选存储器单元读取信息。在存储器装置200中，单个数据线(例如，数据线271或272)可以用于存取所选存储器单元(例如，在读取操作期间)，以从所选存储器单元读取信息。与使用多个数据线来存取所选存储器单元的常规存储器装置相比，这还可简化存储器装置200的结构、操作或这两者。
在存储器装置200中，晶体管T1和T2中的每一者的栅极可以为相应存取线(例如，相应字线)的一部分。如图2所示，存储器单元210的晶体管T1和T2中的每一者的栅极可以为存取线241的一部分。存储器单元211的晶体管T1和T2中的每一者的栅极可以为存取线241的一部分。例如，在存储器装置200的结构中，形成存取线241的一种导电材料(或多种材料)的四个不同部分可以分别形成存储器单元210的晶体管T1和T2的栅极(例如，四个栅极)以及存储器单元211的晶体管T1和T2的栅极。
存储器单元212的晶体管T1和T2中的每一者的栅极可以为存取线242的一部分。存储器单元213的晶体管T1和T2中的每一者的栅极可以为存取线242的一部分。例如，在存储器装置200的结构中，形成存取线242的一种导电材料(或多种材料)的四个不同部分可以分别形成存储器单元212的晶体管T1和T2的栅极(例如，四个栅极)以及存储器单元213的晶体管T1和T2的栅极。
存储器单元214的晶体管T1和T2中的每一者的栅极可以为存取线243的一部分。存储器单元215的晶体管T1和T2中的每一者的栅极可以为存取线243的一部分。例如，在存储器装置200的结构中，形成存取线243的一种导电材料(或多种材料)的四个不同部分可以分别形成存储器单元214的晶体管T1和T2的栅极(例如，四个栅极)以及存储器单元215的晶体管T1和T2的栅极。
存储器装置200可以包含数据线(例如，位线)271和272，其可携载相应信号(例如，位线信号)BL1和BL2。在读取操作期间，存储器装置200可以使用数据线271以获得从存储器单元群组2010的所选存储器单元读取(例如，感测)的信息，并且使用数据线272以从存储器单元群组2011的所选存储器单元读取信息。在写入操作期间，存储器装置200可以使用数据线271来提供待存储在存储器单元群组2010的所选存储器单元中的信息，并且使用数据线272来提供待存储在存储器单元群组2011的所选存储器单元中的信息。
存储器装置200可以包含耦合到存储器单元210到215中的每一者的接地连接(例如，接地板)297。接地连接297可以从可耦合到存储器装置200的接地端子的导电板(例如，导电材料层)构造。
作为实例，接地连接297可以为可形成于存储器装置200的在存储器装置200的存储器单元(例如，存储器单元210到215)下方的层级上的共同导电结构(例如，共同导电板)的一部分。在此实例中，存储器装置200的存储器单元(例如，存储器单元210到215)中的每一者的元件(例如，晶体管T1和T2的一部分或整个晶体管T1和T2)可以形成于(例如，竖直地形成于)共同导电结构(例如，共同导电板)上方且电耦合到共同导电结构。
在另一实例中，接地连接297可以为可形成于存储器装置200的在存储器装置200的存储器单元(例如，存储器单元210到215)下方的层级上的单独导电结构的一部分。在此实例中，存储器装置200的存储器单元(例如，存储器单元210到215)中的每一者的元件(例如，晶体管T1和T2的一部分)可以形成于(例如，竖直地形成于)单独导电结构当中的相应导电结构上方且电耦合到相应导电结构。
如图2所示，存储器单元210到215当中的特定存储器单元的晶体管T1(例如，晶体管T1的沟道区)可以电耦合到(例如，直接耦合到)接地连接297，且电耦合到(例如，直接耦合到)相应数据线(例如，数据线271或272)。因此，在对所选存储器单元执行的操作(例如，读取操作)期间，电路路径(例如，电流路径)可以通过所选存储器单元的晶体管T1形成于相应数据线(例如，数据线271或272)与接地连接297之间。
存储器装置200可以包含读取路径(例如，电路路径)。在读取操作期间从所选存储器单元读取的信息可以通过耦合到所选存储器单元的读取路径获得。在存储器单元群组2010中，特定存储器单元(例如，存储器单元210、212或214)的读取路径可以包含通过所述特定存储器单元的晶体管T1的沟道区、数据线271和接地连接297的电流路径(例如，读取电流路径)。在存储器单元群组2011中，特定存储器单元(例如，存储器单元211、213或215)的读取路径可以包含通过所述特定存储器单元的晶体管T1的沟道区、数据线272和接地连接297的电流路径(例如，读取电流路径)。在晶体管T1为PFET(例如，PMOS)的实例中，读取路径中(例如，在读取操作期间)的电流可以包含空穴导电(例如，在从数据线271到接地连接297的方向上通过晶体管T1的沟道区的空穴导电)。由于晶体管T1可以用于读取路径以在读取操作期间从相应存储器单元读取信息，因此晶体管T1可以被称为读取晶体管且晶体管T1的沟道区可以被称为读取沟道区。
存储器装置200可以包含写入路径(例如，电路路径)。待在写入操作期间存储在所选存储器单元中的信息可以通过耦合到所选存储器单元的写入路径提供到所选存储器单元。在存储器单元群组2010中，特定存储器单元的写入路径可以包含所述特定存储器单元的晶体管T2(例如，可以包含通过晶体管T2的沟道区的写入电流路径)和数据线271。在存储器单元群组2011中，特定存储器单元(例如，存储器单元211、213或215)的写入路径可以包含所述特定存储器单元的晶体管T2(例如，可以包含通过晶体管T2的沟道区的写入电流路径)和数据线272。在晶体管T2为NFET(例如，NMOS)的实例中，写入路径中(例如，在写入操作期间)的电流可以包含通过晶体管T2的沟道区的电子导电(例如，在从数据线271到电荷存储结构202的方向上的电子导电)。由于晶体管T2可以用于写入路径以在写入操作期间将信息存储在相应存储器单元中，因此晶体管T2可以被称为写入晶体管且晶体管T2的沟道区可以被称为写入沟道区。
晶体管T1和T2中的每一者可以具有阈值电压(Vt)。晶体管T1具有阈值电压Vt1。晶体管T2具有阈值电压Vt2。阈值电压Vt1和Vt2的值可不同(为不相等值)。例如，阈值电压Vt2的值可以大于阈值电压Vt1的值。阈值电压Vt1和Vt2的值的差允许在读取操作期间读取(例如，感测)存储在读取路径上的晶体管T1中的电荷存储结构202中的信息而不影响(例如，而不接通)写入路径(例如，通过晶体管T2的路径)上的晶体管T2。这可防止电荷(例如，在读取操作期间)通过写入路径的晶体管T2从电荷存储结构202泄漏。
在存储器装置200的结构中，晶体管T1和T2可形成(例如，工程改造)为使得晶体管T1的阈值电压Vt1可小于零伏(例如，Vt1<0V)而不管存储在晶体管T1的电荷存储结构202中的信息的值(例如，“0”或“1”)，并且Vt1<Vt2。当具有值“0”的信息存储在电荷存储结构202中时，电荷存储结构202可处于状态“0”。当具有值“1”的信息存储在电荷存储结构202中时，电荷存储结构202可处于状态“1”。因此，在这种结构中，阈值电压Vt1和Vt2的值之间的关系可表示如下：针对状态“0”的Vt1<针对状态“1”的Vt1<0V，并且Vt2＝0V(或替代地Vt2>0V)。
在存储器装置200的替代结构中，晶体管T1和T2可形成(例如，工程改造)为使得针对状态“0”的Vt1<针对状态“1”的Vt1，其中针对状态“0”的Vt1<0V(或替代地针对状态“0”的Vt1＝0V)，针对状态“1”的Vt1>0V，并且Vt1<Vt2。
在另一替代结构中，晶体管T1和T2可形成(例如，工程改造)为使得(针对状态“0”的)Vt1<(针对状态“1”的)Vt1，其中针对状态“0”的Vt1＝0V(或替代地，针对状态“0”的Vt1>0V)，并且Vt1<Vt2。
在存储器装置200的读取操作期间，可以一次一个地选择同一存储器单元群组的仅一个存储器单元以从所选存储器单元读取信息。例如，可以在读取操作期间一次一个地选择存储器单元群组2010的存储器单元210、212和214以从所选存储器单元(例如，在此实例中，存储器单元210、212和214中的一者)读取信息。在另一实例中，可以在读取操作期间一次一个地选择存储器单元群组2011的存储器单元211、213和215以从所选存储器单元(例如，在此实例中，存储器单元211、213和215中的一者)读取信息。
在读取操作期间，可以并行地选择(或替代地可以依序选择)共用相同存取线(例如，存取线241、242或243)的不同存储器单元群组(例如，存储器单元群组2010和2011)的存储器单元。例如，可以在读取操作期间并行地选择存储器单元210和211以从存储器单元210和211读取(例如，并行地读取)信息。可以在读取操作期间并行地选择存储器单元212和213以从存储器单元212和213读取(例如，并行地读取)信息。可以在读取操作期间并行地选择存储器单元214和215以从存储器单元214和215读取(例如，并行地读取)信息。
在读取操作期间从存储器单元群组2010的所选存储器单元读取的信息的值可以基于从读取路径(上文所描述)检测到的(例如，感测到的)电流的值确定，所述读取路径包含数据线271、所选存储器单元(例如，存储器单元210、212或214)的晶体管T1和接地连接297。在读取操作期间从存储器单元群组2011的所选存储器单元读取的信息的值可以基于从读取路径检测到的(例如，感测到的)电流的值确定，所述读取路径包含数据线272、所选存储器单元(例如，存储器单元211、213或215)的晶体管T1和接地连接297。
存储器装置200可以包含检测电路系统(未示出)，所述检测电路系统可在读取操作期间用以检测(例如，感测)包含数据线271的读取路径上的电流(例如，电流I1，未示出)，并检测包含数据线272的读取路径上的电流(例如，电流I2，未示出)。检测到的电流的值可以基于存储在所选存储器单元中的信息的值。例如，取决于存储在存储器单元群组2010的所选存储器单元中的信息的值，数据线271上的检测到的电流的值(例如，电流I1的值)可为零或大于零。类似地，取决于存储在存储器单元群组2011的所选存储器单元中的信息的值，数据线272之间的检测到的电流的值(例如，电流I2的值)可为零或大于零。存储器装置200可以包含将检测到的电流的值转换成存储在所选存储器单元中的信息的值(例如，“0”、“1”或多位值的组合)的电路系统(未示出)。
在存储器装置200的写入操作期间，可以一次选择相同存储器单元群组的仅一个存储器单元以将信息存储在所选存储器单元中。例如，可以在写入操作期间一次一个地选择存储器单元群组2010的存储器单元210、212和214以将信息存储在所选存储器单元(例如，在此实例中，存储器单元210、212和214中的一者)中。在另一实例中，可以在写入操作期间一次一个地选择存储器单元群组2011的存储器单元211、213和215以将信息存储在所选存储器单元(例如，在此实例中，存储器单元211、213和215中的一者)中。
在写入操作期间，可以并行地选择共用同一存取线(例如，存取线241、242或243)的不同存储器单元群组(例如，存储器单元群组2010和2011)的存储器单元。例如，可以在写入操作期间并行地选择存储器单元210和211以将信息存储(例如，并行地存储)在存储器单元210和211中。可以在写入操作期间并行地选择存储器单元212和213以将信息存储(例如，并行地存储)在存储器单元212和213中。可以在写入操作期间并行地选择存储器单元214和215以将信息存储(例如，并行地存储)于存储器单元214和215中。
待在写入操作期间存储在存储器单元群组2010的所选存储器单元中的信息可以通过包含数据线271和所选存储器单元(例如，存储器单元210、212或214)的晶体管T2的写入路径(上文所描述)提供。待在写入操作期间存储在存储器单元群组2011的所选存储器单元中的信息可以通过包含数据线272和所选存储器单元(例如，存储器单元211、213或215)的晶体管T2的写入路径(上文所描述)提供。如上文所描述，存储在存储器单元210到215当中的特定存储器单元中的信息的值(例如，二进制值)可以基于所述特定存储器单元的电荷存储结构202中的电荷量。
在写入操作中，可以通过在包含特定存储器单元的晶体管T2和耦合到所述特定存储器单元的数据线(例如，数据线271或272)的写入路径上施加电压而改变所述所选存储器单元的电荷存储结构202中的电荷量(以反映存储在所选存储器单元中的信息的值)。例如，如果待存储在存储器单元210、212和214当中的所选存储器单元中的信息具有一个值(例如，“0”)，则可以在数据线271上施加具有一个值的电压(例如，0V)(例如，将0V提供到信号BL1)。在另一实例中，如果待存储在存储器单元210、212和214当中的所选存储器单元中的信息具有另一值(例如，“1”)，则可以在数据线271上施加具有另一值的电压(例如，正电压)(例如，将正电压提供到信号BL1)。因此，可以通过在特定存储器单元的写入路径(其包含晶体管T2)上提供待存储信息(例如，以电压形式)来将信息存储(例如，直接存储)在所述特定存储器单元的电荷存储结构202中。
图3示出根据本文中描述的一些实施例的包含在存储器装置200的读取操作期间使用的示例电压V1、V2和V3的图2的存储器装置200。图3的实例假定存储器单元210和211为读取操作期间用以读取(例如，感测)存储(例如，先前存储)在存储器单元210和211中的信息的所选存储器单元(例如，目标存储器单元)。假定存储器单元212到215为未被选存储器单元。这意味着在从图3的实例中的存储器单元210和211读取信息时，不存取存储器单元212到215，且不读取存储在存储器单元212到215中的信息。
在图3中，电压V1、V2和V3可以表示在存储器装置200的读取操作期间施加到相应存取线241、242和243以及数据线271和272的不同电压。作为实例，电压V1、V2和V3可以分别具有以下值—1V、0V和0.5V。在此描述中使用的电压的特定值仅为示例值。可以使用不同值。例如，电压V1可以具有负值范围(例如，电压V1的值可为-3V到-1V)。
在图3所示的读取操作中，电压V1可以具有用以接通存储器单元210和211(在此实例中，所选存储器单元)中的每一者的晶体管T1且断开(或保持关闭)存储器单元210和211中的每一者的晶体管T2的值(电压值)。这允许从存储器单元210和211读取信息。电压V2可以具有值，使得存储器单元212到215(在此实例中，未选存储器单元)中的每一者的晶体管T1和T2断开(例如，保持关闭)。电压V3可以具有值，使得可在包含数据线271和存储器单元210的晶体管T1的读取路径以及包含数据线272和存储器单元212的晶体管T1的读取路径(单独读取路径)上形成电流(例如，读取电流)。这允许检测分别耦合到存储器单元210和211的读取路径上的电流。存储器装置200的检测电路系统(未示出)可用以将检测到的电流的值(在从所选存储器单元读取信息期间)转换成从所选存储器单元读取的信息的值(例如，“0”、“1”或多位值的组合)。在图3的实例中，数据线271和272上的检测到的电流的值可以分别转换成从存储器单元210和211读取的信息的值。
在图3所示的读取操作中，施加到相应存取线241、242和243的电压可使得除了存储器单元210和211(所选存储器单元)中的每一者的晶体管T1以外的存储器单元212到215中的每一者的晶体管T1和T2断开(或保持关闭)。取决于存储器单元210的晶体管T1的阈值电压Vt1的值，存储器单元210(所选存储器单元)的晶体管T1可接通或可不接通。取决于存储器单元211的晶体管T1的阈值电压Vt1的值，存储器单元211(所选存储器单元)的晶体管T1可接通或可不接通。例如，如果存储器装置200的存储器单元(例如，210到215)中的每一者的晶体管T1配置(例如，构造)为使得晶体管T1的阈值电压小于零(例如，Vt1<-1V)而不管存储在相应存储器单元210中的信息的值(例如，状态)，则在此实例中，存储器单元210的晶体管T1可接通并传导数据线271上的电流(通过存储器单元210的晶体管T1)。在此实例中，存储器单元211的晶体管T1还可接通并传导数据线272上的电流(通过存储器单元211的晶体管T1)。存储器装置200可以分别基于数据线271和272上的电流的值而确定存储在存储器单元210和211中的信息的值。如上文所描述，存储器装置200可以包含用以在读取操作期间测量数据线271和272上的电流的值的检测电路系统。
图4示出根据本文中描述的一些实施例的包含在存储器装置200的写入操作期间使用的示例电压V4、V5、V6和V7的图2的存储器装置200。图4的实例假定存储器单元210和211为写入操作期间用以将信息存储在存储器单元210和211中的所选存储器单元(例如，目标存储器单元)。假定存储器单元212到215为未被选存储器单元。这意味着在信息存储在图4的实例中的存储器单元210和211中时，不存取存储器单元212到215，且不将信息存储在存储器单元212到215中。
在图4中，电压V4、V5、V6和V7可以表示在存储器装置200的写入操作期间施加到相应存取线241、242和243以及数据线271和272的不同电压。作为实例，电压V4和V5可以分别具有3V和0V的值。这些值是示例值。可以使用不同值。
取决于待存储在存储器单元210和211中的信息的值(例如，“0”或“1”)，电压V6和V7的值可相同或不同。例如，如果存储器单元210和211将存储具有相同值的信息，则电压V6和V7的值可相同(例如，V6＝V7)。作为实例，如果待存储在每个存储器单元210和211中的信息为“0”，则V6＝V7＝0V，并且如果待存储在每个存储器单元210和211中的信息为“1”，则V6＝V7＝1V到3V。
在另一实例中，如果存储器单元210和211将存储具有不同值的信息，则电压V6和V7的值可不同(例如，V6≠V7)。作为实例，如果“0”将存储在存储器单元210中且“1”将存储在存储器单元211中，则V6＝0V且V7＝1V到3V。作为另一实例，如果“1”将存储在存储器单元210中且“0”将存储在存储器单元211中，则V6＝1V到3V且V7＝0V。
1V到3V的电压的范围在此处用作实例。可以使用电压的不同范围。另外，代替将0V(例如，V6＝0V或V7＝0V)施加到特定写入数据线(例如，数据线271或272)以用于将具有值“0”的信息存储到耦合到所述特定写入数据线的存储器单元(例如，存储器单元210或211)，可以将正电压(例如，V6>0V或V7>0V)施加到所述特定数据线。
在图4的存储器装置200的写入操作中，电压V5可以具有值，使得存储器单元212到215(在此实例中，未被选存储器单元)中的每一者的晶体管T1和T2断开(例如，保持关闭)。电压V4可以具有值以接通存储器单元210和211(在此实例中，所选存储器单元)中的每一者的晶体管T2并且形成存储器单元210的电荷存储结构202与数据线271之间的写入路径以及存储器单元211的电荷存储结构202与数据线272之间的写入路径。电流(例如，写入电流)可以形成于存储器单元210(所选存储器单元)的电荷存储结构202与数据线271之间。此电流可能影响(例如，改变)存储器单元210的电荷存储结构202上的电荷量以反映待存储在存储器单元210中的信息的值。电流(例如，另一写入电流)可以形成于存储器单元211(所选存储器单元)的电荷存储结构202与数据线272之间。此电流可能影响(例如，改变)存储器单元211的电荷存储结构202上的电荷量以反映待存储在存储器单元211中的信息的值。
在图4的示例写入操作中，电压V6的值可使得存储器单元210的电荷存储结构202放电或充电，使得存储器单元210的电荷存储结构202上的所得电荷(例如，在放电或充电动作之后剩余的电荷)可反映存储在存储器单元210中的信息的值。类似地，在此实例中，电压V7的值可使得存储器单元211的电荷存储结构202放电或充电，使得存储器单元211的电荷存储结构202上的所得电荷(例如，在放电或充电动作之后剩余的电荷)可反映存储在存储器单元211中的信息的值。
图5A至图7D示出根据本文中描述的一些实施例的图2的存储器装置200的结构相对于X、Y和Z方向的不同视图。为简单起见，省略图5A至图7D以及本文中描述的图式中的其它图(例如，图8A至图12C)所示的大多数元件的横截面线(例如，剖面线)。可从图式的特定图省略存储器装置200(和本文中描述的其它存储器装置)的一些元件，以免混淆正在所述特定图中描述的一个元件(或多个元件)的描述。本文中描述的图式中所示的元件的尺寸(例如，物理结构)未按比例调整。
图5A和图5B示出包含存储器单元210的存储器装置200相对于X、Y和Z方向的不同3维视图(例如，等角视图)。图6A示出包含存储器单元210、211、212和213的存储器装置200相对于X-Z方向的侧视图(例如，横截面图)。图6B示出沿着图6A的线6B-6B截取的视图(例如，横截面图)。图7A示出图6A的存储器装置200的一部分的俯视图(例如，平面图)。应注意，图7A中的存储器单元216、217、218、219、220和221以及数据线273和274(和相关联的信号BL3和BL4)未在图2到图6B中示出。图7D示出图7A的俯视图，包含数据线271、272、273和274(和相关联的信号BL1、BL2、BL3和BL4)以及存取线241、242和243(相关联的信号WL1、WL2、WL3和WL4)的相对位置。为简单起见，从图7D中省略存储器装置200的其它元件。图7B和图7C示出分别沿着图7A的线7B-7B和7C-7C截取的不同视图(例如，横截面图)。
以下描述参考图5A到图7D。图5A和图5B示出存储器装置200的一个存储器单元(例如，存储器单元210)的结构。存储器装置200的其它存储器单元(例如，图7A中的存储器单元211到221)的结构可以与存储器单元210的结构类似或相同。在图2以及图5A到图7D中，相同元件被赋予相同参考标号。从图5A到图7D中省略存储器装置200的一些部分(例如，栅极氧化物和单元隔离结构)，以便不使本文中描述的实施例中的存储器装置200的元件的结构模糊。
如图5A所示，存储器装置200可以包含衬底599，存储器单元210(和存储器装置200的其它存储器单元(未示出))可形成于所述衬底上方。存储器单元210的晶体管T1和T2可相对于衬底599竖直地形成。衬底599可为半导体衬底(例如，基于硅的衬底)或其它类型的衬底。Z方向(例如，竖直方向)为垂直于衬底599(例如，从所述衬底向外)的方向。Z方向还垂直于X方向和Y方向(例如，从X方向和Y方向竖直地延伸)。X方向和Y方向彼此垂直。
如图5A和图5B所示，接地连接297可以包含位于衬底599上方(形成于所述衬底上方)的导电材料(例如，导电区域)的结构(例如，件(例如，层))。用于接地连接297的示例材料包含金属、导电掺杂多晶硅或其它导电材料的件。接地连接297可以耦合到存储器装置200的接地端子(未示出)。图5A和图5B示出接触(例如，直接耦合到)衬底599的接地连接297作为实例。在替代结构中，存储器装置200可以包含接地连接297与衬底599之间的电介质(例如，电介质材料层，未示出)。
如图5A到图7D所示，存储器装置200可以包含形成于接地连接297上方的半导体材料596。半导体材料596可以包含硅、多晶硅或其它半导体材料的结构(例如，件(例如，层))，且可以包含掺杂区(例如，p型掺杂区)或其它导电材料。
如图5A和图7D所示，数据线271、272、273和274(分别与信号BL1、BL2、BL3和BL4相关联)中的每一者可以具有Y方向上的长度、X方向上的宽度和Z方向上的厚度。数据线271、272、273和274中的每一者可以包含可构造为导电线(例如，导电区)的导电材料(或材料组合)。用于数据线271、272、273和274的示例材料包含金属、导电掺杂多晶硅或其它导电材料。
如图5A、图5B和图6A所示，存取线241可以由部分541F与541B(例如，前导电部分与后导电部分)的组合构造(可以包含所述组合)，所述部分可相对于Y方向彼此相对。部分541F和541B中的每一者可以包含导电材料(或材料组合)，其可构造为具有沿X方向连续延伸的长度的导电线(例如，导电区)。因此，部分541F和541B可为彼此相对(例如，沿Y方向彼此相对)的导电线的一部分。
部分541F和541B中的每一者可以包含导电材料(例如，金属、导电掺杂多晶硅或其它导电材料)的结构(例如，件(例如，层))。部分541F和541B中的每一者可以具有X方向上的长度(图5A所示)、Z方向上的宽度(图5A所示)和Y方向上的厚度(图8A所示)。
部分541F和541B可以彼此电耦合。例如，存储器装置200可以包含导电材料(例如，未示出)，所述导电材料可以接触(例如，电耦合到)部分541F和541B，使得部分541F和541B(其作为单个存取线241的一部分)可以由相同的信号(例如，信号WL1)并行地施加。
在存储器装置200的替代结构中，可以省略存储器装置200的存取线中的每一者的两个部分(例如，部分541F和541B)中的一者。例如，省略部分541F或部分541B中的任一者，使得存取线241可以仅包含部分541F或部分541B中的任一者。在图5A到图7D所示的结构中，在每个存取线中包含两个部分(例如，部分541F和541B，以及部分542F和542B)，并且可以帮助在读取操作期间更好地控制存储器装置200的存储器单元中的每一者的晶体管T1(例如，图2中示意性地示出的晶体管T1)。
存储器装置200的每个存储器单元的电荷存储结构202(图5A到图7C)可以包含电荷存储材料(或材料组合)，所述电荷存储材料可以包含半导体材料(例如，多晶硅)的片(例如，层)、金属的片(例如，层)或可以捕获电荷的一种材料(或多种材料)的片。用于存储器装置200的电荷存储结构202以及存取线(例如，存取线241)的部分(例如，图5A中的部分541F和541B)的材料可以相同或可以不同。如图5A所示，电荷存储结构202可以包含相比存取线241的部分541F和541B中的每一者的底部部分更接近衬底599(例如，沿Z方向更接近所述衬底延伸)的部分(例如，底部部分)。
如图6A所示，每个电荷存储结构202可以包含边缘(例如，顶部边缘)202'，并且存取线241的部分541F和541B可以包含相应边缘(例如，底部边缘)541'。图6A示出其中边缘202'距边缘541'特定距离(例如，图6A所示的距离)的实例。然而，电荷存储结构202的边缘202'与部分541F和541B的边缘541'之间的距离可变化。例如，图6A示出边缘541'相对于Z方向低于边缘202'，使得部分541F和541B可以(沿Z方向)与电荷存储结构202重叠。然而，边缘541'可以替代地相对于Z方向高于边缘202'，使得部分541F和541B可以不(沿Z方向)与电荷存储结构202重叠。
如图5A、图5B和图6A所示，存储器装置200可以包含位于数据线271与电荷存储结构202之间的材料520。材料520可以电耦合到存储器单元210的数据线271和电荷存储结构202。如上文所描述，存储器单元210的电荷存储结构202可以形成存储器单元210的存储器元件。因此，存储器单元210可以包含相对于Z方向位于衬底599与材料520之间的存储器元件(其为电荷存储结构202)，且所述存储器元件接触(例如，直接耦合到)材料520。
材料520可以形成存储器单元210的晶体管T2的源极(例如，源极端子)、漏极(例如，漏极端子)、源极与漏极之间的沟道区(例如，写入沟道区)。因此，如图5A、图5B和图6A所示，存储器单元210的晶体管T2的源极、沟道区和漏极可以由例如材料520的相同材料的单个片(或替代地，相同材料组合的单个片)形成。因此，存储器单元210的晶体管T2的源极、漏极和沟道区可以由相同导电类型(例如，n型或p型)的相同材料(例如，材料520)形成。存储器装置200的其它存储器单元也可以类似于存储器单元210包含材料520。
材料520可以包含半导体材料的结构(例如，件(例如，层))。在晶体管T2为NFET(如上文所描述)的实例中，材料520可以包含n型半导体材料(例如，n型硅)。
在另一实例中，形成材料520的半导体材料可以包含氧化物材料的结构(例如，片)。用于材料520的氧化物材料的实例包含半导体氧化物材料、透明导电氧化物材料和其它氧化物材料。
例如，材料520可以包含以下中的至少一种：氧化锌锡(ZTO)、氧化铟锌(IZO)、氧化锌(ZnOx)、氧化铟镓锌(IGZO)、氧化铟镓硅(IGSO)、氧化铟(InOx、In2O3)、氧化锡(SnO2)、氧化钛(TiOx)、氮氧化锌(ZnxOyNz)、氧化镁锌(MgxZnyOz)、氧化铟锌(InxZnyOz)、氧化铟镓锌(InxGayZnzOa)、氧化锆铟锌(ZrxInyZnzOa)、氧化铪铟锌(HfxInyZnzOa)、氧化锡铟锌(SnxInyZnzOa)、氧化铝锡铟锌(AlxSnyInzZnaOd)、氧化硅铟锌(SixInyZnzOa)、氧化锌锡(ZnxSnyOz)、氧化铝锌锡(AlxZnySnzOa)、氧化镓锌锡(GaxZnySnzOa)、氧化锆锌锡(ZrxZnySnzOa)、氧化铟镓硅(InGaSiO)和磷化镓(GaP)。
在存储器装置200中使用上文所列的材料为存储器装置200提供改进和益处。例如，在从所选存储器单元(例如，存储器单元210)读取信息的读取操作期间，来自所选存储器单元的电荷存储结构202的电荷可能泄漏到所选存储器单元的晶体管T2。使用上文所列的材料用于晶体管T2的沟道区(例如，材料520)可减少或防止这种泄漏。这改进了从所选存储器单元读取的信息的准确度，并且改进了存储在本文中描述的存储器装置(例如，存储器装置200)的存储器单元中的信息的保留。
上文所列的材料为材料520的实例。然而，可使用不同于上文所列的材料的其它材料(例如，相对高带隙材料)。
如图5A、图5B和图6A所示，存储器单元210的材料520和电荷存储结构202可以彼此电耦合(例如，直接耦合)，使得材料520可以在存储器单元210的电荷存储结构202与材料520之间无中间材料(例如，无导电材料)的情况下接触存储器单元210的电荷存储结构202。在替代结构(未示出)中，材料520可以电耦合到存储器单元210的电荷存储结构202，使得材料520不直接耦合到(不接触)存储器单元210的电荷存储结构202，但是材料520通过存储器单元210的电荷存储结构202与材料520之间的中间材料(例如，导电材料)耦合到(例如，间接接触)存储器单元210的电荷存储结构202。
如图5A、图5B和图6A所示，存储器单元210可以包含部分510，其可包含半导体材料的结构(例如，件(例如，层))。用于部分510的示例材料可以包含硅、多晶硅(例如，未掺杂或掺杂多晶硅)、锗、硅锗或其它半导体材料，以及半导体氧化物材料(氧化物半导体，例如SnO或其它氧化物半导体)。
如上参考图2所描述，存储器单元210的晶体管T1包含沟道区(例如，读取沟道区)。在图5A、图5B和图6A中，存储器单元210的晶体管T1的沟道区可以包含部分510(例如，可以由所述部分形成)。部分510可以电耦合到数据线271。如上参考图2所描述，存储器单元210可以包含读取路径。在图5A、图5B和图6A中，部分510(例如，存储器单元210的晶体管T1的读取沟道区)可为存储器单元210的读取路径的一部分，其可在从存储器单元210读取信息的读取操作期间携载电流(例如，读取电流)。例如，在从存储器单元210读取信息的读取操作期间，部分510可以在数据线271与接地连接297之间(通过半导体材料596的一部分)传导电流(例如，读取电流)。读取电流的方向可为从数据线271到接地连接297(通过部分510和半导体材料596的一部分)。在其中晶体管T1为PFET且晶体管T2为NFET的实例中，形成部分510的材料可以具有与材料520不同的导电类型。例如，部分510可以包含p型半导体材料(例如，p型硅)区，并且材料520可以包含n型半导体材料(例如，n型磷化镓(GaP))区。
如图5A、图5B和图6A所示，存储器单元210可以包含电介质材料515A和515B。电介质材料515A和515B可以为将电荷存储结构202和材料520中的每一者与部分510电分离的栅极氧化物区。电介质材料515A和515B还可以将电荷存储结构202与半导体材料596电分离。
用于电介质材料515A和515B的示例材料包含二氧化硅、氧化铪(例如，HfO2)、氧化铝(例如，Al2O3)或其它电介质材料。在存储器装置200的示例结构中，电介质材料515A和515B包含高k电介质材料(例如，介电常数大于二氧化硅的介电常数的电介质材料)。使用这种高k电介质材料(而非二氧化硅)可改进存储器装置200的性能(例如，减少电流泄漏、增加晶体管T1的驱动能力或这两者)。
如图6A所示，存储器装置200的存储器单元(例如，存储器单元210、211、216和217)可以共享(例如，可以电耦合到)半导体材料596。例如，存储器装置200的存储器单元的读取沟道区(例如，存储器单元210、211、216和217中的每一者的部分510)可以接触(例如，可以电耦合到)半导体材料596。
如图5A、图5B和图6A所示，存储器装置200可以包含在存储器装置200的存储器单元(例如，图6A中的存储器单元210、211、216和217)下面的导电区597(例如，共同导电板)。导电区597可以包含半导体材料596的材料(例如，掺杂多晶硅)和接地连接297的材料(例如，金属或掺杂多晶硅)中的至少一种。例如，导电区597可以包含半导体材料596的材料、接地连接297的材料，或半导体材料596与接地连接297的材料的组合。因此，如图6A所示，存储器装置200的存储器单元(例如，存储器单元210、211、216和217)可以共用导电区597(其可以包含半导体材料596与接地连接297的任何组合)。
如图6A所示，存储器装置200可以包含导电结构503Y，所述导电结构中的每一者可位于(例如，形成于)两个相应相邻存储器单元之间(例如，存储器单元210与211之间或存储器单元216与217之间)。存储器装置200可以包含用以将导电结构503Y与半导体材料596和与电荷存储结构202相应存储器单元210电分离(例如，隔离)的电介质材料(例如，二氧化硅)545A、545B和545C。
如图6A所示，每个导电结构503Y可以包含边缘(例如，顶部边缘)503Y'。图6A示出其中边缘503Y'距边缘541'特定距离(例如，图6A所示的距离)的实例。然而，导电结构503Y的边缘503Y'与部分541F和541B的边缘541'之间的距离可变化。例如，图6A示出边缘541'相对于Z方向低于边缘503Y'。然而，边缘541'可替代地相对于Z方向高于边缘503Y'。
导电结构503Y(图6A)可为相邻存储器单元的相邻电荷存储结构202之间的屏蔽件(例如，电容耦合隔离结构)。例如，存储器单元210与211(相邻存储器单元)之间的导电结构503Y可为存储器单元210与211的电荷存储结构202之间的屏蔽件。在另一实例中，存储器单元216与217(相邻存储器单元)之间的导电结构503Y(图6A)可为存储器单元261与217的电荷存储结构202之间的屏蔽件。
在存储器装置200的相邻存储器单元的相邻电荷存储结构(例如，电荷存储结构202)之间包含导电结构503Y(例如，电容耦合隔离结构)可减少相邻存储器单元的相邻电荷存储结构之间的电容耦合。相邻电荷存储结构之间的电容耦合的减少可改进存储器装置200的操作(例如，改进读取信号容限)。
导电结构503Y可以包含金属、多晶硅(例如，导电掺杂多晶硅)或其它导电材料(或导电材料的组合)。用于导电结构503Y的导电掺杂多晶硅可为n型导电多晶硅(例如，重掺杂n型多晶硅(N+多晶硅))或p型导电多晶硅(例如，重掺杂p型多晶硅(P+多晶硅))。
如图5A和图5B所示，部分541F的一部分可与部分510的一部分和材料520的一部分相邻，并且可横跨(例如，在X方向上重叠)部分510的一部分和材料520的一部分。如上文所描述，部分510可以形成晶体管T1的读取沟道区的一部分，并且材料520可以形成晶体管T2的写入沟道区的一部分。因此，如图5A和图5B所示，部分541F的一部分可以分别横跨(例如，重叠)晶体管T1和T2的读取和写入沟道的一部分(例如，在Y方向上的一侧(例如，前侧))。类似地，部分541B的一部分可以与部分510和材料520的一部分相邻，并且可跨越(例如，在X方向上重叠)部分510的一部分(例如，在Y方向上的另一侧(例如，与前侧相对的背侧))和材料520的一部分。如图7所示，存取线241的部分541F和541B中的每一者还可横跨(例如，在X方向上重叠)部分510的一部分(例如，晶体管T1的读取沟道区的一部分)和存储器装置200的其它存储器单元(例如，存储器单元211、216和217)的材料520的一部分(例如，晶体管T2的写入沟道区的一部分)。存取线241横跨(例如，重叠)部分510和材料520使得存取线241(单个存取线)可控制(例如，接通或断开)存储器单元210、211、216和217的晶体管T1和T2两者。
如图6A所示，存储器装置200可以包含电介质材料(例如，二氧化硅)526，其可形成使存储器装置200的两个相邻(在X方向上相邻的)存储器单元的部分电分离(例如，隔离)的结构(例如，电介质)。例如，存储器单元210与211之间的电介质材料526可以将存储器单元210的材料520(例如，晶体管T2的写入沟道区)与存储器单元211的材料520(例如，晶体管T2的写入沟道区)电分离，并且将存储器单元210的电荷存储结构202与存储器单元211的电荷存储结构202电分离。
如图6A所示，存储器装置200可以包含电介质部分555。两个相邻存储器单元(例如，存储器单元211和216)的部分(例如，读取沟道)510可以通过电介质部分555中的一者彼此电分离。存储器装置200的存储器单元的一些部分(例如，材料)可以邻近电介质部分555当中的相应电介质部分的侧壁(例如，相对于Z方向的竖直部分)形成(例如，形成于所述侧壁上)。例如，如图6A所示，存储器单元210的部分510(例如，半导体材料部分)可以邻近电介质部分555的侧壁(未标记)(在存储器单元210的左边)形成(例如，形成于所述侧壁上)。在另一实例中，存储器单元211的部分510(例如，半导体材料部分)可以邻近存储器单元211与216之间的电介质部分555的侧壁(未标记)形成(例如，形成于所述侧壁上)。
如图6B所示，存储器装置200可以包含用以将存取线241的部分541F和541B与存储器单元210的其它元件(例如，与部分510)、电荷存储结构202和材料520电分离的电介质材料518F和518B(例如，氧化物区)。用于电介质材料518F和518B的一种材料(或多种材料)可以与电介质材料515A和515B的一种材料(或多种材料)相同(或替代地，不同)。用于部分518F和518B的示例材料可以包含二氧化硅、氧化铪(例如，HfO2)、氧化铝(例如，Al2O3)或其它电介质材料。
如图6B所示，部分541F和541B可以与存储器单元210的材料520和电荷存储结构202的相应侧相邻。例如，部分541F可以与材料520和电荷存储结构202中的每一者的一部分的一侧(例如，图6B的视图中的在X方向上的右侧)相邻。在另一实例中，部分541B可以与材料520和电荷存储结构202中的每一者的一部分的另一侧(例如，图6B的视图中的在X方向上的左侧(与右侧相对))相邻。
以上描述侧重于存储器单元210的结构。存储器装置200的其它存储器单元(例如，图6A中的存储器单元211、216和217)可以包含以与上文所描述的存储器单元210的元件类似或相同的方式构造的元件。例如，如图6A所示，存储器单元211可以包含电荷存储结构202、沟道区(例如，写入沟道区)520、部分510(例如，读取沟道区)以及电介质材料525A和525B。用于电介质材料525A和525B的一种材料(或多种材料)可以与用于电介质材料515A和515B的一种材料(或多种材料)相同。
图7A示出图6A的存储器装置200的一部分的俯视图。图7B和图7C示出分别沿着图7A的线7B-7B和7C-7C截取的不同视图。如图7B所示，导电结构503Y可以通过电介质材料545C与半导体材料596电分离，如上文还参考图6A所描述。如图7C所示，相应存储器单元210、212和214的部分510(例如，读取沟道)可以接触(例如，可以电耦合到)数据线271和半导体材料596。
如图7A所示，存储器单元(例如，存储器单元211到221)可以按矩阵(或矩阵样)图案布置，使得存储器单元中的每一者可在一个方向(例如，X方向)上具有相邻存储器单元(例如，邻近存储器单元)，且在另一方向(例如，Y方向)上具有另一相邻存储器单元(例如，另一邻近存储器单元)。例如，存储器单元211在X方向上与存储器单元210相邻，并且存储器单元212在Y方向上与存储器单元210相邻。
如图7A所示，存储器装置200的导电结构503Y中的每一者可以沿Y方向在相应存储器单元的电荷存储结构202之间连续延伸(例如，可具有长度)。例如，(存储器单元210与211之间的)导电结构503Y可以沿Y方向在存储器单元210与211的电荷存储结构202之间、在存储器单元212与213的电荷存储结构202之间以及在存储器单元214与215的电荷存储结构202之间连续地延伸。在另一实例中，(存储器单元216与217之间的)导电结构503Y可以沿Y方向在存储器单元216与217的电荷存储结构202之间、在存储器单元218与219的电荷存储结构202之间以及在存储器单元220与221的电荷存储结构202之间连续地延伸。
如图7A所示，存储器装置200可以包含耦合到导电结构503Y和节点503N的导电路径503P。为简单起见，导电路径503P在图7A中示出为线。然而，导电路径503P可以包含可具有导电材料的导电结构，所述导电材料可与导电结构503Y的一种材料(或多种材料)相同(或不同)。节点503N可为可经构造以接收电压Vshield_Y的导电区的一部分。在存储器装置200的操作期间，电压Vshield_Y可以具有恒定电压值(例如，接地电位(例如，0V)或正值)。如上文所提及，导电结构503Y可以减少存储器装置200的相邻存储器单元的相邻电荷存储结构202之间的电容耦合。然而，将导电结构503Y与半导体材料596分离(如图6A所示)且提供具有恒定值(或相对恒定值)的电压Vshield_Y可提高电荷存储结构202的电容。这可进一步改进存储器装置200的操作(例如，进一步改进读取信号容限)。
如上文所描述的存储器装置200的连接和结构可以实现交叉点操作，因为可在存储器装置200的操作(例如，读取或写入操作)期间使用单个存取线(例如，存取线241)和单个数据线(例如，数据线271)存取存储器装置200的存储器单元(例如，存储器单元210)。可部分地归因于存储器单元(例如，存储器单元210到215)中的每一者的晶体管T1的端子(例如，源极端子)耦合到接地连接(例如，接地连接297)而实现这种交叉点操作。这种接地连接使得所选存储器单元的晶体管T1的端子(例如，源极端子)处的电压电平可保持不变(例如，在0V处保持未切换)，由此实现交叉点操作。存储器装置200的交叉点操作和结构可提供与一些常规易失性存储器装置(例如，DRAM装置)相比更好的存储器性能。
图8A到图8D示出根据本文中描述的一些实施例的包含导电结构503Y和导电结构891、892、893和894的存储器装置800。存储器装置800可以包含与上文参考图2到图7D所描述的存储器装置200的元件类似或相同的元件。为简单起见，对存储器装置200与800之间的类似或相同元件的描述被赋予相同标签且不重复其描述。
图8A示出可与图6A的存储器装置200的侧视图类似的存储器装置800的侧视图(例如，横截面图)。图8B示出图8A的存储器装置800的一部分的俯视图(例如，平面图)。图8B和图8C示出分别沿着图8A的线8B-8B和8C-8C截取的不同视图(例如，横截面图)。为简单起见，从图8A到图8D中省略存储器装置800的一些元件(例如，存取线)。如图8A和图8C所示，存储器装置800可以具有参考图5A到图7C所描述的结构503Y(沿Y方向延伸)。
存储器装置200与800之间的差异包含存储器装置800中的导电结构891、892、893和894(图8A和图8B)以及将导电结构891、892、893和894彼此电分离的电介质材料(例如，二氧化硅)865。导电结构891、892、893和894可为导电区897的部分，所述导电区与图6A的导电区597类似。然而，与包含由存储器装置200(图6A)的存储器单元的读取沟道区(例如，部分510)共享(例如，共用)的区域(例如，半导体材料596)的导电区597不同，图8A的导电结构891、892、893和894可不由存储器装置800的存储器单元的部分510共享(例如，不共用)。如图8A所示，存储器装置800的存储器单元的部分510可以分别耦合到相应导电结构891、892、893和894。
如图8B所示，导电结构891、892、893和894中的每一者可以定位成具有沿Y方向(例如，与数据线271、272、273和274的长度的方向相同)延伸的长度。导电结构891、892、893和894可以包含可由半导体材料形成的相应导电区，所述半导体材料可包含掺杂区(例如，p型掺杂区)。替代地，导电结构891、892、893和894可以包含其它导电材料(例如，金属)。
如图8B所示，共享数据线(数据线271、272、273和274中的一者)的存储器单元的部分510(在Y方向上)可以耦合到导电结构891、892、893和894当中的相应导电结构。例如，如图8B和图8D所示，共享数据线271的存储器单元210、212和214的部分510可以耦合到导电结构891。存储器装置800的其它存储器单元的部分510可以耦合到导电结构892、893和894当中的相应导电结构，如图8B所示。
图8A示出其中接地连接297可以包含耦合到导电结构891、892、893和894的单个导电区的实例。然而，在存储器装置800的替代结构中，接地连接297分离(例如，图案化)成位于下方(例如，正下方)的部分(例如，四个部分)，并且电耦合到导电结构891、892、893和894当中的相应导电材料。在这种替代结构中，存储器装置800可以在接地连接297的相应部分之间包含电介质材料(例如，类似电介质材料865)。
图9A到图9D示出根据本文中描述的一些实施例的包含沿X方向延伸的导电结构903X的存储器装置900。图9A示出可与分别地图6A和图8A的存储器装置200和800的侧视图类似的存储器装置900的侧视图(例如，横截面图)。图9B示出图9A的存储器装置900的一部分的俯视图(例如，平面图)。图9B和图9C示出分别沿着图9A的线9B-9B和9C-9C截取的不同视图(例如，横截面图)。为简单起见，从图9A到图9D中省略存储器装置900的一些元件(例如，存取线)。
如图9A到图9D所示，存储器装置900包含与存储器装置200和800的元件类似(或相同)的元件。为简单起见，存储器装置200、800和900之间的类似或相同元件被赋予相同标签且不重复其描述。
存储器装置200与900之间的差异包含存储器装置900中的导电结构903X。如图9A和图9B所示，存储器装置900在Y方向上不含(不包含)导电结构(例如，不含导电结构503Y)。然而，存储器装置900可以在X方向上包含导电结构903X。作为比较，存储器装置200在X方向上不含(不包含)导电结构，类似存储器装置900的导电结构903X。导电结构903X的一种材料(或多种材料)可以与导电结构503Y的一种材料(或多种材料)相同(或不同)。
如图9B所示，存储器装置200的导电结构903X中的每一者可以沿X方向在存储器装置900的相应存储器单元的电荷存储结构202之间连续地延伸(例如，可以具有长度)。例如，存储器单元210与212之间的导电结构903X可以沿Y方向在存储器单元210与212的电荷存储结构202之间、在存储器单元211与213的电荷存储结构202之间、在存储器单元216与218的电荷存储结构202之间以及在存储器单元217与219的电荷存储结构202之间连续地延伸。在另一实例中，存储器单元212与214之间的导电结构903X可以沿Y方向在存储器单元212与214的电荷存储结构202之间、在存储器单元213与215的电荷存储结构202之间、在存储器单元218与220的电荷存储结构202之间以及在存储器单元219与221的电荷存储结构202之间连续地延伸。
如图9C所示，导电结构903X可以通过电介质材料945和865与接地连接297电分离。电介质材料945和865可以具有不同电介质材料中的相同电介质材料(例如，二氧化硅)。
如图9B和图9D所示，类似图8B的存储器装置800，存储器装置900的共享数据线(数据线271、272、273和274中的一者)的存储器单元的部分510(在Y方向上)可以耦合到导电结构891、892、893和894当中的相应导电结构(例如，导电区)。例如，如图9B和图9D所示，共享数据线271的存储器单元210、212和214的部分510可以耦合到导电结构891。如图9B所示，存储器装置900的其它存储器单元的部分510可以耦合到导电结构892、893和894当中的相应导电结构。
图9A示出其中接地连接297可以包含耦合到导电结构891、892、893和894的单个导电区的实例。然而，在存储器装置900的替代结构中，接地连接297分离(例如，图案化)成位于下方(例如，正下方)的部分(例如，四个部分)，并且电耦合到导电结构891、892、893和894当中的相应导电材料。在这种替代结构中，存储器装置900可以在接地连接297的相应部分之间包含电介质材料(例如，类似电介质材料865)。
图9A和图9B示出存储器装置900的存储器单元的部分510(例如，读取沟道)耦合到存储器装置900的相应导电结构891、892、893和894。在替代结构中，导电结构891、892、893和894可以用导电区(例如，类似存储器装置200的图6A的半导体材料596的单个区)代替。在这种替代结构中，存储器装置900的存储器单元的部分510可以耦合到相同区，所述区可与存储器装置200的图6A的半导体材料596类似或相同。
如图9A所示，存储器装置900可以包含耦合到导电结构903X和节点903N的导电路径903P。为简单起见，导电路径903P在图9A中示出为线。然而，导电路径90P可以包含可具有导电材料的导电结构，所述导电材料可与导电结构903X的一种材料(或多种材料)相同(或不同)。节点903N可为可经构造以接收电压Vshield_X的导电区的一部分。在存储器装置200的操作期间，电压Vshield_X可以具有恒定电压值(例如，接地电位(例如，0V)或正值)。类似上文所描述的存储器装置200和800的导电结构503Y，存储器装置900的导电结构903Y可以减少存储器装置900的相邻存储器单元的相邻电荷存储结构202之间的电容耦合，以改进存储器装置200的操作(例如，改进读取信号容限)。另外，提供具有恒定值(或相对恒定值)的电压Vshield_Y可提高存储器装置900的电荷存储结构202的电容。这可进一步改进存储器装置900的操作(例如，进一步改进读取信号容限)。
图10A到图10D示出根据本文中描述的一些实施例的包含沿Y方向延伸的导电结构503Y和沿X方向延伸的导电结构903X的存储器装置1000。图10A示出可与分别地图8A和图9A的存储器装置800和900的侧视图类似的存储器装置1000的侧视图(例如，横截面图)。图10B示出图10A的存储器装置1000的一部分的俯视图(例如，平面图)。图10B和图10C示出分别沿着图10A的线10B-10B和10C-10C截取的不同视图(例如，横截面图)。为简单起见，从图10A到图10D中省略存储器装置1000的一些元件(例如，存取线)。
如图10A到图10D所示，存储器装置1000包含与存储器装置800(图8A到图8D)和存储器装置900(图9A到图9D)的元件类似(或相同)的元件。例如，如图10B所示，存储器装置1000包含分别包含在存储器装置800和900中的导电结构503Y和903X两者。为简单起见，存储器装置800、900和1000之间的类似或相同元件被赋予相同标签且不重复其描述。
如图10B所示，导电结构503Y和903X可以沿彼此垂直的方向(例如，分别地，Y方向和X方向)延伸。导电结构503Y和903X可以彼此接触(例如，可为电的)。电压Vshield_X和Vshield_Y可以在存储器装置1000的操作期间具有相同值。例如，电压Vshield_X和Vshield_Y可为接地电位(例如，0V)或可以具有相同正值。
如图10C所示，导电结构503Y和903X可在Z方向上具有相同高度。替代地，导电结构503Y和903X可在Z方向上具有不同高度。
图10A示出其中接地连接297可以包含耦合到导电结构891、892、893和894的单个导电区的实例。然而，在存储器装置1000的替代结构中，接地连接297分离(例如，图案化)成位于下方(例如，正下方)的部分(例如，四个部分)，并且电耦合到导电结构891、892、893和894当中的相应导电材料。在这种替代结构中，存储器装置1000可以在接地连接297的相应部分之间包含电介质材料(例如，类似电介质材料865)。
图10A和图10B示出存储器装置1000的存储器单元的部分510(例如，读取沟道)耦合到存储器装置1000的相应导电结构891、892、893和894。在替代结构中，导电结构891、892、893和894可以用导电区(例如，类似存储器装置200的图6A的半导体材料596的单个区)代替。在这种替代结构中，存储器装置1000的存储器单元的部分510可以耦合到相同区，所述区可与存储器装置200的图6A的半导体材料596类似或相同。
在图10B中，电压Vshield_X和Vshield_Y可在存储器装置1000的操作期间具有相同值(或不同值)。导电结构503Y和903X可使得存储器装置1000类似上文所描述的存储器装置800和900，可具有改进和益处(例如，读取信号容限方面的改进)。
图11A到图11D示出根据本文中描述的一些实施例的包含沿Y方向延伸的导电结构503Y和沿X方向延伸的导电结构1103X的存储器装置1100。图11A示出可与图10A的存储器装置1000的侧视图类似的存储器装置1100的侧视图(例如，横截面图)。图11B示出图11A的存储器装置1100的一部分的俯视图(例如，平面图)。图11B和图11C示出分别沿着图11A的线11B-11B和11C-11C截取的不同视图(例如，横截面图)。为简单起见，从图11A到图11D中省略存储器装置1100的一些元件(例如，存取线)。
如图11A到图11D所示，存储器装置1100包含与存储器装置1000的元件类似(或相同)的元件。例如，如图11B所示，存储器装置1100可以包含沿Y方向延伸的导电结构(例如，导电结构503Y)和沿X方向延伸的导电结构(例如，导电结构1103X)。导电结构1103X的一种材料(或多种材料)可以与导电结构903X(图9B)的一种材料(或多种材料)相同(或不同)。
不同于图9B的存储器装置1000的导电结构903X，图11B的存储器装置1100的导电结构1103X可不在存储器装置1100的一些存储器单元的电荷存储结构202之间连续地延伸。例如，存储器单元210与212之间以及存储器单元211与213之间的导电结构1103X可以沿X方向延伸，但它可不延伸到存储器单元210和212的部分(例如，读取沟道)510的边界(例如，边缘)之外以及存储器单元212和213的部分(例如，读取沟道)510的边界(例如，边缘)之外。在另一实例中，存储器单元216与218之间以及存储器单元217与219之间的导电结构1103X可以沿X方向延伸，但它可不延伸到存储器单元216和218的部分(例如，读取沟道)510的边界(例如，边缘)之外以及存储器单元217和219的部分(例如，读取沟道)510的边界(例如，边缘)之外。
图11B示出其中每个导电结构1103X的(沿X方向的)长度延伸到相应电荷存储结构202的边缘的实例。然而，每个导电结构1103X的长度可为可变长度。例如，不同于图11B所示的长度，每个导电结构1103X的长度可不延伸到相应电荷存储结构202的边缘。作为实例，存储器单元210与212之间以及存储器单元211与213之间的导电结构1103X的长度可沿X方向在存储器单元210与212的电荷存储结构202之间延伸到大约一半的距离(或者大于或小于一半的距离但不延伸到边缘)。在另一实例中，存储器单元210与212之间以及存储器单元211与213之间的导电结构1103X的长度可沿X方向在存储器单元211与213的电荷存储结构202之间仅延伸大约一半的距离(或者大于或小于一半的距离但不延伸到边缘)。
图11A示出其中接地连接297可以包含耦合到导电结构891、892、893和894的单个导电区的实例。然而，在存储器装置1100的替代结构中，接地连接297分离(例如，图案化)成位于下方(例如，正下方)的部分(例如，四个部分)，并且电耦合到导电结构891、892、893和894当中的相应导电材料。在这种替代结构中，存储器装置1100可以在接地连接297的相应部分之间包含电介质材料(例如，类似电介质材料865)。
图11A和图11B示出存储器装置1100的存储器单元的部分510(例如，读取沟道)耦合到存储器装置1100的相应导电结构891、892、893和894。在替代结构中，导电结构891、892、893和894可以用导电区(例如，类似存储器装置200的图6A的半导体材料596的单个区)代替。在这种替代结构中，存储器装置1100的存储器单元的部分510可以耦合到相同区，所述区可与存储器装置200的图6A的半导体材料596类似或相同。
如图11B所示，存储器装置1100可以类似图10B的存储器装置1000，包含导电路径503P和节点503N。导电路径903P和节点903N可以与图10B的存储器装置1000的导电路径和节点类似或相同。导电结构503Y和1103X可使得存储器装置1100类似上文所描述的存储器装置1000，可具有改进和益处(例如，读取信号容限方面的改进)。
图12A、图12B和图12C示出根据本文中描述的一些实施例的包含存储器单元的多个叠组的存储器装置1200的结构的不同视图。图12A示出存储器装置1200的分解图(例如，Z方向上的)。图12B示出存储器装置1200的X方向和Z方向上的侧视图(例如，横截面图)。图12C示出存储器装置1200的Y方向和Z方向上的侧视图(例如，横截面图)。
如图12A所示，存储器装置1200可以包含叠组(存储器单元的叠组)12050、12051、12052和12053，所述叠组在分解图中彼此分开示出以帮助易于查看存储器装置1200的叠组结构。实际上，叠组12050、12051、12052和12053可以其中一个叠组可在衬底(例如，半导体(例如，硅)衬底)1299上方形成(例如，堆叠)于另一叠组上方的布置彼此附接。例如，如图12A所示，叠组12050、12051、12052和12053可在垂直于衬底1299的Z方向上形成(例如，相对于衬底1299在Z方向上竖直地形成)。
如图12A所示，叠组12050、12051、12052和12053中的每一者可具有布置于X方向和Y方向上(例如，在X方向上以行布置且在Y方向上以列布置)的存储器单元。例如，叠组12050可以包含(例如，以行布置的)存储器单元12100、12110、12120和12130，(例如，以行布置的)存储器单元12200、12210、12220和12230以及(例如，以行布置的)存储器单元12300、12310、12320和12330。
叠组12051可以包含(例如，以行布置的)存储器单元12101、12111、12121和12131，(例如，以行布置的)存储器单元12201、12211、12221和12231以及(例如，以行布置的)存储器单元12301、12311、12321和12331。
叠组12052可以包含(例如，以行布置的)存储器单元12102、12112、12122和12132，(例如，以行布置的)存储器单元12202、12212、12222和12232以及(例如，以行布置的)存储器单元12302、12312、12322和12332。
叠组12053可以包含(例如，以行布置的)存储器单元12103、12113、12123和12133，(例如，以行布置的)存储器单元12203、12213、12223和12233以及(例如，以行布置的)存储器单元12303、12313、12323和12333。
如图12A所示，叠组12050、12051、12052和12053可以分别位于(例如，沿Z方向竖直地形成于)存储器装置1200的层级(例如，部分)1250、1251、1252和1253上。叠组12050、12051、12052和12053的布置形成存储器装置1200的存储器单元的3维(3D)结构，因为存储器装置1200的存储器单元的不同层级可以位于(例如，形成于)不同层级(例如，
存储器装置1200的不同竖直部分)1250、1251、1252和1253中。
叠组12050、12051、12052和12053可以一次一个叠组的方式形成。例如，可按叠组12050、12051、12052和12053的次序依序形成叠组12050、12051、12052和12053(例如，首先形成叠组12051并且最后形成叠组12053)。在此实例中，可在形成另一叠组(例如，叠组12050)的存储器单元之后或在形成另一叠组(例如，叠组12052)的存储器单元之前形成一个叠组(例如，叠组12051)的存储器单元。替代地，可并发地(例如，同时)形成叠组12050、12051、12052和12053，使得可同时形成叠组12050、12051、12052和12053的存储器单元。例如，可并发地形成存储器装置1200的层级1250、1251、1252和1253中的存储器单元。
结构叠组12050、12051、12052和12053可包含上文参考图1到图11D所描述的存储器装置200、800、900、1000和1100的结构。例如，叠组12050、12051、12052和12053的存储器单元的结构可包含上文所描述的相应存储器装置200、800、900、1000和1100的存储器单元和导电结构(例如，电容耦合隔离结构)503Y、903X和1103X的结构。
存储器装置1200可包含数据线(例如，位线)和存取线(例如，字线)以存取叠组12050、12051、12052和12053的存储器单元。为简单起见，从图12A中省略存储器单元的数据线和存取线。然而，存储器装置1200的数据线和存取线可分别与上文参考图1到图11D描述的存储器装置的数据线和存取线类似。
图12A示出包含四个叠组(例如，12050、12051、12052和12053)的存储器装置1200作为实例。然而，叠组的数目可不同于四个。图12A示出包含存储器单元的一个层级(例如，层)的叠组12050、12051、12052和12053中的每一者作为实例。然而，叠组中的至少一者(例如，叠组12050、12051、12052和12053中的一或多个)可具有存储器单元的两个(或更多个)层级。图12A示出其中叠组12050、12051、12052和12053中的每一者包含在X方向上的四个存储器单元(例如，在一行中)和在Y方向上的三个存储器单元(例如，在一列中)的实例。然而，行、列或这两者中的存储器单元的数目可变化。由于存储器装置1200可包含存储器装置200、800、900、1000和1100的结构，因此存储器装置1200也可类似存储器装置200、800、900、1000和1100具有改进和益处。
设备(例如，存储器装置100、200、800、900、1000、1100和1200)和方法(例如，存储器装置100和200的操作)的说明旨在提供对各种实施例的结构的一般理解且并不旨在提供对可能借助本文中描述的结构的设备的所有元件和特征的完整描述。本文中的设备是指例如装置(例如，存储器装置100、200、800、900、1000、1100和1200中的任一者)或系统(例如，可包含存储器装置100、200、800、900、1000、1100和1200中的任一者的电子物件)。
上文参考图1到图12C所描述的组件中的任一者可以数种方式实施，包含通过软件模拟。因此，设备(例如，存储器装置100、200、800、900、1000、1100和1200)或上文所描述的这些存储器装置中的每一者的部分可全部在本文中表征为多个“模块”(或“一个模块”)。此类模块可包含硬件电路系统、单处理器和/或多处理器电路、存储器电路、软件程序模块和对象和/或固件及其组合，如对于各种实施例的特定实施方案来说需要和/或适当的。例如，此类模块可包含于系统操作模拟包中，例如软件电信号模拟包、电力使用及范围模拟包、电容-电感模拟包、电力/散热模拟包、信号发射-接收模拟包，和/或用于操作或模拟各种潜在实施例的操作的软件及硬件的组合。
本文中描述的存储器装置(例如，存储器装置100、200、800、900、1000、1100和1200)可包含于设备(例如，电子电路系统)中，所述设备例如高速计算机、通信和信号处理电路系统、单处理器或多处理器模块、单个或多个嵌入式处理器、多核处理器、消息信息交换机，以及包含多层、多芯片模块的专用模块。这些设备可进一步包含为多种其它设备(例如，电子系统)(例如电视机、蜂窝电话、个人计算机(例如，膝上型计算机、台式计算机、手持式计算机、平板计算机等)、工作站、无线电、视频播放器、音频播放器(例如，MP3(动画专家组、音频层3)播放器)、车辆、医疗器件(例如，心脏监视器、血压监视器等)、机顶盒等)内的子组件。
上文参考图1到图12C所描述的实施例包含设备和操作所述设备的方法。所述设备中的一者包含：第一存储器单元，其包含第一晶体管和第二晶体管，所述第一晶体管具有耦合在数据线与导电区之间的第一沟道区以及位于第一数据线与所述导电区之间的第一电荷存储结构，所述第二晶体管具有耦合到所述第一数据线和所述第一电荷存储结构且位于所述第一数据线与所述第一电荷存储结构之间的第二沟道区；第二存储器单元，其包含第三晶体管和第四晶体管，所述第三晶体管具有耦合在第二数据线与所述导电区之间的第三沟道区以及位于所述第二线与所述导电区之间的第二电荷存储结构，所述第四晶体管具有耦合到所述第二数据线和所述第二电荷存储结构且位于所述第二数据线与所述第二电荷存储结构之间的第四沟道区；导电线，其形成所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的每一者的栅极；以及导电结构，其位于所述第一电荷存储结构与所述第二电荷存储结构之间且与所述导电区电分离。描述了包含额外设备和方法的其它实施例。
在具体实施方式和权利要求书中，相对于两个或更多个元件(例如，材料)使用的术语“在…上”，例如一个“在另一个上”意味着元件之间(例如，材料之间)的至少一些接触。术语“上方”意味着元件(例如，材料)极为接近，但可能具有一或多个额外介入元件(例如，材料)从而使得接触是可能的但不是要求的。“在…上”或“在…上方”都不暗示如本文中使用的任何方向性，除非如此陈述。
在具体实施方式和权利要求书中，通过术语“中的至少一者”接合的物件列表可意味着所列物件的任何组合。例如，如果列举物件A和B，则短语“A和B中的至少一者”意味着仅A；仅B；或A和B。在另一实例中，如果列举物品A、B和C，那么短语“A、B和C中的至少一个”意味着仅A；仅B；仅C；A和B(不包含C)；A和C(不包含B)；B和C(不包含A)；或所有的A、B和C。物件A可包含单个元件或多个元件。物件B可包含单个元件或多个元件。物件C可包含单个元件或多个元件。
在具体实施方式和权利要求书中，通过术语“中的一者”接合的物件列表可意味着所列物件中的仅一个。例如，如果列举物件A和B，则短语“A和B中的一者”意味着仅A(不包含B)或仅B(不包含A)。在另一实例中，如果列举物件A、B和C，则短语“A、B和C中的一者”意味着仅A；仅B；或仅C。物件A可包含单个元件或多个元件。物件B可包含单个元件或多个元件。物件C可包含单个元件或多个元件。
以上描述及图式说明本发明主题的一些实施例，以使本领域的技术人员能够实践本发明主题的实施例。其它实施例可并有结构性、逻辑、电性、工艺以及其它变化。实例仅代表可能的变化。一些实施例的部分和特征可包含在其它实施例的那些部分和特征中，或代替那些部分和特征。在阅读和理解以上描述后，本领域的技术人员将显而易见许多其它实施例。

Claims (20)

1.一种设备，其包括：
第一数据线；
第二数据线；
导电区；
第一存储器单元，其包含第一晶体管和第二晶体管，所述第一晶体管包含耦合在所述第一数据线与所述导电区之间的第一沟道区以及位于所述第一数据线与所述导电区之间的第一电荷存储结构，所述第二晶体管包含耦合到所述第一数据线和所述第一电荷存储结构且位于所述第一数据线与所述第一电荷存储结构之间的第二沟道区；
第二存储器单元，其包含第三晶体管和第四晶体管，所述第三晶体管包含耦合在所述第二数据线与所述导电区之间的第三沟道区以及位于所述第二数据线与所述导电区之间的第二电荷存储结构，所述第四晶体管包含耦合到所述第二数据线和所述第二电荷存储结构且位于所述第二数据线与所述第二电荷存储结构之间的第四沟道区；
导电线，其形成所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的每一者的栅极；以及
导电结构，其位于所述第一电荷存储结构与所述第二电荷存储结构之间且与所述导电区电分离。
2.根据权利要求1所述的设备，其中所述导电结构包含导电掺杂多晶硅。
3.根据权利要求1所述的设备，其中所述导电结构包含金属。
4.根据权利要求1所述的设备，其中所述导电区包含接地连接。
5.根据权利要求1所述的设备，其中所述第一沟道区和所述第三沟道区包含第一材料，所述第二沟道区和所述第四沟道区包含不同于所述第一材料的第二材料。
6.根据权利要求1所述的设备，其中所述第一沟道区和所述第三沟道区中的每一者包含半导体材料。
7.根据权利要求1所述的设备，其中所述第二沟道区和所述第四沟道区中的每一者包含半导电氧化物材料。
8.根据权利要求1所述的设备，其中所述第二沟道区和所述第四沟道区包含以下中的至少一种：氧化锌锡(ZTO)、氧化铟锌(IZO)、氧化锌(ZnOx)、氧化铟镓锌(IGZO)、氧化铟镓硅(IGSO)、氧化铟(InOx、In2O3)、氧化锡(SnO2)、氧化钛(TiOx)、氮氧化锌(ZnxOyNz)、氧化镁锌(MgxZnyOz)、氧化铟锌(InxZnyOz)、氧化铟镓锌(InxGayZnzOa)、氧化锆铟锌(ZrxInyZnzOa)、氧化铪铟锌(HfxInyZnzOa)、氧化锡铟锌(SnxInyZnzOa)、氧化铝锡铟锌(AlxSnyInzZnaOd)、氧化硅铟锌(SixInyZnzOa)、氧化锌锡(ZnxSnyOz)、氧化铝锌锡(AlxZnySnzOa)、氧化镓锌锡(GaxZnySnzOa)、氧化锆锌锡(ZrxZnySnzOa)、氧化铟镓硅(InGaSiO)和磷化镓(GaP)。
9.根据权利要求1所述的设备，其进一步包括：
第三存储器单元，其包含第一额外晶体管和第二额外晶体管，所述第一额外晶体管包含耦合在所述第一数据线与所述导电区之间的第一额外沟道区且包含第三电荷存储结构，所述第二额外晶体管包含耦合在所述第一数据线与所述第三电荷存储结构之间的第二额外沟道区；
第四存储器单元，其包含第三额外晶体管和第四额外晶体管，所述第三额外晶体管包含耦合在所述第二数据线与所述导电区之间的第三额外沟道区且包含第四电荷存储结构，所述第四额外晶体管包含耦合在所述第二数据线与所述第四电荷存储结构之间的第四额外沟道区；并且
其中所述导电结构沿从所述第一存储器单元到所述第一额外存储器单元的方向延伸，并且所述导电结构位于所述第三电荷存储结构与所述第四电荷存储结构之间。
10.根据权利要求9所述的设备，其进一步包括：
额外导电结构，其沿垂直于所述导电结构的方向延伸且与所述导电区电分离，所述额外导电结构位于所述第一电荷存储结构与所述第三电荷存储结构以及所述第二电荷存储结构与所述第四电荷存储结构之间。
11.一种设备，其包括：
第一数据线和第二数据线；
第一导电区，以及与所述第一导电区分离的第二导电区；
第一存储器单元，其包含第一晶体管和第二晶体管，所述第一晶体管包含耦合在所述第一数据线与所述第一导电区之间的第一沟道区且包含第一电荷存储结构，所述第二晶体管包含耦合到所述第一数据线且位于所述第一电荷存储结构上方的第二沟道区；
第二存储器单元，其包含第三晶体管和第四晶体管，所述第三晶体管包含耦合在所述第二数据线与所述第二导电区之间的第三沟道区且包含第二电荷存储结构，所述第四晶体管包含耦合到所述第二数据线且位于所述第二电荷存储结构上方的第四沟道区；
导电线，其形成所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的每一者的栅极；以及
导电结构，其位于所述第一电荷存储结构与所述第二电荷存储结构之间且与所述第一导电区和所述第二导电区电分离。
12.根据权利要求11所述的设备，其进一步包括：
第三存储器单元，其包含第一额外晶体管和第二额外晶体管，所述第一额外晶体管包含耦合在所述第一数据线与所述第一导电区之间的第一额外沟道区且包含第三电荷存储结构，所述第二额外晶体管包含耦合到所述第一数据线且位于所述第三电荷存储结构上方的第二额外沟道区；
第四存储器单元，其包含第三额外晶体管和第四额外晶体管，所述第三额外晶体管包含耦合在所述第二数据线与所述第二导电区之间的第三额外沟道区且包含第四电荷存储结构，所述第四额外晶体管包含耦合到所述第二数据线且位于所述第四电荷存储结构上方的第四额外沟道区；并且
其中所述导电结构沿从第一存储器单元到所述第一额外存储器单元的方向延伸，并且所述导电结构位于所述第三电荷存储结构与所述第四电荷存储结构之间。
13.根据权利要求12所述的设备，其进一步包括：
额外导电结构，其沿垂直于所述导电结构的方向延伸且与所述第一导电区和所述第二导电区电分离，所述额外导电结构位于所述第一电荷存储结构与所述第三电荷存储结构以及所述第二电荷存储结构与所述第四电荷存储结构之间。
14.根据权利要求11所述的设备，其中所述第一导电区和所述第二导电区以及所述第一数据线和所述第二数据线具有沿相同方向延伸的相应长度。
15.一种设备，其包括：
导电区；
第一数据线；
第二数据线；
第一存储器单元，其包含第一晶体管和第二晶体管，所述第一晶体管包含耦合在所述第一数据线与所述导电区之间的第一沟道区以及位于所述第一数据线与所述导电区之间的第一电荷存储结构，所述第二晶体管包含耦合到所述第一数据线和所述第一电荷存储结构且位于所述第一数据线与所述第一电荷存储结构之间的第二沟道区；
在第一方向上与所述第一存储器单元相邻的第二存储器单元，所述第二存储器单元包含第三晶体管和第四晶体管，所述第三晶体管包含耦合在所述第二数据线与所述导电区之间的第三沟道区以及位于所述第二数据线与所述导电区之间的第二电荷存储结构，所述第四晶体管包含耦合到所述第二数据线和所述第二电荷存储结构且位于所述第二数据线与所述第二电荷存储结构之间的第四沟道区；
在第二方向上与所述第一存储器相邻的第三存储器单元，所述第三存储器单元包含第一额外晶体管和耦合到所述第一额外晶体管的第二额外晶体管，所述第一额外晶体管包含位于所述第一数据线与所述导电区之间的第三存储结构；
在所述第二方向上与所述第二存储器相邻的第四存储器单元，所述第四存储器单元包含第三额外晶体管和耦合到所述第三额外晶体管的第四额外晶体管，所述第四存储器单元包含位于所述第二数据线与所述导电区之间的第四存储结构；
导电线，其形成所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的每一者的栅极；以及
导电结构，其与所述导电区电分离且位于所述第一电荷存储结构与所述第三电荷存储结构以及所述第二电荷存储结构与所述第四电荷存储结构之间。
16.根据权利要求15所述的设备，其进一步包括位于所述第一电荷存储结构与所述第二电荷存储结构之间且与所述导电区电分离的额外导电结构。
17.根据权利要求16所述的设备，其中所述额外导电结构沿垂直于所述导电结构的方向延伸，并且所述额外导电结构位于所述第三电荷存储结构与所述第四电荷存储结构之间。
18.一种设备，其包括：
第一数据线和第二数据线；
第一导电区，以及与所述第一导电区分离的第二导电区；
第一存储器单元，其包含第一晶体管和第二晶体管，所述第一晶体管包含耦合在所述第一数据线与所述第一导电区之间的第一沟道区且包含第一电荷存储结构，所述第二晶体管包含耦合到所述第一数据线且位于所述第一电荷存储结构上方的第二沟道区；
在第一方向上与所述第一存储器单元相邻的第二存储器单元，所述第二存储器单元包含第三晶体管和第四晶体管，所述第三晶体管包含耦合在所述第二数据线与所述第二导电区之间的第三沟道区且包含第二电荷存储结构，所述第四晶体管包含耦合到所述第二数据线且位于所述第二电荷存储结构上方的第四沟道区；
在第二方向上与所述第一存储器单元相邻的第三存储器单元，所述第三存储器单元包含第一额外晶体管和第二额外晶体管，所述第一额外晶体管包含耦合在所述第一数据线与所述第一导电区之间的第一额外沟道区且包含第三电荷存储结构，所述第二额外晶体管包含耦合到所述第一数据线且位于所述第三电荷存储结构上方的第二额外沟道区；
在所述第二方向上与所述第二存储器单元相邻的第四存储器单元，所述第四存储器单元包含第三额外晶体管和第四额外晶体管，所述第三额外晶体管包含耦合在所述第二数据线与所述第二导电区之间的第三额外沟道区且包含第四电荷存储结构，所述第四额外晶体管包含耦合到所述第二数据线且位于所述第四电荷存储结构上方的第四额外沟道区；
导电线，其形成所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的每一者的栅极；
导电结构，其与所述第一导电区和所述第二导电区、所述第一电荷存储结构和所述第二电荷存储结构以及所述第一额外电荷存储结构和所述第二额外电荷存储结构电分离，所述额外导电结构位于第一存储器单元与第三存储器单元以及所述第二存储器单元与所述第四存储器单元之间。
19.根据权利要求18所述的设备，其进一步包括位于所述第一电荷存储结构与所述第二电荷存储结构之间的额外导电结构。
20.根据权利要求19所述的设备，其中所述额外导电结构沿垂直于所述导电结构的方向延伸，并且所述额外导电结构位于所述第三电荷存储结构与所述第四电荷存储结构之间。
CN202280016548.8A 2021-02-26 2022-02-24 双晶体管竖直存储器单元和屏蔽结构 Pending CN116889113A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/186,962 US11688450B2 (en) 2021-02-26 2021-02-26 Memory device having 2-transistor vertical memory cell and shield structures
US17/186,962 2021-02-26
PCT/US2022/017653 WO2022182838A1 (en) 2021-02-26 2022-02-24 2-transistor vertical memory cell and shield structures

Publications (1)

Publication Number Publication Date
CN116889113A true CN116889113A (zh) 2023-10-13

Family

ID=83006561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280016548.8A Pending CN116889113A (zh) 2021-02-26 2022-02-24 双晶体管竖直存储器单元和屏蔽结构

Country Status (3)

Country Link
US (2) US11688450B2 (zh)
CN (1) CN116889113A (zh)
WO (1) WO2022182838A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688450B2 (en) 2021-02-26 2023-06-27 Micron Technology, Inc. Memory device having 2-transistor vertical memory cell and shield structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101669261B1 (ko) 2010-06-14 2016-10-25 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법
US9312015B1 (en) 2014-10-25 2016-04-12 Sandisk Technologies Inc. Methods for reducing body effect and increasing junction breakdown voltage
US10079301B2 (en) * 2016-11-01 2018-09-18 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor and methods of using
US10008504B1 (en) 2016-12-27 2018-06-26 Micron Technology, Inc. Memory arrays
US10153381B1 (en) * 2017-07-05 2018-12-11 Micron Technology, Inc. Memory cells having an access gate and a control gate and dielectric stacks above and below the access gate
KR102581384B1 (ko) 2017-12-28 2023-09-22 삼성전자주식회사 반도체 메모리 소자
US11145763B2 (en) * 2018-01-04 2021-10-12 Intel Corporation Vertical switching device with self-aligned contact
US10763273B2 (en) * 2018-08-23 2020-09-01 Macronix International Co., Ltd. Vertical GAA flash memory including two-transistor memory cells
WO2020139846A1 (en) 2018-12-26 2020-07-02 Micron Technology, Inc. Memory device having shared read/write access line for 2-transistor vertical memory cel
US10978485B2 (en) * 2019-09-09 2021-04-13 Macronix International Co., Ltd. Vertical-channel ferroelectric flash memory
US11688450B2 (en) 2021-02-26 2023-06-27 Micron Technology, Inc. Memory device having 2-transistor vertical memory cell and shield structures

Also Published As

Publication number Publication date
US20230298652A1 (en) 2023-09-21
WO2022182838A1 (en) 2022-09-01
US11688450B2 (en) 2023-06-27
US20220278112A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
US11653489B2 (en) Memory device having 2-transistor vertical memory cell and shield structures
US11665880B2 (en) Memory device having 2-transistor vertical memory cell and a common plate
US11776907B2 (en) Memory device having 2-transistor vertical memory cell and a common plate
US11942136B2 (en) Memory device having shared read/write access line for 2-transistor vertical memory cell
US11871589B2 (en) Memory device having 2-transistor memory cell and access line plate
CN113692646A (zh) 具有共享读取/写入位线的垂直3d单字线增益单元
US20220223605A1 (en) Memory device having shared access line for 2-transistor vertical memory cell
CN118160424A (zh) 存储器单元及缠绕数据线结构
US20200212045A1 (en) Vertical 2-transistor memory cell
US20230422471A1 (en) Memory device having 2-transistor vertical memory cell and separate read and write gates
US20230298652A1 (en) Memory device having 2-transistor vertical memory cell and shield structures
US20210066300A1 (en) Memory device having 2-transistor vertical memory cell and shared channel region
US20240074211A1 (en) Memory device having 2-transistor vertical memory cell and memory element between channel region and conductive plate
US20240233797A1 (en) Memory device having shared read/write access line for 2-transistor vertical memory cell
US20240188274A1 (en) Memory device having tiers of 2-transistor memory cells and charge storage structure having multiple portions
US20240188273A1 (en) Memory device having tiers of 2-transistor memory cells
CN118176842A (zh) 具有2晶体管垂直存储器单元的存储器装置
CN118176843A (zh) 竖直存储器单元及导电屏蔽结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination