CN1770464A

CN1770464A - 磁存储装置

Info

Publication number: CN1770464A
Application number: CNA2005101283494A
Authority: CN
Inventors: 奥村喜纪; 上野修一; 古田阳雄
Original assignee: Renesas Technology Corp
Current assignee: Renesas Electronics Corp
Priority date: 2004-10-21
Filing date: 2005-10-21
Publication date: 2006-05-10
Anticipated expiration: 2025-10-21
Also published as: US20060087874A1; CN101582437A; US20070139999A1; US20090237989A1; US7180773B2; CN100524792C; TW200620280A; KR20060052166A; CN101582437B; JP2006120824A; US7403415B2; US7554837B2; US20080266939A1

Abstract

本申请提供一种磁存储装置，通过使存储单元结构最优化来共同确保两条写入布线的可靠性。设位线(10)的布线宽度和厚度分别是W1和T1，数字线(5)的厚度为T2，从数字线(5)的厚度方向中心到MTJ元件(8)的自由层厚度方向中心的距离为L1，设数字线(5)的布线宽度为W2，从位线(10)的厚度方向中心到MTJ元件(8)的自由层厚度方向中心距离为L2，则以在L1/L2≥1的情况下，满足(1/3)·(L1/L2)≤S2/S1≤1的方式，在L1/L2≤1的情况下，满足1≤S2/S1≤3(L1/L2)的方式来设定距离L1、L2、布线截面面积S1和S2。

Description

磁存储装置

技术领域

本发明涉及一种磁存储装置，特别涉及一种利用磁隧穿结的磁存储装置。

背景技术

由两个强磁体夹持绝缘体的结构称为磁隧穿结(Magnetic Tunnel Junction：MTJ)。

在该结构中，测定绝缘体的隧道电流时，观测到因两个强磁体层的磁化方向而使电流值不同的现象。

该现象被称为隧道磁电阻(Tunnel Magnetic Resistance：TMR)效应。并且，在专利文献1中详细说明TMR效应。

利用TMR效应，存储使两个强磁体层的磁化方向对应于0或1的数据的装置是MRAM(Magnetic Random Access Memory)。

在MRAM中，采用了借助通过写入布线即位线和数字线中流过的电流所产生的磁场，来控制强磁体层磁化方向的结构，位线被设置在上侧的强磁体层上方，数字线被设置在下侧的强磁体层下方，以从平面上看为正交的方式来设置两条布线。

而且，在现有的MRAM中采用使MTJ元件尽可能接近位线的结构，例如如专利文献2的图1所示，多数采用MTJ元件直接接触位线的下面的结构。

[专利文献1] 特开2002-231904号公报

[专利文献2] 特开2003-86773号公报

上述说明中，在采用MTJ元件直接接触位线下面的结构情况，通过位线和数字线，向MTJ元件进行信息写入所需要的电流密度会有差别，其结果是两条写入布线的寿命差异很大，存在难以共同确保两条写入布线的可靠性的问题。

发明内容

本发明是为了解决上述问题而提出的，其目的是通过使存储单元结构最优化来共同确保两条写入布线的可靠性。

本发明的技术方案1记载的磁存储装置包括：非接触交叉的第一和第二写入布线；以及设置在上述第一和第二写入布线的交叉部且含有磁隧穿结的磁隧穿结元件，上述磁隧穿结元件具有由强磁体构成的自由层，上述强磁体的磁化方向随上述第一和第二写入布线中流过的电流引起的磁场而可变更，在上述第一写入布线的厚度方向中心和上述自由层厚度方向中心的距离为L1，上述第二写入布线的厚度方向中心和上述自由层厚度方向中心的距离为L2，上述第一写入布线的宽度方向的截面积为S2，上述第二写入布线的宽度方向的截面积为S1的情况下，设定上述距离L1、上述距离L2、上述截面面积S1和上述截面面积S2，以便在上述距离L1对于上述距离L2的比为L1/L2≥1的情况下，满足(1/3)·(L1/L2)≤S2/S1≤1，在上述距离L1对于上述距离L2的比为L1/L2≤1的情况下，满足1≤S2/S1≤3(L1/L2)。

由本发明技术方案1记载的磁存储装置可知，通过设定距离L1、距离L2、截面积S1和截面积S2，以使在L1/L2≥1的情况下，满足(1/3)·(L1/L2)≤S2/S1≤1，在L1/L2≤1的情况下，满足1≤S2/S1≤3(L1/L2)，从而通过第一写入布线和第二写入布线防止各个电流密度产生大的差值，使两条布线寿命差不超过1位数，进而能共同确保两条布线的可靠性。

附图说明

图1是本发明实施例的MRAM结构的剖面图。

图2是说明MTJ元件结构的斜视图。

图3是说明本发明实施例的MRAM结构的平面图。

图4是说明本发明实施例的MRAM动作特性图。

图5是示出本发明实施例的MRAM结构模式的平面图。

图6是示出本发明实施例的MRAM结构模式的剖面图。

图7是示出本发明实施例的MRAM结构模式的剖面图。

具体实施方式

<A.装置结构>

首先，使用图1说明本发明实施例的MRAM100的剖面结构。图1只示出构成MRAM100的多个存储单元中的一个存储单元。并且，在MRAM100中，以具有对应于一个MOS晶体管的一个MTJ元件8的存储单元为前提。

如图1所示，在半导体基板1的主面内选择性地设置分离氧化膜2，由分离氧化膜2规定有源区域AR。

在有源区域AR上选择性地设置栅绝缘膜11，在栅绝缘膜11上设置栅电极3。然后，在栅电极3的栅地长方向的两侧面外面的半导体基板1的表面内设置源漏层SD，构成MOS晶体管TR。并且，注意，MOS晶体管TR的结构并不限定于此，例如，可以在栅电极3的侧面上具有全氧化膜，另外，，也可以具有比源漏层SD浅的杂质扩散层地源漏延伸层。

MOS晶体管TR是用于读出在MTJ元件8中存储的信息的晶体管，因为仅在信息读出时，在栅电极3上施加电压，所以也被称为读出字线。

设置层间绝缘膜12以使其覆盖在MOS晶体管TR上，在层间绝缘膜12上沿朝向图面的前后方向延伸地设置数字线5(第一写入布线)。

另外，设置接触孔4使其贯穿层间绝缘膜12并到达MOS晶体管TR地一个源漏层SD表面，在接触孔4中填充导电膜以构成接触插塞15。

然后，设置层间绝缘膜13以使其覆盖层间绝缘膜12，在层间绝缘膜13上设置局部(local)布线7，在局部布线7上选择性地设置MTJ元件8。

另外，设置接触孔6使其贯穿层间绝缘膜13并到达接触插塞15的表面上，在接触孔6上通过填充导电膜构成接触插塞16。并且，设置局部布线7以使其覆盖接触插塞16，MTJ元件8通过局部布线7、接触插塞16和15与MOS晶体管TR的一个的源漏层SD电连接。

并且，图中未示出的接触插塞如何连接另外一个源漏层SD，因为和本发明的关系不大，所以省略对其的说明。

在层间绝缘膜13上设置层间绝缘膜14以使其覆盖局部布线7和MTJ元件8，在层间绝缘膜14上以在平面上看沿与数字线5相垂直的方向延伸的方式设置位线10(第二写入布线)。

另外，设置接触孔9使其贯通层间绝缘膜14后达到MTJ元件8的表面上，在接触孔9中填充导电膜构成接触插塞17。

并且，设置位线10以使其覆盖在接触插塞17上，MTJ元件8通过接触插塞17与位线10电连接。

其次，使用图2说明MTJ元件8的结构。

如图2所示，MTJ元件8具有由强磁体膜82和83夹持极薄的绝缘膜81的结构。并且，以成为数字线5的侧面来设置强磁体膜82。

在上述结构中，强磁体膜82和83间流过电流时，由强磁体膜82和83的磁化方向在同一方向的情况(平行的情况)和磁化方向是正反方向(反平行的情况)的情况下，极薄膜绝缘体81的隧道电流不同。

即，如果磁化方向相同则电阻低，不同则电阻高，磁隧穿结对应于强磁体膜82和83的磁化方向具有两个隧道磁电阻(TMR)(隧道磁阻效应)。MRAM100是通过强磁体膜82和83的磁化方向的两个组合来存储2值信息的非易失性RAM。

并且，将强磁体膜83选择成比强磁体膜82容易反转磁化方向的材料，并被称为自由层。相反，将强磁体膜82选择成即使提供可反转强磁体膜83的磁化方向的磁场、也不反转其磁化方向的材料，并被称为栓层。

因而，通过位线10(图1)和数字线5(图1)中流过的电流分别产生的磁场的合成磁场，控制自由层磁化方向，由此，可以任意设定在强磁体膜82和83中的磁化方向的平行状态和反平行状态。

并且，将磁化方向开始反转的磁场称为开关磁场或反转磁场，用Hsw记述。

<B.基本动作>

其次，说明MRAM100的基本动作。

首先，采用图3示出MRAM100的平面结构，说明MRAM100的数据写入和读出。

图3是模式表示具有多个存储单元的MRAM100，各个结构是无视上下关系而在同一平面上表示的各个结构。在图3中，A-A线所示部分的剖面图对应于图1，在图3中也使用图1中使用的参考符号。

如图3所示，多个MTJ元件8被配置成矩阵形状，对应于MTJ元件8的纵横排列，分别配置数字线5和位线10。

图3中，面向图，设上下方向为x方向，左右方向为y方向，矩形状MTJ元件8的长边沿着x方向，短边沿着y方向。

在MRAM100中，在数字线5和位线10中流过电流，通过分别产生的磁场的合成磁场，控制MTJ元件8的磁化方向。并且，将在数字线5和位线10中流过的、用于反转自由层的磁化方向的电流称为写入电流，分别以电流Iy和电流Ix表示。

因此，上述合成磁场是通过由位线10中流过的电流Iy(位线写入电流)生成的位线写入磁场Hx和由数字线5中流过的电流Ix(数字线写入电流)生成的数字线写入磁场Hy的组合来决定的，通过图4示出的星形曲线表示。

在图4中，示出了由位线写入电流Iy在横轴上生成的位线写入磁场Hx、由数字线写入电流Ix在纵轴上生成的数字线写入磁场Hy，在为反转自由层的磁化方向而必需的开关磁场Hsw由星形曲线的外侧区域表示，合成磁场在星形曲线内侧区域中时，维持自由层磁化的方向。

因此，在存在多个反转自由层磁化方向的开关磁场，为了从其中选择最佳的开关磁场，希望以使磁化方向反转并写入数据的存储单元为中心，相对于位线延长方向的邻接存储单元的数字线写入磁场的漏磁场，和相对于数字线延长方向的邻接存储单元的位线写入磁场的漏磁场的影响最小。

下面，用图5-7，说明数字线写入磁场的漏磁场和位线写入磁场的漏磁场的影响，并说明使该漏磁场的影响最小时的结构。

图5是表示进一步简化图3所示MRAM100的平面结构的图，图5仅示出位线10、数字线5及MTJ元件8。

在图5中，以矩阵形状设置的MTJ元件8中，中央的MTJ元件8是包含于应该写入数据的存储单元的MTJ元件8，对该MTJ元件8施加位线写入磁场Hx和数字线写入磁场Hy。并且，其它的存储单元是非选择性的存储单元，没有同时施加位线写入磁场Hx和数字线写入磁场Hy。

另外，在图5中，数字线写入磁场的漏磁场由MTJ元件8的自由层的面内磁场的y方向分量Hyd表示，位线写入磁场的漏磁场由MTJ元件8的自由层的面内磁场的x方向分量Hxd表示。

如图5所示，因为通过连接在中央MTJ元件8上的位线10生成位线写入磁场Hx，所以位线写入磁场Hx施加在与位线10相连接的所有的MTJ元件8上。

另外，因为通过连接在中央MTJ元件8上的数字线5生成数字线写入磁场Hy，所以数字线写入磁场Hy施加在与数字线5相连接的所有的MTJ元件8上。

然后，在未与上述位线10相连接的MTJ元件8中，施加位线写入磁场的漏磁场Hxd，在未与上述数字线5相连接的MTJ元件8中，施加数字线写入磁场的漏磁场Hyd。

在此，为了仅在MRAM100的所希望的一个存储单元中进行数据的写入，对该所希望的存储单元施加位线写入磁场Hx和数字线写入磁场Hy二者并反转MTJ元件8自由层的磁化方向，但是对于位线延长方向的邻接存储单元，通过位线写入磁场Hx和漏磁场Hyd引起的干扰磁场(Hx，Hyd)使其不反转，对于数字线延长方向的邻接存储单元，通过数字线写入磁场Hy和漏磁场Hxd引起的干扰磁场(Hxd，Hy)使其不反转。

采用图4所示的星形曲线说明满足上述条件的磁场，写入磁场(Hx，Hy)在星形曲线的外侧区域，干扰磁场(Hx，Hyd)和(Hxd，Hy)在星形曲线的内侧区域。因此，为满足上述关系而设定各种条件。

在此，通过与位线写入磁场Hx之比(Hxd/Hx)规定位线写入磁场的漏磁场Hxd的影响，将该比例记为Rxd。采用该比例Rxd来表示干扰磁场(Hxd，Hy)时，其变为(Rxd×Hx，Hy)。

另外，通过与数字线写入磁场Hy之比(Hyd/Hy)规定数字线写入磁场的漏磁场Hyd的影响，将该比例记为Ryd。采用该比例Ryd来表示干扰磁场(Hx，Hyd)时，其变为(Hx，Ryd×Hy)。

因此，为了使位线写入磁场的漏磁场Hxd的影响和数字线写入磁场的漏磁场Hyd的影响同时最小化，至少需要使比例Rxd和比例Ryd相等。

在此，图4所示的星形曲线假设具有在x轴方向和y轴方向的相同截距，为能够具有最大余量并写入随机数据，对于写入磁场(Hx，Hy)的各自的写入余量Mx和My，可满足Mx＝My，另外，对于数字线方向和位线方向中的邻接存储单元中各自的耐干扰余量Mdx和Mdy，可满足Mdx＝Mdy。由此，结果是写入磁场(Hx，Hy)为Hx＝Hy，这是优选条件。

但是，现实中如图4所示的星形曲线是Hy轴的截距比Hx轴的截距大。这意味着仅在y轴方向施加磁场的时的开关磁场比仅在x轴方向施加磁场时的开关磁场大，成为上述非对称特性的原因是由于如图3所示矩形的MTJ元件8的长边沿着x轴的结构。

因此，在开关磁场磁场小、磁化方向容易反转的意义上，将x轴方向(MTJ元件的长边方向)称为易轴方向，y轴方向(MTJ元件的短边方向)称为难轴方向。

在此，通过位线写入磁场Hx和数字线写入磁场Hy的合成磁场朝向x轴(易轴)方向和y轴(难轴)方向的中间方向，在施加有合成磁场期间，通过该合成磁场反转的磁化方向虽然也朝向易轴方向和难轴方向的中间方向，但是当成为写入电流为OFF(切断)并使合成磁场消失的保持状态时，磁化方向就自然变成朝向易轴方向。由此，实际的星形曲线一般不对称，但是因为通过MTJ元件的形状和结构等的最优化，可能除去非对称性，所以Hx＝Hy可作为写入磁场(Hx，Hy)的最优条件。

<C.结构的最优化>

基于以上说明的MRAM100的基本动作，采用图6和图7，说明MRAM100的最优化结构。在此，图6是表示沿着图5中B-B线箭头方向的剖面图，图7是表示沿着图5中C-C线箭头方向的剖面图。

如图6所示，位线10的布线宽度和厚度分别是W1和T1，数字线5的厚度是T2，从数字线5的厚度方向中心到MTJ元件8的自由层(即强磁体膜83)厚度方向中心的距离为L1。

另外，如图7所示，数字线5的布线宽度为W2，从位线10的厚度方向中心到MTJ元件8的自由层厚度方向中心的距离为L2。

在此，为了尽可能地确保写入余量更大，使写入磁场满足Hx＝Hy，设对应于数字线写入电流Ix的数字线写入电流密度为Jx，对应于位线写入电流Iy的位线写入电流密度为Jy，则得到以下数学式子(1)-(4)。

Hx＝k·Iy/L2···(1)

Iy＝Jy(W1·T1)···(2)

Hy＝k·Ix/L1···(3)

Ix＝Jx(W2·T2)···(4)

在该数学式子(1)和(3)中，k是比例常数。

因此，写入磁场和写入的电流密度关系由以下的数学式子(5)和(6)给出。

Hx＝k·Jy(W1·T1)/L2···(5)

Hy＝k·Jx(W2·T2)/L1···(6)

然后，从Hx＝Hy的条件能得到以下地数学式子(7)-(9)。

Jy(W1·T1)/L2＝Jx(W2·T2)/L1···(7)

Jx/Jy＝(W1·T1)/L2/[(W2·T2)/L1]

＝[(W1·T1)/(W2·T2)](L1/L2)···(8)

(W2·T2)/(W1·T1)＝(L1/L2)·(Jy/Jx)···(9)

在MRAM100中，为了同时确保位线10和数字线5两者的可靠性，一个相对于另一个地寿命极短的结构就不适用。理想地，作为Jy/Jx＝1，使两条写入布线的寿命相同为最佳，但是为了确保结构设计的余地，限制一个相对于另一个为3倍以内的电流密度。该限制是两条写入布线的寿命差不超过1位数的条件。

在此，(W2·T2)≤(W1·T1)的情况下，由于数字线5的布线截面积比位线10的布线截面积小，所以数字线写入电流密度Jx比位线写入电流密度Jy大，为Jy/Jx≥1/3。在该情况下，为了满足Hx＝Hy，必须使L1≥L2。

为此，必须满足以下数学式子(10)所表示的关系。

(1/3)·(L1/L2)≤(W2·T2)/(W1·T1)≤1···(10)

同样地，在(W2·T2)≥(W1·T1)的情况下，由于位线10的布线截面积比数字线DL的布线截面积小，所以位线写入电流密度Jy比数字线写入电流密度Jx大，为Jy/Jx≤3。在该情况下，为了满足Hx＝Hy，必须使L1≤L2。

为此，必须满足以下数学式子(11)所表示的关系。

1≤(W2·T2)/(W1·T1)≤3·(L1/L2)···(11)

在此，使用阶跃函数H(x)，定义H(x)＝0时为x＜0、H(x)＝1时为x≥0，由此可以合成该数学式子(10)和(11)，也可以由以下数学式子(12)表示存储单元结构的设计条件。

(1/3)·[(L1/L2)·H(L1-L2)+3·H(L2-L1)]

≤(W2·T2)/(W1·T1)≤3·[(1/3)·H(L1-L2)+(L1/L2)·H(L2-L1)]···(12)

并且，为了得到上述数学式子，使写入磁场满足先前说明的Hx＝Hy，写入电流密度在1/3≤Jy/Jx≤3的范围。

但是，这些前提是假设理想的情况，现实中也有不满足Hx＝Hy或1/3≤Jy/Jx≤3的情况。

然而，数学式子(12)规定了如下的条件，通过使写入余量尽量大，而且，使数字线5和位线10中的写入电流密度差在规定的范围内，使两条布线的寿命差在规定的范围内、能共同确保两条布线的可靠性。

为此，可以认为，只要满足该条件，写入余量充分大、近似于Hx＝Hy的关系就成立，另外，为了共同确保两条布线的可靠性，近似于1/3≤Jy/Jx≤3的关系也成立。由此，将上述数学式子(12)作为MRAM100应该满足的基本条件。

并且，在以上的说明中，对应于1个存储单元各设置一条数字线和各位线，但是实际上作为对写入有贡献的布线，假设对应于一个存储单元共同设置多条数字线和位线的情况，这些多条数字线和位线中，分别用S1和S2表示对写入最有贡献的部分的布线截面(宽度方向截面)的总面积，则可以由以下的数学式子(13)表示数学式子(12)。

(1/3)·[(L1/L2)·H(L1-L2)+3·H(L2-L1)]

≤S2/S1≤3·[(1/3)·H(L1-L2)+(L1/L2)·H(L2-L1)]···(13)

并且，在对应于一个存储单元各设置一条数字线和一条位线的情况中，当然，上述数学式子(13)中的S1是1条数字线截面的面积，S2是1条位线截面的面积。

另外，如果分解上述数学式子(13)，可以表示为以下的数学式子(14)和(15)。

(1/3)·(L1/L2)≤S2/S1≤1···(14)

1≤S2/S1≤3·(L1/L2)···(15)

并且，数学式子(14)是L1/L2≥1情况下的条件，数学式子(15)是L1/L2≤1情况下的条件。

设定距离L1、L2、布线截面积S1和S2以使满足上述数学式子(14)和(15)的条件，由此，能够防止数字线和位线各自电流密度产生大的差，使两条布线的寿命差不超过1位数，可以共同确保两条布线的可靠性。

在此，在实例中采用称为130nm工艺世代的半导体装置，示出各结构的具体数值的例。

首先，所谓理想的条件是写入电流密度满足Jy/Jx＝1，数字线5和位线10的布线宽度相同，MTJ元件8的自由层的位置是满足L1∶L2＝1∶1的位置的情况，具体地，距位线10的下面大约230nm的位置。

并且，数字线5和位线10的布线厚度大致相同，是300nm左右。另外，数字线5的上面和位线10的下面的间隔是450nm左右。

以该理想条件为中心，Jy/Jx变为1/3或3的情况下，检查存储单元结构哪个发生变化。

为了限定条件，假定数字线5的电流密度相对增大的情况。即，考虑Jy/Jx＝1/3的情况。

为了实现该条件，只变化MTJ元件8的位置，可以定L1∶L2＝3∶1。这相当于MTJ元件8的位置从距位线10的下面230nm趋近到下面40nm。

其次，如图3所示的单元布局图那样，考虑位线10的布线宽度和数字线5的布线宽度比大致为2∶1，使其Jy/Jx＝1/3的情况。

在该情况中，有必要变更MTJ元件8的位置，定为L1∶L2＝3∶2。这相当于MTJ元件8的位置从距位线10的下面230nm趋近到下面150nm。

如上所述，基于表示MTJ元件8和数字线以及位线的位置关系为L1/L2、位线10和数字线5的截面面积S1和S2的关系，共同确保写入布线即位线10和数字线5的可靠性，通过规定写入布线和MTJ元件8的位置关系，由此，可以得到MRAM100的最优化结构。

<D.布线材质的选定>

<D-1.第一选定方法>

即使在满足上述条件的情况下，也尽量使位线10的布线宽度W1和数字线5的布线宽度W2的值接近，这样能使存储单元布图容易，且能够使存储单元尺寸变小而进行布图。

另外，位线10的厚度T1和数字线5的厚度T2，由于在存储单元中使用大致相同间距的布线厚度，从微细加工的观点看，大致相同的厚度是有利的。因此，不论从布图的观点还是从微细加工的观点来说，布线截面面积S1和S2采用大致相同的值也是有利的。

因此，在L1＞L2的情况下，为了使位线10的布线截面面积S1更小，在位线10的布线材料中，最好使用更高熔点的金属材料。

同样地，在L2＜L1的情况下，为了使数字线5的布线截面面积S2更小，在数字线5的布线材料中，最好使用更高熔点的金属材料。

具体地，按熔点高的顺序列举所谓高熔点金属的适用于半导体装置的材料，最好使用钨(W)系材料、钛(Ti)系材料、铜(Cu)系材料和铝(Al)系材料。

并且，作为W系材料的具体例子，可列举纯钨或硅化钨(WSi₂)，在使用纯钨的情况，可考虑作为势垒金属使用氮化钛的结构。

另外，作为Ti系材料可列举氮化钛(TiN)或氮化硅(TiSi₂)，作为Cu系材料可列举由电镀法形成的纯铜或由溅射法形成的纯铜，作为Al系材料可列举硅化铝(AlSi)或AlSiAu、AlCu等。

另外，除上述以外，将氮化钽作为势垒金属来使用钽也可以。

如上所述，以使用各种布线材料为前提，使数字线5和位线10中布线材料不同，由此，与两条布线为相同材质的情况相比，从布图和微细加工的观点来看，可以得到更有利的结构。

例如，在L1＞L2的情况下，位线10由比数字线5更高熔点的材料构成，在L2＞L1的情况，数字线5由比位线10更高熔点的材料构成。

作为更具体的组合，考虑以下组合。

(L1＞L2的情况)

数字线材料位线材料

Al系 Cu系

Al系 W系、Ti系

Cu系 W系、Ti系

(L1＜L2的情况)

数字线材料位线材料

Cu系 Al系

W系、Ti系 Al系

W系、Ti系 Cu系

如上所述，在L1＞L2的情况下，通过在位线10的布线材料中使用比数字线熔点高的金属材料，可以使位线10的布线截面面积S1更小，在L2＜L1的情况下，通过在数字线5的布线材料中使用比位线10熔点高的金属材料，可以使数字线5的布线截面面积S2更小，也从布图和微细加工的观点来看，可以得到更有利的结构。

<D-2.第二选定方法>

在上述说明中，以位线10的布线截面面积S1和数字线5的布线截面面积S2相等作为前提，如果S2＜S1，则数字线5的电流密度变大而可靠性的确保就变得更严峻，相反，如果S2＞S1，数字线5的电流密度变大而可靠性的确保就变得更严峻。

因此，在S2＜S1的情况中，数字线5由比位线10更高熔点的金属材料构成，意味着有利于确保可靠性。同样地，在S2＞S1的情况中，位线10由比数字线5更高熔点的金属材料构成，意味着有利于确保可靠性。

作为更具体的组合，考虑以下组合。

(S2＜S1的情况)

数字线材料位线材料

Cu系 Al系

W系、Ti系 Al系

W系、Ti系 Cu系

(S2＞S1的情况)

数字线材料位线材料

Al系 Cu系

Al系 W系、Ti系

Cu系 W系、Ti系

并且，在以上说明中，位线10和数字线5中，以限制一个相对另一个为3倍以内的电流密度作为前提，即使限制为4倍或5倍以内的电流密度，两条写入布线的寿命差也可以比现有的小，从而可达到共同确保两条写入布线的可靠性的目的。

Claims

1.一种磁存储装置，包括：

非接触交叉的第一和第二写入布线；以及

设置在上述第一和第二写入布线的交叉部且含有磁隧穿结的磁隧穿结元件，

上述磁隧穿结元件具有由强磁体构成的自由层，上述强磁体的磁化方向随上述第一和第二写入布线中流过的电流引起的磁场而可变更，

在上述端一写入布线的厚度方向中心和上述自由层厚度方向中心的距离为L1，

上述第二写入布线的厚度方向中心和上述自由层厚度方向中心的距离为L2，

上述第一写入布线的宽度方向的截面积为S2，

上述第二写入布线的宽度方向的截面积为S1的情况下，

设定上述距离L1、上述距离L2、上述截面面积S1和上述截面面积S2，以便在上述距离L1对于上述距离L2的比为L1/L2≥1的情况下，

满足(1/3)·(L1/L2)≤S2/S1≤1，

在上述距离L1对于上述距离L2的比为L1/L2≤1的情况下，

满足1≤S2/S1≤3(L1/L2)。

2.根据权利要求1所述的磁存储装置，其中

在上述距离L1和上述距离L2的大小关系是L1＞L2的情况下，上述第二写入布线由比上述第一写入布线熔点更高的金属材料构成，

在上述距离L1和上述距离L2的大小关系是L1＜L2的情况下，上述第一写入布线由比上述第二写入布线熔点更高的金属材料构成。

3.根据权利要求1所述的磁存储装置，其中

在上述截面面积S1和上述截面面积S2的大小关系是S1＞S2的情况下，上述第一写入布线由比上述第二写入布线熔点更高的金属材料构成，

在上述截面面积S1和上述截面面积S2的大小关系是S1＜S2的情况下，上述第二写入布线由比上述第一写入布线熔点更高的金属材料构成。