JP2009049354A - 磁性装置を備えた集積回路チップ - Google Patents
磁性装置を備えた集積回路チップ Download PDFInfo
- Publication number
- JP2009049354A JP2009049354A JP2007318166A JP2007318166A JP2009049354A JP 2009049354 A JP2009049354 A JP 2009049354A JP 2007318166 A JP2007318166 A JP 2007318166A JP 2007318166 A JP2007318166 A JP 2007318166A JP 2009049354 A JP2009049354 A JP 2009049354A
- Authority
- JP
- Japan
- Prior art keywords
- logic gate
- layer
- gates
- gate array
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
- H03K19/168—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices using thin-film devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】ロジックゲートアレイを提供する。ロジックゲートは、シリコン基板102と、シリコン基板102上に配置されている第1のロジックゲート層202と、第1のロジックゲート層202上に配置されている第2のロジックゲート層206と、第1のロジックゲート層202と第2のロジックゲート層206との間に配置されるとともに、第1および第2のロジックゲート層の磁性ゲートを接続する接続線層204とを備え、第1のロジックゲート層202、第2のロジックゲート層206、および接続線層204がいずれもビアホール210で電気的に接続されている。
【選択図】図1
Description
102 シリコン基板
104 メインプロセッサ回路層
106 磁気抵抗型メモリ層
108 スレーブプロセッサ回路層
110 ロジックゲートアレイ層
112 ビアホール
202 第1のロジックゲート層
204 接続線層
206 第2のロジックゲート層
208 その他のメモリまたは機能ブロック層
210 ビアホール
Claims (14)
- シリコン基板層と、
前記シリコン基板層の上に配置されている第1のロジックゲート層と、
前記第1のロジックゲート層の上に配置されている第2のロジックゲート層と、
前記第1のロジックゲート層と前記第2のロジックゲート層との間に配置されるとともに、前記第1のロジックゲート層および前記第2のロジックゲート層における複数の磁性ゲートの接続線とされる接続線層と、を備えたロジックゲートアレイであって、
前記第1のロジックゲート層、前記第2のロジックゲート層および前記接続線層がいずれも複数のビアホールで電気的に接続されている、ことを特徴とするロジックゲートアレイ。 - 前記第1のロジックゲート層および前記第2のロジックゲート層が、複数のANDゲート、複数のORゲート、複数のNANDゲート、複数のNORゲート、複数のXORゲートおよび複数のXNORゲートを備えた、ことを特徴とする請求項1に記載のロジックゲートアレイ。
- 前記複数の磁性ゲートが、前記複数のANDゲート、前記複数のORゲート、前記複数のNANDゲート、前記複数のNORゲート、前記複数のXORゲートおよび前記複数のXNORゲートを構成したものである、ことを特徴とする請求項2に記載のロジックゲートアレイ。
- 前記第2のロジックゲート層の上に配置されるとともに、前記第2のロジックゲート層と電気的に接続されているメモリ層を更に備えた、ことを特徴とする請求項1に記載のロジックゲートアレイ。
- 前記メモリ層が複数の磁性装置を備えた、ことを特徴とする請求項4に記載のロジックゲートアレイ。
- 前記ロジックゲートアレイが、マグネティック・アダプティブ・プログラマブル・アレイ(MAPA)である、ことを特徴とする請求項1に記載のロジックゲートアレイ。
- 前記接続線層は、前記第1のロジックゲート層および前記第2のロジックゲート層が所望の機能を実行できるよう配設されている、ことを特徴とする請求項1に記載のロジックゲートアレイ。
- 前記ロジックゲートアレイが不揮発性ゲートアレイである、ことを特徴とする請求項1に記載のロジックゲートアレイ。
- メインプロセッサ回路層と、スレーブプロセッサ回路層と、ロジックゲートアレイ層と、磁気抵抗型メモリ層とを備え、全ての層がシリコン基板層上に積層されている集積回路であって、前記層の全てが複数のビアホールで電気的に接続されるとともに、前記全ての層における複数の構成素子がいずれも磁性装置である、ことを特徴とする集積回路。
- 前記メインプロセッサ回路層が中央処理装置を備えた、ことを特徴とする請求項9に記載の集積回路。
- 前記スレーブプロセッサ回路層がデジタル信号処理(DSP)装置である、ことを特徴とする請求項9に記載の集積回路。
- 前記磁気抵抗型メモリ層が、SRAM、DRAM、キャッシュメモリ、ハードディスクまたはフラッシュメモリを備えた、ことを特徴とする請求項9に記載の集積回路。
- 前記ロジックゲートアレイ層が、マグネティック・アダプティブ・プログラマブル・アレイである、ことを特徴とする請求項9に記載の集積回路。
- 前記マグネティック・アダプティブ・プログラマブル・アレイが、ビデオ駆動回路または音声駆動回路を構成している、ことを特徴とする請求項13に記載の集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/841,193 US7847586B2 (en) | 2007-08-20 | 2007-08-20 | Integrate circuit chip with magnetic devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009049354A true JP2009049354A (ja) | 2009-03-05 |
Family
ID=38829960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007318166A Pending JP2009049354A (ja) | 2007-08-20 | 2007-12-10 | 磁性装置を備えた集積回路チップ |
Country Status (7)
Country | Link |
---|---|
US (1) | US7847586B2 (ja) |
JP (1) | JP2009049354A (ja) |
CN (1) | CN101373754B (ja) |
DE (1) | DE102007052219A1 (ja) |
FR (1) | FR2920237A1 (ja) |
GB (1) | GB2452097B (ja) |
TW (1) | TW200910574A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105981116B (zh) | 2013-10-01 | 2019-09-06 | 埃1023公司 | 磁增强的能量存储系统及方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003084065A1 (en) * | 2002-04-03 | 2003-10-09 | Sony Corporation | Integrated circuit, integrated circuit device, method for structuring integrated circuit device, and method for manufacturing integrated circuit device |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5191241A (en) * | 1990-08-01 | 1993-03-02 | Actel Corporation | Programmable interconnect architecture |
EP1178530A2 (en) * | 1993-09-30 | 2002-02-06 | Kopin Corporation | Three-dimensional processor using transferred thin film circuits |
US6140838A (en) * | 1995-04-21 | 2000-10-31 | Johnson; Mark B. | High density and high speed magneto-electronic logic family |
US7052941B2 (en) * | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
US6271542B1 (en) * | 1997-12-08 | 2001-08-07 | International Business Machines Corporation | Merged logic and memory combining thin film and bulk Si transistors |
US5943574A (en) * | 1998-02-23 | 1999-08-24 | Motorola, Inc. | Method of fabricating 3D multilayer semiconductor circuits |
EP1161797B1 (en) | 1999-03-11 | 2004-12-22 | Easic Corporation | Integrated circuit technology |
JP3735855B2 (ja) * | 2000-02-17 | 2006-01-18 | 日本電気株式会社 | 半導体集積回路装置およびその駆動方法 |
US6539059B1 (en) * | 2000-03-02 | 2003-03-25 | Sun Microsystems, Inc. | Apparatus and method for efficiently scalable digital video decoding |
AU2002255949A1 (en) | 2001-03-23 | 2002-10-08 | Integrated Magnetoelectronics Company | A transpinnor-based sample-and-hold circuit and applications |
DE10249204A1 (de) * | 2001-10-29 | 2003-05-28 | Siemens Ag | Rekonfigurierbare digitale Logikeinheit |
US7064579B2 (en) * | 2002-07-08 | 2006-06-20 | Viciciv Technology | Alterable application specific integrated circuit (ASIC) |
US7112994B2 (en) * | 2002-07-08 | 2006-09-26 | Viciciv Technology | Three dimensional integrated circuits |
US7312109B2 (en) * | 2002-07-08 | 2007-12-25 | Viciciv, Inc. | Methods for fabricating fuse programmable three dimensional integrated circuits |
DE10255857B3 (de) * | 2002-11-29 | 2004-07-15 | Forschungsverbund Berlin E.V. | Magnetische Logikeinrichtung |
DE10320701A1 (de) * | 2003-05-08 | 2004-12-23 | Siemens Ag | Bauelement mit einer in ihrer Funktionalität konfigurierbaren Schaltungsanordnung, insbesondere Logikschaltungsanordnung |
US20050166035A1 (en) * | 2004-01-28 | 2005-07-28 | Crum Jesse D. | System and method for generating images on ferromagnetic materials |
JP2006120824A (ja) * | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | 磁気記憶装置 |
US7379321B2 (en) * | 2005-02-04 | 2008-05-27 | Hitachi Global Storage Technologies Netherlands B.V. | Memory cell and programmable logic having ferromagnetic structures exhibiting the extraordinary hall effect |
GB2436490B (en) | 2005-08-03 | 2007-11-14 | Ingenia Technology Ltd | Memory access |
US7436218B2 (en) * | 2005-10-17 | 2008-10-14 | Northern Lights Semiconductor Corp. | Magnetic AND/NOR circuit |
US7405599B2 (en) * | 2005-10-17 | 2008-07-29 | Northern Lights Semiconductor Corp. | Magnetic transistor with the OR/NOR/NAND/AND functions |
US7601566B2 (en) * | 2005-10-18 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2007
- 2007-08-20 US US11/841,193 patent/US7847586B2/en not_active Expired - Fee Related
- 2007-09-17 TW TW096134728A patent/TW200910574A/zh unknown
- 2007-10-25 GB GB0720987A patent/GB2452097B/en not_active Expired - Fee Related
- 2007-10-31 DE DE102007052219A patent/DE102007052219A1/de not_active Withdrawn
- 2007-11-05 CN CN2007101669376A patent/CN101373754B/zh not_active Expired - Fee Related
- 2007-12-10 JP JP2007318166A patent/JP2009049354A/ja active Pending
-
2008
- 2008-06-20 FR FR0854113A patent/FR2920237A1/fr not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003084065A1 (en) * | 2002-04-03 | 2003-10-09 | Sony Corporation | Integrated circuit, integrated circuit device, method for structuring integrated circuit device, and method for manufacturing integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
TW200910574A (en) | 2009-03-01 |
US7847586B2 (en) | 2010-12-07 |
CN101373754B (zh) | 2010-04-21 |
US20090051386A1 (en) | 2009-02-26 |
DE102007052219A1 (de) | 2009-02-26 |
FR2920237A1 (fr) | 2009-02-27 |
GB2452097A (en) | 2009-02-25 |
CN101373754A (zh) | 2009-02-25 |
GB0720987D0 (en) | 2007-12-05 |
GB2452097B (en) | 2009-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102421299B1 (ko) | 기억 장치, 이의 구동 방법, 반도체 장치, 전자 부품, 및 전자 기기 | |
KR102092776B1 (ko) | 전자 장치 | |
JP7168241B2 (ja) | 集積回路装置 | |
TWI549126B (zh) | 半導體儲存裝置 | |
EP2234112B1 (en) | Stacked Memory Devices with Hierarchical Decoder Structure | |
KR20140113024A (ko) | 저항 변화 메모리 장치 및 그 구동방법 | |
US9659130B2 (en) | Layout design system for generating layout design of semiconductor device | |
JP2005267837A5 (ja) | ||
KR102421300B1 (ko) | 기억 장치, 반도체 장치, 전자 부품, 및 전자 기기 | |
KR100565109B1 (ko) | Mram 비트라인 워드라인의 아키텍처 | |
JP7083607B2 (ja) | 記憶装置 | |
US20120043615A1 (en) | Semiconductor device | |
KR102578013B1 (ko) | 반도체 기억 장치 | |
US20160267946A1 (en) | Stack memory device and method for operating same | |
TW202141486A (zh) | 記憶體單元、記憶體系統與記憶體單元的操作方法 | |
JP2009049354A (ja) | 磁性装置を備えた集積回路チップ | |
JP2000022094A5 (ja) | ||
JP2014116516A (ja) | 半導体記憶装置、その製造方法及び記憶機器 | |
US9230644B2 (en) | Electronic device | |
US11004484B2 (en) | Page buffer and memory device including the same | |
JP2007213639A (ja) | 不揮発性半導体記憶装置 | |
US7539046B2 (en) | Integrated circuit with magnetic memory | |
JP2003249629A5 (ja) | ||
JP6740219B2 (ja) | 半導体記憶装置 | |
JP2016058582A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120411 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120419 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120511 |