CN104270153A - 一种适用于流水线型模数转换器的多路采样栅压自举开关 - Google Patents

Abstract

本发明公开了一种适用于流水线型模数转换器的多路采样栅压自举开关，相对于传统的栅压自举开关，在原有的一个时钟倍乘电路和一个栅压自举电路的基础上，另外增加了栅压自举电路，并对应设置了采样开关，同时增加的栅压自举电路与原有的栅压自举电路共用时钟倍乘电路；这样相对于原先的多个分离的栅压自举开关节约了一定面积，同时也保证了各路时钟的同时性，可以实现多路差分信号同时采样。

Description

一种适用于流水线型模数转换器的多路采样栅压自举开关

技术领域

本发明涉及一种可进行多路差分信号同时采样的栅压自举开关，适用于高速高精度流水线型模数转换电路，属于数模混合集成电路技术。

背景技术

理想开关在导通态电阻为零，截止态电阻为无穷大，尤其是在开关电容电路中，对开关的导通电阻要求较高。而实际MOS工艺实现中，开关的导通电阻不为零，截止态电阻也不是无穷大。MOS管内部寄生电容也会开关的高频特性，同时，加在MOS开关管栅级的时钟信号，由于电荷注入和时钟馈通的影响，使得MOS开关呈现出非线性。以上所述的非理想因素，会严重影响MOS开关的性能，栅压自举开关的出现很好的解决了MOS开关的导通电阻和线性度问题。

在流水线型模数转换电路中，对采样开关的要求很高，并且对于多比特乘法数模单元，需要进行多路同时采样。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种适用于流水线型模数转换器的多路采样栅压自举开关，多路采样开关并行采样，并且复用时钟倍乘电路，减少了版图面积，同时保证各路时钟的一致性，减少孔径效应，充分利用例栅压自举开关的良好特性。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种适用于流水线型模数转换器的多路采样栅压自举开关，包括一个时钟倍乘电路、两个以上栅压自举电路和对应数目的栅压导通开关；所有栅压自举电路共用一个时钟倍乘电路，同时每个栅压自举电路驱动一个栅压导通开关，即时钟倍乘电路的输出端同时接所有栅压自举电路的输入端，每个栅压自举电路的输出端接一个栅压导通开关。

上述多路采样栅压自举开关，相对于传统的栅压自举开关，在原有的一个时钟倍乘电路和一个栅压自举电路的基础上，另外增加了栅压自举电路，并对应设置了采样开关，同时增加的栅压自举电路与原有的栅压自举电路共用时钟倍乘电路；这样相对于原先的多个分离的栅压自举开关节约了一定面积，同时也保证了各路时钟的同时性，可以实现多路差分信号同时采样。

所述时钟倍乘电路，包括第一NMOS管NM1、第二NMOS管NM2、第零电容C0和第一电容C1，第一NMOS管NM1和第二NMOS管NM2尺寸相同，第零电容C0和第一电容C1大小相同；第一NMOS管NM1的漏极接电源VDD，第一NMOS管NM1的源极接第零电容C0的上极板，第一NMOS管NM1的栅极接第一电容C1的上极板；第二NMOS管NM2的漏极接电源VDD，第二NMOS管NM2的源极接第一电容C1的上极板，第二NMOS管NM2的栅极接第零电容C0的上极板；第零电容C0的下极板接时钟信号CK2，第一电容C1的下极板接时钟信号CK1，时钟信号CK2和时钟信号CK1为两相非交叠时钟；以第零电容C0的上极板作为时钟倍乘电路的输出端，输出信号NET1。

所述栅压自举电路，包括第零NMOS管NM0、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第零PMOS管PM0、第一PMOS管PM1、第二PMOS管PM2和第二电容C2；第零NMOS管NM0的漏极接第二电容C2的下极板接，第零NMOS管NM0的源极接地，第零NMOS管NM0的栅极接时钟信号CK2；第三NMOS管NM3的漏极接电源VDD，第三NMOS管NM3的源极接第二电容C2的上极板，第三NMOS管NM3的栅极作为栅压自举电路的输入端，接时钟倍乘电路的输出信号NET1；第四NMOS管NM4的漏极接第五NMOS管NM5的漏极，第四NMOS管NM4的源极接第零NMOS管NM0的漏极，第四NMOS管NM4的栅极接时钟信号CK1；第五NMOS管NM5的漏极接第四NMOS管NM4的漏极，第五NMOS管NM5的源极接第四NMOS管NM4的源极，第五NMOS管NM5的栅极接第六NMOS管NM6的源极；第六NMOS管NM6的漏极接第七NMOS管NM7的源极，第六NMOS管NM6的源极接第一PMOS管PM1的漏极，第六NMOS管NM6的栅极接电源VDD；第七NMOS管NM7的漏极接地，第七NMOS管NM7的源极接第六NMOS管NM6的漏极，第七NMOS管NM7的栅极接时钟信号CK2；第八NMOS管NM8的漏极作为差分信号输入端，第八NMOS管NM8的源极接第五NMOS管NM5的源极，第八NMOS管NM8的栅极接第五NMOS管NM5的栅极，同时以第八NMOS管NM8的栅极作为栅压自举电路的输出端；第零PMOS管PM0的漏极接第四NMOS管NM4的漏极，第零PMOS管PM0的源极接电源VDD，第零PMOS管PM0的栅极接时钟信号CK1；第一PMOS管PM1的漏极接第六NMOS管NM6的源极，第一PMOS管PM1的源极接第二电容C2的上极板，第一PMOS管PM1的栅极接第五NMOS管NM5的漏极；第二PMOS管PM2的漏极接第七NMOS管NM7的源极，第二PMOS管PM2的源极接电源VDD，第二PMOS管PM2的栅极接时钟信号CK2。

所述栅压导通开关包括八个NMOS管，分别记为第九NMOS管NM9～第十六NMOS管NM16，八个NMOS管的源极相接后作为差分信号输入端，输入的差分信号与对应的栅压自举电路输入的差分信号相同，八个NMOS管的栅极相接后作为栅压导通开关的输入端，八个NMOS管的漏极作为栅压导通开关的八个输出端，分别记为输出端OUT1～输出端OUT1。

有益效果：本发明提供的适用于流水线型模数转换器的多路采样栅压自举开关，相对于现有技术，具有如下优点：在原有的一个时钟倍乘电路和一个栅压自举电路的基础上增加栅压自举电路，并对应设置了采样开关，增加的栅压自举电路与原有的栅压自举电路共用时钟倍乘电路，这相对于原先的多个分离的栅压自举开关节约了一定面积，同时也保证了各路经过倍乘的时钟的同时性，可以实现多路差分信号精确同时采样。

附图说明

图1为本发明的结构示意图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

如图1所示为一种用于流水线型模数转换器的多路采样栅压自举开关，包括一个时钟倍乘电路、两个栅压自举电路(第一栅压自举电路和第二栅压自举电路)和两个栅压导通开关(第一栅压导通开关和第二栅压导通开关)；所有栅压自举电路共用一个时钟倍乘电路，同时每个栅压自举电路驱动一个栅压导通开关，即时钟倍乘电路的输出端同时接所有栅压自举电路的输入端，每个栅压自举电路的输出端接一个栅压导通开关。

所述时钟倍乘电路，包括第一NMOS管NM1、第二NMOS管NM2、第零电容C0和第一电容C1，第一NMOS管NM1和第二NMOS管NM2尺寸相同，第零电容C0和第一电容C1大小相同；第一NMOS管NM1的漏极接电源VDD，第一NMOS管NM1的源极接第零电容C0的上极板，第一NMOS管NM1的栅极接第一电容C1的上极板；第二NMOS管NM2的漏极接电源VDD，第二NMOS管NM2的源极接第一电容C1的上极板，第二NMOS管NM2的栅极接第零电容C0的上极板；第零电容C0的下极板接时钟信号CK2，第一电容C1的下极板接时钟信号CK1，时钟信号CK2和时钟信号CK1为两相非交叠时钟；以第零电容C0的上极板作为时钟倍乘电路的输出端，输出信号NET1。

所述第一栅压自举电路，包括第零NMOS管NM0、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第零PMOS管PM0、第一PMOS管PM1、第二PMOS管PM2和第二电容C2；第零NMOS管NM0的漏极接第二电容C2的下极板接，第零NMOS管NM0的源极接地，第零NMOS管NM0的栅极接时钟信号CK2；第三NMOS管NM3的漏极接电源VDD，第三NMOS管NM3的源极接第二电容C2的上极板，第三NMOS管NM3的栅极作为栅压自举电路的输入端，接时钟倍乘电路的输出信号NET1；第四NMOS管NM4的漏极接第五NMOS管NM5的漏极，第四NMOS管NM4的源极接第零NMOS管NM0的漏极，第四NMOS管NM4的栅极接时钟信号CK1；第五NMOS管NM5的漏极接第四NMOS管NM4的漏极，第五NMOS管NM5的源极接第四NMOS管NM4的源极，第五NMOS管NM5的栅极接第六NMOS管NM6的源极；第六NMOS管NM6的漏极接第七NMOS管NM7的源极，第六NMOS管NM6的源极接第一PMOS管PM1的漏极，第六NMOS管NM6的栅极接电源VDD；第七NMOS管NM7的漏极接地，第七NMOS管NM7的源极接第六NMOS管NM6的漏极，第七NMOS管NM7的栅极接时钟信号CK2；第八NMOS管NM8的漏极接差分输入端INN，第八NMOS管NM8的源极接第五NMOS管NM5的源极，第八NMOS管NM8的栅极接第五NMOS管NM5的栅极，同时以第八NMOS管NM8的栅极作为栅压自举电路的输出端；第零PMOS管PM0的漏极接第四NMOS管NM4的漏极，第零PMOS管PM0的源极接电源VDD，第零PMOS管PM0的栅极接时钟信号CK1；第一PMOS管PM1的漏极接第六NMOS管NM6的源极，第一PMOS管PM1的源极接第二电容C2的上极板，第一PMOS管PM1的栅极接第五NMOS管NM5的漏极；第二PMOS管PM2的漏极接第七NMOS管NM7的源极，第二PMOS管PM2的源极接电源VDD，第二PMOS管PM2的栅极接时钟信号CK2。

所述第一栅压导通开关包括八个NMOS管，分别记为第九NMOS管NM9～第十六NMOS管NM16，八个NMOS管的源极相接后接差分输入端INN，八个NMOS管的栅极相接后作为栅压导通开关的输入端，八个NMOS管的漏极作为栅压导通开关的八个输出端，分别记为输出端OUT1～输出端OUT1。

所述第二栅压自举电路，包括第十八NMOS管NM18、第十七NMOS管NM17、第十九NMOS管NM19、第二十NMOS管NM20、第二十一NMOS管NM21、第二十二NMOS管NM22、第二十三NMOS管NM23、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5和第三电容C3；第二栅压自举电路与第一栅压自举电路结构相同，唯一不同的是第二十三NMOS管NM23的漏极接差分输入端INP。

所述第二栅压导通开关包括八个NMOS管，分别记为第二十四NMOS管NM24～第三十一NMOS管NM31，八个NMOS管的源极相接后接差分输入端INP，八个NMOS管的栅极相接后作为第二栅压导通开关的输入端，八个NMOS管的漏极作为第二栅压导通开关的八个输出端，分别记为输出端OUT9～输出端OUT16。

时钟信号CK1和CK2是两相非交叠时钟，NM9、NM10、NM11、NM12、NM13、NM14、NM15、NM16、NM24、NM25、NM26、NM27、NM28、NM29、NM30、NM31为采样开关。在保持相时，CK1为低电平，CK2为高电平。采样开关NM9、NM10、NM11、NM12、NM13、NM14、NM15、NM16的栅极通过NM6、NM7放电，采样开关NM24、NM25、NM26、NM27、NM28、NM29、NM30、NM31的栅电压通过NM21、NM22放电，采样开关均处于断开状态。此时，NM3、NM0，NM17、NM18均导通实现电容C2、C3的充电。采样相，CK1为高电平，CK2为低电平，NM4和NM19导通使得PM1和PM4导通，存储在C2和C3上的电压分加到NM8、NM9、NM10、NM11、NM12、NM13、NM14、NM15、NM16的栅源之间和NM23、NM24、NM25、NM26、NM27、NM28、NM29、NM30、NM3的栅源之间，确保采样开关NM9、NM10、NM11、NM12、NM13、NM14、NM15、NM16、NM24、NM25、NM26、NM27、NM28、NM29、NM30、NM31的栅源电压近似保持不变，即栅源电压与输入信号无关。

然而传统的栅压自举开关只包括一个栅压自举电路和一个采样开关，只可以实现一路信号的采样。如果要实现8对16路差分信号的精确采样，则需要16个传统的栅压自举开关，占用了大量的版图面积，而且分立的采样电路容易造成电路之间的时钟偏差，影响各个开关采样的同时性。本发明在一个栅压自举开关的基础上加以改进，实现16路信号的同时精确采样，在一定程度上减小了版图的面积，并且保证了各路的时钟一致性，减小避免孔径效应。本发明适用于高速高精度流水线型模数转换器，尤其是其中的乘法数模单元的采样开关部分。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种适用于流水线型模数转换器的多路采样栅压自举开关，其特征在于：包括一个时钟倍乘电路、两个以上栅压自举电路和对应数目的栅压导通开关；所有栅压自举电路共用一个时钟倍乘电路，同时每个栅压自举电路驱动一个栅压导通开关，即时钟倍乘电路的输出端同时接所有栅压自举电路的输入端，每个栅压自举电路的输出端接一个栅压导通开关。

2.根据权利要求1所述的适用于流水线型模数转换器的多路采样栅压自举开关，其特征在于：所述时钟倍乘电路，包括第一NMOS管NM1、第二NMOS管NM2、第零电容C0和第一电容C1，第一NMOS管NM1和第二NMOS管NM2尺寸相同，第零电容C0和第一电容C1大小相同；第一NMOS管NM1的漏极接电源VDD，第一NMOS管NM1的源极接第零电容C0的上极板，第一NMOS管NM1的栅极接第一电容C1的上极板；第二NMOS管NM2的漏极接电源VDD，第二NMOS管NM2的源极接第一电容C1的上极板，第二NMOS管NM2的栅极接第零电容C0的上极板；第零电容C0的下极板接时钟信号CK2，第一电容C1的下极板接时钟信号CK1，时钟信号CK2和时钟信号CK1为两相非交叠时钟；以第零电容C0的上极板作为时钟倍乘电路的输出端，输出信号NET1。

3.根据权利要求2所述的适用于流水线型模数转换器的多路采样栅压自举开关，其特征在于：所述栅压自举电路，包括第零NMOS管NM0、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第零PMOS管PM0、第一PMOS管PM1、第二PMOS管PM2和第二电容C2；第零NMOS管NM0的漏极接第二电容C2的下极板接，第零NMOS管NM0的源极接地，第零NMOS管NM0的栅极接时钟信号CK2；第三NMOS管NM3的漏极接电源VDD，第三NMOS管NM3的源极接第二电容C2的上极板，第三NMOS管NM3的栅极作为栅压自举电路的输入端，接时钟倍乘电路的输出信号NET1；第四NMOS管NM4的漏极接第五NMOS管NM5的漏极，第四NMOS管NM4的源极接第零NMOS管NM0的漏极，第四NMOS管NM4的栅极接时钟信号CK1；第五NMOS管NM5的漏极接第四NMOS管NM4的漏极，第五NMOS管NM5的源极接第四NMOS管NM4的源极，第五NMOS管NM5的栅极接第六NMOS管NM6的源极；第六NMOS管NM6的漏极接第七NMOS管NM7的源极，第六NMOS管NM6的源极接第一PMOS管PM1的漏极，第六NMOS管NM6的栅极接电源VDD；第七NMOS管NM7的漏极接地，第七NMOS管NM7的源极接第六NMOS管NM6的漏极，第七NMOS管NM7的栅极接时钟信号CK2；第八NMOS管NM8的漏极作为差分信号输入端，第八NMOS管NM8的源极接第五NMOS管NM5的源极，第八NMOS管NM8的栅极接第五NMOS管NM5的栅极，同时以第八NMOS管NM8的栅极作为栅压自举电路的输出端；第零PMOS管PM0的漏极接第四NMOS管NM4的漏极，第零PMOS管PM0的源极接电源VDD，第零PMOS管PM0的栅极接时钟信号CK1；第一PMOS管PM1的漏极接第六NMOS管NM6的源极，第一PMOS管PM1的源极接第二电容C2的上极板，第一PMOS管PM1的栅极接第五NMOS管NM5的漏极；第二PMOS管PM2的漏极接第七NMOS管NM7的源极，第二PMOS管PM2的源极接电源VDD，第二PMOS管PM2的栅极接时钟信号CK2。

4.根据权利要求3所述的适用于流水线型模数转换器的多路采样栅压自举开关，其特征在于：所述栅压导通开关包括八个NMOS管，分别记为第九NMOS管NM9～第十六NMOS管NM16，八个NMOS管的源极相接后作为差分信号输入端，输入的差分信号与对应的栅压自举电路输入的差分信号相同，八个NMOS管的栅极相接后作为栅压导通开关的输入端，八个NMOS管的漏极作为栅压导通开关的八个输出端，分别记为输出端OUT1～输出端OUT1。