CN112532027A - 一种多级功率管驱动电路 - Google Patents

一种多级功率管驱动电路 Download PDF

Info

Publication number
CN112532027A
CN112532027A CN201910880006.5A CN201910880006A CN112532027A CN 112532027 A CN112532027 A CN 112532027A CN 201910880006 A CN201910880006 A CN 201910880006A CN 112532027 A CN112532027 A CN 112532027A
Authority
CN
China
Prior art keywords
power
tube
nth
capacitor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910880006.5A
Other languages
English (en)
Other versions
CN112532027B (zh
Inventor
易新敏
李高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201910880006.5A priority Critical patent/CN112532027B/zh
Publication of CN112532027A publication Critical patent/CN112532027A/zh
Application granted granted Critical
Publication of CN112532027B publication Critical patent/CN112532027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

一种多级功率管驱动电路，通过设置外部电容和单一内部自举电容的组合替代与多个功率管一对一配置的多个自举电容，有利于提高电路的集成度。

Description

一种多级功率管驱动电路
技术领域
本发明涉及多级功率管驱动技术，特别是一种多级功率管驱动电路，通过设置外部电容和单一内部自举电容的组合替代与多个功率管一对一配置的多个自举电容，有利于提高电路的集成度。
背景技术
现有技术中的功率管驱动电路，对于多个功率管(例如m个功率管NMOS1～NMOSm，或者标记为M1～Mm)通常配置多个自举电容(例如m-1个自举电容CB1～CBm-1)。根据功率管M1～Mm的不同开关状态，自举电容CB1～CB(m-1)上端的电位保持不同，使得Driver+LevelShift(驱动+电平移位，具有BOOT端，G端，GR端)模块驱动各自所对应功率管的开启与关断。另外，自举电容补电时需要低位功率管配合。在这种电路中还具有多个二极管(例如m-1个二极管DB1～DBm-1)和与所述多个二极管一对一串联的多个寄生电阻(例如m-1个电阻RDB1～RDBm-1)，一个二极管DB与一个寄生电阻RDB形成一个组合，m-1个这样的组合从自举电容CB1的上端～CB(m-1)的上端依次进行递减串联。对于功率管Mm的衬底(即第m端口SWm)通过电容CD连接电源电压VDR，VDR连接DBm-1的阳极。本发明人认为，现有技术中的这种功率管驱动电路存在以下问题：1、需要多个自举电容来完成对多级功率管的驱动。2、自举电容补电时需要低位功率管配合。如果通过设置外部电容和单一内部自举电容的组合替代与多个功率管一对一配置的多个自举电容，则不仅能够减少大量的自举电容以提高电路的集成度，还能够避免低位功率管用于对自举电容补电的配合。有鉴于此，本发明人完成了本发明。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种多级功率管驱动电路，通过设置外部电容和单一内部自举电容的组合替代与多个功率管一对一配置的多个自举电容，有利于提高电路的集成度。
本发明的技术方案如下：
一种多级功率管驱动电路，其特征在于，包括外部电容，所述外部电容的上端通过第一开关连接电源电压端，所述外部电容的下端通过第二开关连接模拟电路接地端，所述第一开关的控制端和所述第二开关的控制端均连接时钟信号端，所述外部电容的上端通过第三开关连接单一内部自举电容的上端，所述外部电容的下端通过第四开关连接所述单一内部自举电容的下端，所述第三开关的控制端和所述第四开关的控制端均连接开关控制信号端，所述单一内部自举电容的上端分别连接驱动模块的若干个输入上端，所述单一内部自举电容的下端分别连接所述驱动模块的若干个输出下端，所述驱动模块具有若干个控制信号接入端和若干个以一对一方式连接多级功率管各栅极的控制信号输出端。
所述驱动模块的第一输入上端连接第一PMOS管的源极，所述第一PMOS管的漏极连接第一NMOS管的漏极，所述第一NMOS管的源极连接所述驱动模块的第一输出下端，以此类推，所述驱动模块的第n输入上端连接第n PMOS管的源极，所述第n PMOS管的漏极连接第nNMOS管的漏极，所述第n NMOS管的源极连接所述驱动模块的第n输出下端，所述第一PMOS管与所述第一NMOS管栅极互连后连接所述驱动模块的第一控制信号接入端，以此类推，所述第n PMOS管与所述第n NMOS管栅极互连后连接所述驱动模块的第n控制信号接入端，n为大于1的整数。
所述第n PMOS管与所述第n NMOS管漏极互连后连接所述驱动模块的第一控制信号输出端，所述第一控制信号输出端连接第一功率管的栅极。
所述第一功率管为第一功率NMOS管，所述第一功率NMOS管的漏极连接输入电压端，所述第一功率NMOS管的源极连接所述驱动模块的第n输出下端。
所述外部电容的电容值为10nF～100nF。
所述单一内部自举电容是芯片内部集成的小自举电容，电容值为20pF～50pF。
所述第一功率NMOS管的第一栅源电容的电容值为500pF～2nF，其他功率NMOS管的栅源电容的电容值也均为500pF～2nF。
所述第n NMOS管的第n个栅源电容的电容值为1pF～10pF，驱动模块中的其他NMOS管的栅源电容的电容值也均为1pF～10pF。
所述多级功率管均为功率NMOS管。
所述多级功率管均为功率PMOS管。
本发明的技术效果如下：本发明通过设置外部电容和单一内部自举电容的组合替代与多个功率管一对一配置的多个自举电容，则不仅能够减少大量的自举电容以提高电路的集成度，还能够避免低位功率管用于对自举电容补电的配合，简化了驱动模块对多级功率管的开启或关断控制。
附图说明
图1是实施本发明一种多级功率管驱动电路的结构示意图。
图2是以图1中第一功率管MHS1为例的功率管开启原理示意图。图2中第一开关S1和第二开关S2处于断开状态(实际是S1和S2先闭合由VDD给外部电容CEXT充电，同时驱动模块Driver中的第n个NMOS管的第n个栅源电容Cnn放电，第一功率管MHS1开启时S1和S2均断开)，第三开关S3和第四开关S4处于闭合状态(实际是S3和S4先断开，当S1和S2均断开时S3和S4均闭合)，起始于外部电容CEXT(即该电容设置于芯片之外，例如10nF-100nF的电容)，分别终止于内部自举电容CBS(即自举小电容，例如20pF-50pF的电容，远小于CEXT)和第一功率管MHS1的第一栅源电容Chs1(电容值较小，例如500pF-2nF)的虚线表示，CEXT分别向CBS和Chs1充电(驱动模块Driver中的第n个PMOS管导通)，第一功率管MHS1因第一栅极电压Vd1升高而开启。第一功率管MHS1开启后，S3和S4断开，由CBS和Chs1上的已有电荷保持第一功率管MHS1的开启状态。
图3是以图1中第一功率管MHS1为例的功率管关断原理示意图。图3中S3和S4为断开状态，内部自举电容CBS对驱动模块Driver中的第n个NMOS管的第n个栅源电容Cnn(1pF-10pF)充电使第n个NMOS管的栅极电压上升至第n个NMOS管导通而致使第一功率管MHS1的第一栅源电容Chs1放电后，第一功率管MHS1关断。在此过程中，外部电容CEXT可进行补电或继续驱动下一个开关管(第二功率管MHS2等)。
附图标记列示如下：VDD-电源电压或电源电压端；Vin-输入电压或输入电压端；AGND-模拟电路接地端；Driver-驱动模块；S1-第一开关；S2-第二开关；S3-第三开关；S4-第四开关；CEXT-外部电容(即该电容设置于芯片之外，例如10nF-100nF)；CBS-内部自举电容(集成电路IC内部集成的自举小电容)或单一内部自举电容；clk-时钟信号；Ctrl-开关控制信号；Ton1～Tonn-第一驱动控制信号至第n驱动控制信号(n为大于1的整数)；SW1～SWm-第一端口至第m端口(m小于或等于n)；BST-电容上端；SW-电容下端；Mp1～Mpn-第一PMOS管至第nPMOS管；Mn1～Mnn-第一NMOS管至第nNMOS管；MHS1～MHSm-第一功率管至第m功率管；Chs1-第一功率管MHS1的第一栅源电容；Cnn-第n个NMOS管的第n个栅源电容(1pF-10pF)[驱动模块中的第n个NMOS管，第n个栅源电容就是指第n个NMOS管的栅源电容]；Vd1～Vdm-第一栅极电压至第m栅极电压(m为大于1的整数)或第一控制信号输出端至第m控制信号输出端。
具体实施方式
下面结合附图(图1-图3)对本发明进行说明。
图1是实施本发明一种多级功率管驱动电路的结构示意图。图2是以图1中第一功率管MHS1为例的功率管开启原理示意图。图3是以图1中第一功率管MHS1为例的功率管关断原理示意图。如图1至图3所示，一种多级功率管驱动电路，包括外部电容CEXT，所述外部电容CEXT的上端通过第一开关S1连接电源电压端VDD，所述外部电容CEXT的下端通过第二开关S2连接模拟电路接地端AGND，所述第一开关S1的控制端和所述第二开关S2的控制端均连接时钟信号clk端，所述外部电容CEXT的上端通过第三开关S3连接单一内部自举电容CBS的上端，所述外部电容CEXT的下端通过第四开关S4连接所述单一内部自举电容CBS的下端，所述第三开关S3的控制端和所述第四开关S4的控制端均连接开关控制信号Ctrl端，所述单一内部自举电容CBS的上端分别连接驱动模块Driver的若干个输入上端，所述单一内部自举电容CBS的下端分别连接所述驱动模块Driver的若干个输出下端，所述驱动模块Driver具有若干个控制信号Ton1～Tonn接入端和若干个以一对一方式连接多级功率管(例如m级功率管，m为大于1的整数，从第一功率管MHS1至第m功率管MHSm)各栅极的控制信号输出端(例如第一栅极电压Vd1至第m栅极电压Vdm)。
所述驱动模块Driver的第一输入上端连接第一PMOS管Mp1的源极，所述第一PMOS管Mp1的漏极连接第一NMOS管Mn1的漏极，所述第一NMOS管Mn1的源极连接所述驱动模块Driver的第一输出下端，以此类推，所述驱动模块Driver的第n输入上端连接第n PMOS管Mpn的源极，所述第n PMOS管Mpn的漏极连接第n NMOS管Mnn的漏极，所述第n NMOS管Mnn的源极连接所述驱动模块Driver的第n输出下端，所述第一PMOS管Mp1与所述第一NMOS管Mn1栅极互连后连接所述驱动模块Driver的第一控制信号接入端，以此类推，所述第n PMOS管Mpn与所述第n NMOS管Mnn栅极互连后连接所述驱动模块Driver的第n控制信号接入端，n为大于1的整数。所述第n PMOS管Mpn与所述第n NMOS管Mnn漏极互连后连接所述驱动模块Driver的第一控制信号输出端Vd1，所述第一控制信号输出端Vd1连接第一功率管MHS1的栅极。所述第一功率管MHS1为第一功率NMOS管，所述第一功率NMOS管的漏极连接输入电压端Vin，所述第一功率NMOS管的源极连接所述驱动模块Driver的第n输出下端。所述外部电容CEXT的电容值为10nF～100nF。所述单一内部自举电容CBS是芯片内部集成的小自举电容，电容值为20pF～50pF。所述第一功率NMOS管的第一栅源电容Chs1的电容值为500pF～2nF，其他功率NMOS管的栅源电容的电容值也均为500pF～2nF。所述第n NMOS管Mnn的第n个栅源电容Cnn的电容值为1pF～10pF，驱动模块中的其他NMOS管的栅源电容的电容值也均为1pF～10pF。所述多级功率管均为功率NMOS管。所述多级功率管均为功率PMOS管。
如图1所示，本发明一种功率管驱动电路，采用外部电容CEXT来给IC内部集成的自举小电容CBS充电以及驱动功率管开启。在不需要开关功率管时，给外部电容CEXT补电；当要开启功率管时，电容CEXT可为内部供电。Driver模块用于驱动功率管的开启与关断。Ton1-Ton n信号用于控制Driver模块，使得功率管MHS1—MHSm更够良好的被驱动。外部电容CEXT为10nF-100nF，自举小电容CBS为20pF-50pF，栅源电容Cnn为1pF-10pF，功率管栅源电容Chs1为500pF-2nF。功率管开启阶段，外部电容CEXT有足够的能力为CBS和栅源电容Chs1等提供所需的电荷；同时在功率管关断阶段，自举小电容CBS也有足够的能力为栅源电容Cnn等提供所需的电荷，使前一阶段功率管栅源电容Chs1等上积累的电荷被泄放掉。
以驱动功率管MHS1为例，对其开关状态进行简述：
如图2所示，初始状态下，内部功率管关断，此时clk信号为高电平、Ctrl为低电平，开关S1和S2闭合，开关S3和S4断开，电源VDD对外部电容CEXT进行充电，同时Driver模块中的MNn管栅源电容Cnn上的电荷被释放掉。当内部功率管开启时，clk信号为低电平、Ctrl为高电平，开关S1和S2断开，开关S3和S4闭合。外部电容CEXT对内部的自举电容CBS进行充电，同时Driver模块中的MPn管导通，使功率管MHS1的栅源电容Chs1被充电，栅极电压Vd1升高，最终开启功率管MHS1。开启完成后，开关S3和S4断开，CEXT可以脱离开，自举电容CBS和栅源电容Chs1上已有的电荷足已保持功率管开启。
如图3所示，功率管关断阶段，Ctrl为低电平，开关S3和S4断开。此时自举电容CBS上保持的电压对Driver模块中的Mnn管栅源电容Cnn充电，栅极电压的上升会使Mnn管导通，致使功率管MHS1栅源电容Chs1上积累的电荷将被泄放掉，故功率管MHS1栅极电压降低，最终使得功率管MHS1被关断。在此过程中，外部电容CEXT可进行补电或继续驱动下一个开关管。本发明一种功率管驱动电路，通过设置外部电容和单一内部自举电容的组合替代与多个功率管一对一配置的多个自举电容，有利于提高电路的集成度。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

Claims (10)

1.一种多级功率管驱动电路，其特征在于，包括外部电容，所述外部电容的上端通过第一开关连接电源电压端，所述外部电容的下端通过第二开关连接模拟电路接地端，所述第一开关的控制端和所述第二开关的控制端均连接时钟信号端，所述外部电容的上端通过第三开关连接单一内部自举电容的上端，所述外部电容的下端通过第四开关连接所述单一内部自举电容的下端，所述第三开关的控制端和所述第四开关的控制端均连接开关控制信号端，所述单一内部自举电容的上端分别连接驱动模块的若干个输入上端，所述单一内部自举电容的下端分别连接所述驱动模块的若干个输出下端，所述驱动模块具有若干个控制信号接入端和若干个以一对一方式连接多级功率管各栅极的控制信号输出端。
2.根据权利要求1所述的多级功率管驱动电路，其特征在于，所述驱动模块的第一输入上端连接第一PMOS管的源极，所述第一PMOS管的漏极连接第一NMOS管的漏极，所述第一NMOS管的源极连接所述驱动模块的第一输出下端，以此类推，所述驱动模块的第n输入上端连接第n PMOS管的源极，所述第n PMOS管的漏极连接第n NMOS管的漏极，所述第n NMOS管的源极连接所述驱动模块的第n输出下端，所述第一PMOS管与所述第一NMOS管栅极互连后连接所述驱动模块的第一控制信号接入端，以此类推，所述第n PMOS管与所述第n NMOS管栅极互连后连接所述驱动模块的第n控制信号接入端，n为大于1的整数。
3.根据权利要求2所述的多级功率管驱动电路，其特征在于，所述第n PMOS管与所述第n NMOS管漏极互连后连接所述驱动模块的第一控制信号输出端，所述第一控制信号输出端连接第一功率管的栅极。
4.根据权利要求3所述的多级功率管驱动电路，其特征在于，所述第一功率管为第一功率NMOS管，所述第一功率NMOS管的漏极连接输入电压端，所述第一功率NMOS管的源极连接所述驱动模块的第n输出下端。
5.根据权利要求1所述的多级功率管驱动电路，其特征在于，所述外部电容的电容值为10nF～100nF。
6.根据权利要求1所述的多级功率管驱动电路，其特征在于，所述单一内部自举电容是芯片内部集成的小自举电容，电容值为20pF～50pF。
7.根据权利要求4所述的多级功率管驱动电路，其特征在于，所述第一功率NMOS管的第一栅源电容的电容值为500pF～2nF，其他功率NMOS管的栅源电容的电容值也均为500pF～2nF。
8.根据权利要求2所述的多级功率管驱动电路，其特征在于，所述第n NMOS管的第n个栅源电容的电容值为1pF～10pF，驱动模块中的其他NMOS管的栅源电容的电容值也均为1pF～10pF。
9.根据权利要求1所述的多级功率管驱动电路，其特征在于，所述多级功率管均为功率NMOS管。
10.根据权利要求1所述的多级功率管驱动电路，其特征在于，所述多级功率管均为功率PMOS管。
CN201910880006.5A 2019-09-18 2019-09-18 一种多级功率管驱动电路 Active CN112532027B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910880006.5A CN112532027B (zh) 2019-09-18 2019-09-18 一种多级功率管驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910880006.5A CN112532027B (zh) 2019-09-18 2019-09-18 一种多级功率管驱动电路

Publications (2)

Publication Number Publication Date
CN112532027A true CN112532027A (zh) 2021-03-19
CN112532027B CN112532027B (zh) 2021-12-03

Family

ID=74974951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910880006.5A Active CN112532027B (zh) 2019-09-18 2019-09-18 一种多级功率管驱动电路

Country Status (1)

Country Link
CN (1) CN112532027B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201541197U (zh) * 2008-09-29 2010-08-04 技领半导体(上海)有限公司 调节开关式调节器输出电流的电源转换器
CN104270153A (zh) * 2014-09-18 2015-01-07 东南大学 一种适用于流水线型模数转换器的多路采样栅压自举开关
CN105119604A (zh) * 2015-09-21 2015-12-02 东南大学 一种适用于低电源电压模数转换器采样的自举开关电路
CN105187039A (zh) * 2015-09-18 2015-12-23 东南大学 一种cmos栅压自举开关电路
EP3205008A1 (en) * 2014-08-11 2017-08-16 Texas Instruments Incorporated Shared bootstrap capacitor for multiple phase buck converter circuit and methods
EP3231090A1 (en) * 2014-12-09 2017-10-18 Merus Audio ApS A regulated high side gate driver circuit for power transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201541197U (zh) * 2008-09-29 2010-08-04 技领半导体(上海)有限公司 调节开关式调节器输出电流的电源转换器
EP3205008A1 (en) * 2014-08-11 2017-08-16 Texas Instruments Incorporated Shared bootstrap capacitor for multiple phase buck converter circuit and methods
CN104270153A (zh) * 2014-09-18 2015-01-07 东南大学 一种适用于流水线型模数转换器的多路采样栅压自举开关
EP3231090A1 (en) * 2014-12-09 2017-10-18 Merus Audio ApS A regulated high side gate driver circuit for power transistors
CN105187039A (zh) * 2015-09-18 2015-12-23 东南大学 一种cmos栅压自举开关电路
CN105119604A (zh) * 2015-09-21 2015-12-02 东南大学 一种适用于低电源电压模数转换器采样的自举开关电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HYUNGGUN MA: "Instantaneous Power Consuming Level Shifter for Improving Power Conversion Efficiency of Buck Converter", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》 *
张小鸣: "基于ＩＲ２１１０的Ｈ桥可逆ＰＷＭ驱动电路应用", 《常州大学学报(自然科学版)》 *

Also Published As

Publication number Publication date
CN112532027B (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
JP6415683B2 (ja) ブーストラップ機能を具えるゲート電極駆動回路
JP6329691B2 (ja) ブーストラップ機能を具えるゲート電極駆動回路
EP1911037B1 (en) A multiple input circuit
US9396813B2 (en) Shift register cell, shift register, gate driver and display panel
KR101552408B1 (ko) 주사 신호선 구동 회로 및 주사 신호선 구동 방법
US5945970A (en) Liquid crystal display devices having improved screen clearing capability and methods of operating same
US6016073A (en) BiCMOS negative charge pump
CN101375326B (zh) 驱动电路、设置有驱动电路的显示设备
US8461911B2 (en) Semiconductor switch for switching terminals
US20140064439A1 (en) Shift Register Unit, Shift Register And Display Apparatus
JP2017528747A (ja) ブーストラップ機能を具えるゲート電極駆動回路
US6366116B1 (en) Programmable driving circuit
GB2343067A (en) A shift register for driving an LCD pixel row
US20060061410A1 (en) Charge pump circuit
US10547238B2 (en) Electronic device with a charging mechanism
US8406068B2 (en) Voltage shifter for high voltage operations
US11012062B2 (en) Bootstrap circuit and a sampling circuit using the same
US7592989B2 (en) Method for eliminating residual image in display device
CN111245413A (zh) 一种高速高线性度的栅压自举开关电路
CN112532027B (zh) 一种多级功率管驱动电路
CN108551252B (zh) 共用输入电容的高压栅极驱动电路
JPH07235844A (ja) アナログドライバｉｃの出力バッファ回路
CN114285405A (zh) flash型FPGA的基于逻辑工艺的电平转换电路
JP2001211637A (ja) チャージポンプ回路
CN113206659B (zh) 一种用于流水线adc的高速高线性度栅压自举开关

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant