CN104247255A - 超宽带频率调制器 - Google Patents

超宽带频率调制器 Download PDF

Info

Publication number
CN104247255A
CN104247255A CN201380021312.4A CN201380021312A CN104247255A CN 104247255 A CN104247255 A CN 104247255A CN 201380021312 A CN201380021312 A CN 201380021312A CN 104247255 A CN104247255 A CN 104247255A
Authority
CN
China
Prior art keywords
component
frequency
phase
locked loop
directly modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380021312.4A
Other languages
English (en)
Inventor
B·孙
A·多罗森科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104247255A publication Critical patent/CN104247255A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C5/00—Amplitude modulation and angle modulation produced simultaneously or at will by the same modulating signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

公开了超宽带频率调制器。该频率调制器包括接收小分量的直接调制锁相环。该频率调制器还包括产生多个延迟线的延迟模块。该频率调制器进一步包括接收大分量和该多个延迟线的边沿选择器。

Description

超宽带频率调制器
根据35U.S.C.§119的优先权要求
本专利申请要求于2012年4月25日提交且被转让给本申请受让人并因而通过援引明确纳入于此的题为“ULTRA-WIDE BAND FREQUENCYMODULATOR(超宽带频率调制器)”的临时申请No.61/638,274的优先权。
技术领域
本公开一般地涉及用于通信系统的无线设备。更具体地，本公开涉及用于超宽带频率调制器的系统和方法。
背景技术
电子设备(蜂窝电话、无线调制解调器、计算机、数字音乐播放器、全球定位系统单元、个人数字助理、游戏设备等)已成为日常生活的一部分。小型计算设备如今被放置在从汽车到住房用锁到移动设备等各种事物中。在过去的几年里电子设备的复杂度有了急剧的上升。例如，许多电子设备具有一个或多个帮助控制该设备的处理器、以及支持该处理器及该设备的其他部件的数个数字电路。
无线通信系统被广泛部署以提供诸如语音、视频、数据等各种类型的通信内容。这些系统可以是能够支持多个移动设备与一个或多个基站的同时通信的多址系统。
移动设备可包括在操作期间使用的各式各样的电路。举例而言，振荡器可被用来对跨移动设备内的电路板或集成电路的各种电路进行同步。此外，移动设备内的不同电路可使用不同频率来操作。因此，移动设备可生成多个参考信号以用于不同目的。
然而，如同其他便携式电子设备，移动设备可能受限于可以传送和接收的数据的量。此外，可能希望简化对被传送和接收的信号的处理。宽带调制器的一个益处是覆盖多个频带和多个标准(诸如2G、3G、4G等)的能力。
发明内容
描述了超宽带频率调制器。该频率调制器包括接收小分量的直接调制锁相环。该频率调制器还包括产生多个延迟线的延迟模块。该频率调制器附加地包括接收大分量和多个延迟线的边沿选择器。
小分量可以是相位调制分量且大分量可以是相位调制分量。小分量可以是频率调制分量且大分量可以是频率调制分量。小分量可包括处于或低于3兆赫的频率且大分量可包括高于3兆赫的频率。
直接调制锁相环可以是数字锁相环。可以通过两点注入将小分量注入到直接调制锁相环中。
超宽带频率调制器可以是极化调制器。直接调制锁相环可向延迟模块提供锁相环输出信号。多个经延迟的信号可通过多个延迟线发送。边沿选择器可处理大分量和多个经延迟的信号以产生相位输出信号。
还描述了用于促成无线网络中的无线通信的方法。小分量由直接调制锁相环处理。大分量由包括延迟模块和边沿选择器的数字频率偏移生成器处理。延迟模块向边沿选择器提供多个延迟线。相位输出信号被输出。
可以获得调制数据。调制数据可以被划分成振幅分量和频率分量。频率分量可以根据阈值来划分以获得小分量和大分量。可以将小分量提供给直接调制锁相环。可以将大分量提供给数字频率偏移生成器。
可以将直接调制锁相环输出提供给延迟模块。可以使用延迟模块来处理直接调制锁相环输出以获得多个经延迟的信号。可以通过多个延迟线将多个经延迟的信号提供给边沿选择器。该方法可由包括超宽带频率调制器的无线设备执行。
还描述了用于促成无线网络中的无线通信的设备。该设备包括用于由直接调制锁相环处理小分量的装置。该设备还包括用于由包括延迟模块和边沿选择器的数字频率偏移生成器处理大分量的装置。延迟模块向边沿选择器提供多个延迟线。该设备进一步包括用于输出相位信号的装置。
还描述了用于促成无线网络中的无线通信的计算机程序产品。该计算机程序产品包括其上具有指令的非瞬态有形计算机可读介质。这些指令包括用于使无线设备通过直接调制锁相环来处理小分量的代码。这些指令还包括用于使无线设备通过包括延迟模块和边沿选择器的数字频率偏移生成器来处理大分量的代码。延迟模块向边沿选择器提供多个延迟线。这些指令进一步包括用于使无线设备输出相位信号的代码。
附图简述
图1是解说使用超宽带频率调制器的无线设备的框图；
图2是解说超宽带频率调制器的框图；
图3是用于超宽带频率调制的方法的流程图；
图4是解说相位确定模块的一个配置的框图；
图5是解说直接调制锁相环(PLL)的一个配置的框图；
图6是解说数字频率偏移生成器的一个配置的框图；
图7是解说另一个超宽带频率调制器的框图；
图8是用于超宽带频率调制的另一个方法的流程图；
图9解说可包括在基站中的某些组件；以及
图10解说可包括在无线通信设备中的某些组件。
详细描述
图1是解说使用超宽带频率调制器102的无线设备100的框图。无线设备100可以是无线通信设备或基站。
无线通信设备还可被称为终端、接入终端、用户装备(UE)、订户单元、站等，并且可包括其功能性的一些或全部。无线通信设备可以是蜂窝电话、个人数字助理(PDA)、无线设备、无线调制解调器、手持式设备、膝上型计算机、PC卡、紧凑型闪存、外置或内置调制解调器、有线电话等。无线通信设备可以是移动或驻定的。无线通信设备在任何给定时刻可在下行链路和/或上行链路上与零个、一个或多个基站通信。下行链路(或即前向链路)是指从基站至无线通信设备的通信链路，而上行链路(或即反向链路)是指从无线通信设备至基站的通信链路。上行链路和下行链路可指代通信链路或用于该通信链路的载波。
无线通信设备可在包括其他无线设备(诸如基站)的无线通信系统中操作。基站是与一个或多个无线通信设备通信的站。基站还可被称为接入点、广播发射机、B节点、演进型B节点等，并且可包括其功能性的一些或全部。每个基站提供对特定地理区域的通信覆盖。基站可提供对一个或多个无线通信设备的通信覆盖。术语“蜂窝小区”取决于使用该术语的上下文可指基站和/或其覆盖区。
无线通信系统(例如，多址系统)中的通信可通过在无线链路上的传输来实现。此类通信链路可经由单输入单输出(SISO)、或多输入多输出(MIMO)系统来建立。多输入多输出(MIMO)系统包括分别装备有用于数据传输的多个(NT个)发射天线和多个(NR个)接收天线的发射机和接收机。SISO系统是多输入多输出(MIMO)系统的特例。如果利用了由这多个发射和接收天线所创建的附加维度，则该多输入多输出(MIMO)系统就可以提供改善的性能(例如，更高的吞吐量、更大的容量、或改善的可靠性)。
无线通信系统可利用单输入多输出(SIMO)和多输入多输出(MIMO)两者。无线通信系统可以是能够通过共享可用系统资源(例如，带宽和发射功率)来支持与多个无线通信设备通信的多址系统。此类多址系统的示例包括码分多址(CDMA)系统、宽带码分多址(W-CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDMA)系统、单载波频分多址(SC-FDMA)系统、第三代合作伙伴项目(3GPP)长期演进(LTE)系统、以及空分多址(SDMA)系统。
无线设备100可包括数据源112和发射机104。发射机104可包括超宽带频率调制器102。
无线设备100的示例包括无线通信设备，诸如蜂窝、无绳、个人通信系统、移动电话或其他类型的无线电话设备。无线设备100的更多示例包括基带电路、发射机、接收机、收发机、寻呼机、无线个人数字助理、机顶盒、音乐播放器、视频播放器、娱乐单元、带无线接入的笔记本计算机、无线移动设备、双向无线电、步话机、移动站、多输入多输出(MIMO)设备、导航设备、全球定位系统接收机、位置固定的数据单元(诸如读表装备或者存储或检索数据或计算机指令的任何其他设备)、或其任何组合。无线设备100的附加示例包括极化发射机，诸如在窄带极化GSM和EDGE系统以及其他窄带系统(诸如蓝牙)中使用的那些极化发射机。
超宽带频率调制器102可在超宽带频率上操作。超宽带频率可指具有超过500兆赫(MHz)或载波频率的20％中的较小者的带宽的信号。一般而言，超宽带频率调制器102的范围超过100MHz。
发射机104也可包括振荡器108、激励放大器116和功率放大器118。超宽带频率调制器102可从振荡器108接收参考信号110以及从数据源112接收调制数据114。振荡器108可以是本地振荡器(LO)。调制数据114可包括复信号。调制数据114可以是任何数字复调制方案(PSK、QAM或OFDM)。参考信号110可以是由发射机104中的数字组件用作时钟信号的处于特定频率(即，参考信号频率)的周期性信号。调制数据114可以是将由无线设备100无线地传送给另一个设备的数据。
发射机104可用准备用于传输的方式来处理调制数据114。发射机104可产生包括调制数据114的射频(RF)信号106。举例而言，如果调制数据114具有100千赫(kHz)的带宽，则射频(RF)信号106可包括具有100kHz的带宽和1GHz或1.8GHz的中心频率的调制数据114。在射频(RF)信号106经由天线120发射之前，该RF信号106可由激励放大器116、功率放大器118或它们两者放大。由此，发射机104可使用超宽带频率调制器102将数据上变频到射频范围以供传输。在一个配置中，超宽带频率调制器102可使用与混频器(未示出)相组合的模拟锁相环。
频率调制器(诸如极化发射机)可出于各种原因在电路中使用。最近在无线通信设备中已经在窄带上采用了极化发射机。举例而言，窄带极化发射机用在全球移动通信系统(GSM)和增强数据率GSM演进(EDGE)系统中。然而，在窄带上使用极化发射机产生限制。举例而言，窄带发射机只能利用载波信号的一小部分来传送经调制的数据。另一个限制是在延迟匹配上施加了严格的约束。举例而言，在一些系统中，压控振荡器增益(KVCO)线性化范围在相位分量中被限制为大约3MHz的带宽。
极化发射机的另一个问题是他们经常采用“穿孔”技术。由于经调制的数据的扩展效应，该技术可导致相位量化噪声和频域中的毛刺。这是有问题的，因为它产生频谱再生并阻塞毗邻的资源。在一些情形中，毗邻信道噪声相对于载波多达-20分贝(dBc)。
当前宽带发射机和宽带调制器也用在无线通信设备中。举例而言，宽带发射机用在宽带码分多址(WCDMA)和第三代合作伙伴项目(3GPP)长期演进(LTE)系统中。这些宽带发射机也是有问题的。举例而言，这些宽带发射机在采用同相(I)和正交(Q)直接上变频时引入功率和噪声问题。例如，I和Q调制器(例如，I和Q直接上变频器)遭受较大的管芯大小、较高的功耗和较高的噪声电平。
一般而言，频率调制器(诸如极化调制器)采用诸如8相移键控(8PSK)、混合正交相移键控(HQPSK)、正交频分复用(OFDM)、单载波频分多址(SC-FDMA)、蓝牙、WCDMA和/或LTE之类的调制方案。然而，在使用这些非恒定包络方案中的一个时，会发生“零点交越”或“原点交越”的问题。用于减少零点交越的一种当前方式是对于极化调制器要求基带信号的数字畸变。然而，这个技术非常复杂且计算要求很高，并且使调制质量降级。
在一个配置中，超宽带频率调制器102可以是极化调制器。附加地，超宽带频率调制器102可以与频率合成器相关联。频率合成器能够用于具有多达载波频率的20％的瞬时频率偏差的超宽带射频(RF)信号。举例而言，在1GHz载波频率的情形中，高于200MHz可用于传送数据。
图2是解说超宽带频率调制器202的框图。图2的超宽带频率调制器202可以是图1的超宽带频率调制器102的一个配置。超宽带频率调制器202可接收参考信号210和调制数据114并生成射频(RF)信号206。超宽带频率调制器202可包括直接调制锁相环(PLL)230、数字频率偏移生成器232和相位确定模块224。
相位确定模块224可接收调制数据214。在超宽带频率调制器202上处理调制数据214时，信号可被拆分成振幅(AM)分量246和频率调制(FM)分量。这可在例如相位确定模块224处发生。频率调制(FM)分量可进一步分成小分量226和大分量228。在一个配置中，小分量226可以是小频率调制(FM)分量且大分量228可以是大频率调制(FM)分量。在另一个配置中，小分量226可以是小相位调制(PM)分量且大分量228可以是大相位调制(PM)分量。在一些情形中，小频率调制(FM)分量可包括多达约3MHz的小频率偏差且大频率调制(FM)分量可包括多达RF载波频率的20％的大频率偏差。小频率调制(FM)分量(例如，少于3MHz的信号频率)可包括信号的约80％而大频率调制(FM)分量(例如，大于3MHz的信号频率)可包括信号的约20％。
调制数据214可包括同相(I)和正交(Q)分量。调制数据214可由无线设备100或另一个电子设备提供。相位确定模块224可用来从调制数据214生成小分量226和大分量228。以下参考图4更详细地描述相位确定模块224。
在一些配置中，超宽带频率调制器202可使用直接调制锁相环(PLL)230和数字频率偏移生成器232。数字频率偏移生成器232可包括向边沿选择器236提供多个延迟线288的延迟模块234。可以将小分量226注入到直接调制锁相环(PLL)230中。举例而言，可以经由两点注入将小分量226注入到直接调制锁相环(PLL)230中。替换地，直接调制锁相环(PLL)230可采用一点调制而不是使用两点调制(TPM)。在一些情形中，大分量228可经由延迟线288和边沿选择器236架构在RF压控振荡器(VCO)的输出处被引入。换言之，大分量228可注入到具有延迟线288和边沿选择器236的数字频率偏移生成器232中。
直接调制锁相环(PLL)230可从相位确定模块224接收小分量226。直接调制锁相环(PLL)230可以是数字锁相环(DPLL)。直接调制锁相环(PLL)230也可以接收参考信号210。直接调制锁相环(PLL)230可生成与参考信号210的相位相关的锁相环(PLL)输出253。举例而言，直接调制锁相环(PLL)230可使用可变频率振荡器和相位检测器来从数字频率偏移生成器232生成与参考信号210同相位的相位输出241。以下参考图5更详细地描述直接调制锁相环(PLL)。
数字频率偏移生成器232可包括延迟模块234和边沿选择器236。延迟模块234可从直接调制锁相环(PLL)230接收锁相环(PLL)输出253。延迟模块234可生成被提供给边沿选择器236的多个经延迟的信号(例如，延迟线288)。
边沿选择器236可从延迟模块234接收延迟线288以及从相位确定模块224接收大分量228。边沿选择器236可生成相位输出241。边沿选择器236可部分地使用经延迟的锁相环(PLL)输出(即，延迟线288)的经延迟边沿来选择相位输出241。
在一些配置中，相位输出241可以是频率合成输出。一般而言，频率合成生成具有高准确度的频调。然而，调制可被注入到频率合成之上。换言之，增加的传输率可通过按小偏差和/或注入来调制载波的方式达成。在一些情形中，载波频率的20％可以用作传输数据。举例而言，在本文公开的系统和方法下，2GHz的载波频率可以利用400MHz的数据传输水平。以下参考图6更详细地描述数字频率偏移生成器232。
如以上讨论的，相位确定模块224也可以输出振幅分量246。振幅分量246可以在组合器222处与相位输出241组合。组合器222可输出射频(RF)信号206。
采用使用直接调制锁相环(PLL)230来处理小分量226并使用数字偏移生成器来处理大分量228的超宽带频率调制器202可以具有许多优点。举例而言，接收(RX)频带中的发射(TX)噪声的电平不必通过延迟线288和边沿选择器236的相位量化噪声来限制。这是因为大频率调制(FM)分量偏差的数量与小频率调制(FM)分量偏差的数量相比是相对较小的。作为另一示例，由于调制数据的扩展效应，延迟线288失配可减少和/或消除频域中的毛刺。在一个配置中，延迟线288可通过调制数据本身来随机化以减少毛刺。
当采用直接调制锁相环(PLL)230时，附加优点可包括减少严格的振荡器线性要求。此外，可达到精确的相位输出。当采用数字频率偏移生成器232功能时，总体畸变可与毛刺功率一起减少。这可能是因为只有小部分的时相信号被包括在大分量228中，并且由此只有小部分的信号被注入到数字频率偏移生成器232中。在一些实例中，组成大分量228的信号部分可以是大约20％。此外，数字频率偏移生成器232可在大多数时候充当本地振荡器(LO)缓冲器和/或可以包括开环。此简化的结构也可提供利用较小的管芯面积的益处。由此，在超宽带频率调制器202中采用直接调制锁相环(PLL)230的另一个优点可以是较小的大小和较简单的复杂度。
图3是用于超宽带频率调制的方法300的流程图。方法300可由超宽带频率调制器102执行。在一个配置中，超宽带频率调制器102可以在无线设备100上，诸如在基站或无线通信设备上。超宽带频率调制器102可使用直接调制锁相环(PLL)230来处理(302)小分量226。在一个配置中，小分量226可以是包括经频率调制信号的小频率调制(FM)分量。
超宽带频率调制器102可使用数字频率偏移生成器232来处理(304)大分量228。如以上参考图2所讨论的，数字频率偏移生成器232可包括向边沿选择器236提供多个延迟线288的延迟模块234。大分量228可以是大频率调制(FM)分量。在一个配置中，大分量228可包括经频率调制的信号。超宽带频率调制器102可输出(306)相位输出信号241。
图4是解说相位确定模块424的一个配置的框图。图4的相位确定模块424可以是图2的相位确定模块224的一个配置。
相位确定模块424可以包括笛卡尔到极坐标转换器444、微分器450和阈值模块452。笛卡尔到极坐标转换器444可以接收经调制数据214形式的经调制的复信号。调制数据214可包括同相信号分量440和正交信号分量442。笛卡尔到极坐标转换器444可将同相信号分量440和正交信号分量442转换成振幅(AM)分量446和频率分量448。振幅(AM)分量446可以称为ρ且频率分量448可以称为θ。振幅(AM)分量446可以被发送到组合器222。
频率分量448可以包括相位信息。频率分量448可以被发送到微分器450。微分器450可产生经微分的信号451。微分器450可采用函数H(Z)＝1-Z-1来创建经微分的信号451。微分器450从可包括相位信息的频率分量产生频率。换言之，经微分的信号451可包括频率信息。
阈值模块452可比较来自经微分的信号451的频率。如果该频率高于某个阈值水平，则阈值模块452可将经微分的信号451输出为大频率调制(FM)分量428。如果该频率低于该阈值水平，则阈值模块452可将经微分的信号451输出为小频率调制(FM)分量426。阈值模块452可基于阈值频率水平来确定阈值。举例而言，所有在3MHz以上的频率都可以被处理为大频率调制(FM)分量428，而所有其他频率(例如，所有小于或等于3MHz的频率)都可以被处理为小频率调制(FM)分量426。
可采用各种阈值水平。阈值水平可以基于直接调制锁相环(PLL)230。举例而言，直接调制锁相环(PLL)230能够处理的所有频率都可以由阈值模块452输出为小频率调制(FM)分量426，而所有其他频率都可以输出为大频率调制(FM)分量428。
小频率调制(FM)分量426和/或大频率调制(FM)分量428可以在接收进一步处理之前被缩放。可以将小频率调制(FM)分量426提供给直接调制锁相环(PLL)230。可以将大频率调制(FM)分量428提供给数字频率偏移生成器232。举例而言，可以将大频率调制(FM)分量428提供给延迟模块234和/或边沿选择器236。另外，在缩放之前，大频率调制(FM)分量428可经受函数H(Z)＝1/(1–Z-1)。
阈值模块452可同时处理小频率调制(FM)分量426和大频率调制(FM)分量428两者。换言之，阈值模块452可将大频率调制(FM)分量428提供给数字频率偏移生成器232，同时还将小频率调制(FM)分量426提供给直接调制锁相环(PLL)230。
图5是解说直接调制锁相环(PLL)530的一个配置的框图。图5的直接调制锁相环(PLL)530可以是图2的直接调制锁相环(PLL)230的一个配置。所示出的直接调制锁相环(PLL)530是两点调制锁相环(PLL)。然而，也可以使用一点调制锁相环(PLL)。直接调制锁相环(PLL)530可以是数字锁相环(DPLL)。换言之，直接调制锁相环(PLL)530中的一些组件可以使用数字电路系统来实现。举例而言，直接调制锁相环(PLL)530可包括使用参考信号510数字地实现的相位到数字转换器(PDC)564和环路滤波器566。相位到数字转换器(PDC)564可确定参考信号510和预缩放器570的输出之间的相位差。在一个配置中，预缩放器570可以由Σ-Δ调制器574控制。在一些配置中，Σ-Δ调制器574可以基于频率控制字(FCW)572。然后，环路滤波器566可以随后将输出信号提供给数控振荡器(DCO)568。
可以将调制数据514注入到直接调制锁相环(PLL)530中。所注入的数据可以从小频率调制(FM)分量426获得。在一些实例中，直接调制锁相环(PLL)530通过两点注入来注入小频率调制(FM)分量426。在一个配置中，调制数据514可以在两个位置被注入。第一注入路径526a可以使用加法器558a添加有参考信号510并且被输入到相位到数字转换器(PDC)564。在一些实例中，此第一注入路径526a可以是低通路径。
第二注入路径526b可以使用加法器558b来添加到环路滤波器566的输出。在一个配置中，第二注入路径526b可以在加法器558b处被添加到环路滤波器556输出之前与高通增益(ku)(未示出)相乘。可以将加法器558b的输出提供给数控振荡器(DCO)568。数控振荡器(DCO)568可以将反馈信号输出给预缩放器570并输出锁相环(PLL)输出533。在一些情形中，此第二注入路径526b可以是高通路径。
应注意，尽管描述了两点直接调制锁相环(PLL)530，但可以采用多个其他的低噪声系统来处理小频率调制(FM)分量426。举例而言，可以采用任何直接调制锁相环(PLL)，诸如具有由频锁环(FLL)线性化的射频(RF)压控振荡器(VCO)增益(KVCO)的单点注入锁相环(PLL)或两点注入锁相环(PLL)。
图6是解说数字频率偏移生成器632的一个配置的框图。图6的数字频率偏移生成器632可以是图2的数字频率偏移生成器232的一个配置。数字频率偏移生成器632可以是数字频率合成器(DFS)。数字频率偏移生成器632可从直接调制锁相环(PLL)530接收锁相环(PLL)输出653。可以将锁相环(PLL)输出653提供给延迟锁定环(DLL)686和/或分频器680。
延迟锁定环(DLL)686提供多路复用器690中的输入。延迟锁定环(DLL)686可以包括在一个或多个延迟线686上输出经延迟的信号的一个或多个延迟单元。举例而言，延迟锁定环(DLL)686可以包括耦合到多个延迟线686的反相器阵列。
双向线性反馈移位寄存器(LFSR)682向多路复用器690提供附加的输入。线性反馈移位寄存器(LFSR)682可以将经同步的相位控制信号662转换成并行的线性反馈移位寄存器(LFSR)输出信号(Qm)692。如果相位控制信号637变化，那么相位输出641频率可以相应地被调制。替换地，如果相位控制信号637是恒定的，那么相位输出641可以具有固定的频率。
并行线性反馈移位寄存器(LFSR)输出信号(Qm)684被转发到多路复用器690。在一些配置中，线性反馈移位寄存器(LFSR)682可以将它的输出信号(Qm)684锁定到粗略输出696。在这个情形中，粗略输出696被输入到再同步块698且经同步的相位控制信号662被反馈到线性反馈移位寄存器(LFSR)682。
多路复用器690可以基于并行线性反馈移位寄存器(LFSR)输出信号(Qm)684来选择来自并行延迟锁定环(DLL)输出(例如，延迟线688)中的单个延迟锁定环(DLL)686输出的经延迟的时钟信号。该选择是在组合器694处用“与门”进行的，延迟锁定环(DLL)686输出(例如，延迟线688)和并行线性反馈移位寄存器(LFSR)输出信号(Qm)684在组合器694处被组合。多路复用器690可以经由并行输出692向组合器694提供所选择的经延迟的时钟信号。
组合器694将多路复用器690的并行输出692组合以形成粗略输出696。在一个配置中，“或门”可以用作组合器694。粗略输出696可任选地用精细延迟控件639来进一步完善并输出为相位输出641，或者粗略输出696可以被直接输出为相位输出641。
累加器633可以接收参考信号610和具有频率(Fin)/m的经分频的时钟信号681，其中“m”是合成信号与时钟信号的分数关系。对时钟进行分频是可选的。换言之，“m”可以等于1。经分频的时钟信号681可以从分频器680接收。
在一个配置中，参考信号610可以具有基本在62.5MHz到250MHz之间的频率。参考信号610也可以被数字地预补偿以将数字频率偏移生成器632的响应线性化。累加器633基于参考信号610向精细延迟控件639提供再同步相位控制信号635。再同步可以在再同步块698处发生。举例而言，再同步块698可以对相位控制信号637执行时间算法。
另外，累加器633基于参考信号610向线性反馈移位寄存器(LFSR)682提供再同步相位控制信号637。相位控制信号637启用线性反馈移位寄存器(LFSR)682寄存器。例如，累加器633的每一个溢出表示整数相位步长。相位控制信号637的定时是相对于在延迟锁定环(DLL)686处创建的经稍微延迟的锁相环(PLL)输出653边沿的频率。换言之，延迟锁定环(DLL)686输出(例如，延迟线688)确定由多路复用器690对经稍微延迟的锁相环(PLL)输出653边沿的选择率。
累加器633的数字位宽根据式(1)确定数字频率偏移生成器632的频率分辨率：
在式(1)中，Fin是锁相环(PLL)输出653的频率，n是延迟锁定环(DLL)686中的延迟单元(例如，延迟单位)的数量且m是经分频的时钟681与锁相环(PLL)输出653的分数关系。在一个配置中，位宽是28位，延迟锁定环(DLL)686有8个延迟单元且锁相环(PLL)输出653被4分频以产生经分频的时钟信号681。从累加器633发送到线性反馈移位寄存器(LFSR)682的相位控制信号637的延迟可能是需要被补偿的。
图7是解说另一个超宽带频率调制器702的框图。可以将调制数据714提供给相位确定模块724。相位确定模块724可以产生小频率调制(FM)分量726和大频率调制(FM)分量728。在一些实例中，相位确定模块724可以位于超宽带频率调制器702外部。
可以将小频率调制(FM)分量726和大频率调制(FM)分量728馈入超宽带频率调制器702。超宽带频率调制器702可以包括直接调制锁相环(PLL)730和数字频率偏移生成器732。可以将小频率调制(FM)分量726提供给直接调制锁相环(PLL)730。在一些实例中，直接调制锁相环(PLL)730可以是两点调制锁相环(PLL)。可以将锁相环(PLL)输出信号753提供给数字频率偏移生成器732。直接调制锁相环(PLL)730可以包括与以上参考图5讨论的直接调制锁相环(PLL)530类似的组件。举例而言，直接调制锁相环(PLL)730可以包括与以上参考图5描述的类似编号元件510、558、566和568相对应的参考信号710、加法器758、环路滤波器766、数控振荡器(DCO)768。另外，直流振荡器累加器(DCO ACC)771和时间到数字转换器(TDC)773可以被包括在直接调制锁相环(PLL)730中。其他组件(诸如相位到数字转换器(PDC)、预缩放器、Σ-Δ调制器、乘法器、混频器和/或累加器)也可以被包括在直接调制锁相环(PLL)730中。
数字频率偏移生成器732可包括延迟模块734和边沿选择器736。可以将锁相环(PLL)输出信号753提供给延迟模块734。延迟模块734可以向边沿选择器736提供多个延迟线788。在一些配置中，延迟模块734可基于经分频的锁相环(LL)输出信号753边沿来提供延迟线788。
延迟模块734可以包括诸如一个或多个反相器775、开关791、相位检测器加低通滤波器777、延迟锁定环、线性反馈移位寄存器(LFSR)等组件。相位检测器加低通滤波器777可以是延迟锁定环(DLL)686的一部分并可以接收来自锁相环(PLL)输出信号753和最后一个延迟元件(例如，反相器775)的输入。相位检测器加低通滤波器777的输出可以控制所有的延迟单元。延迟模块734可以向边沿选择器736提供多个经延迟的信号796。
边沿选择器736可以接收由延迟模块734提供的多个延迟线788。在一些配置中，延迟线788可以耦合到开关791。边沿选择器736也可以从相位确定模块724接收频率调制(FM)分量728。边沿选择器736可以产生相位输出信号741。边沿选择器736可以包括诸如一个或多个累加器733、执行时间算法的开关控件799、线性反馈移位寄存器、开关(LFSR)、多路复用器、组合器794、精细延迟控件、反相器开关等组件。
在一些配置中，边沿选择器736可以在多个阶段中处理来自多个延迟线的信号。这些阶段可以根据设定数量的位数而变化。举例而言，累加器733可以是26+位累加器。在一个阶段，边沿选择器736可以基于23-26位执行边沿选择。在另一个阶段，边沿选择器736可以基于19-22位执行边沿选择。在一些实例中，诸如当存在0-18位时，可以在边沿选择器736处不发生处理。如果有位溢出(举例而言，大于26位)，那么边沿选择器736可以使用那些位来产生将反馈给延迟模块734的相位控制信号。累加器733可以基于位数来发送相位控制信号737。在一些配置中，累加器733的每一次溢出表示整数相位步长。另外，开关控件799可以用来辅助选择相位输出741。举例而言，可以将开关控制信号735提供给组合器794以辅助组合器794基于从延迟模块734接收的经延迟的信号796来输出合适的相位输出741。
图8是用于超宽带频率调制的另一个方法800的流程图。方法800可以由超宽带频率调制器102执行。超宽带频率调制器102可以获得(802)调制数据114。在一个配置中，调制数据114可以是包括同相分量440和正交分量442的复信号。
超宽带频率调制器102可以将调制数据114划分(804)成振幅(AM)分量446和频率分量448。在一个配置中，超宽带频率调制器102可以使用微分器450将调制数据114划分(804)成振幅(AM)分量446和频率分量448。在一些情形中，微分器450可以将来自频率分量448的相位信息转换成频率信息。换言之，这些分量可以是相位分量或频率分量。
超宽带频率调制器102可以根据阈值来划分(806)频率分量448以获得小分量226和大分量118。举例而言，该阈值可以是3MHz。
超宽带频率调制器102可以向直接调制锁相环(PLL)230提供(808)小分量226。超宽带频率调制器102可以向数字频率偏移生成器232提供(810)大分量228。超宽带频率调制器102可以使用直接调制锁相环(PLL)230来处理(812)小分量226以获得锁相环(PLL)输出253。在处理之后，超宽带频率调制器102可以将锁相环(PLL)输出253提供(814)给数字频率偏移生成器232中的延迟模块234。
超宽带频率调制器102可以使用延迟模块234来处理(816)锁相环(PLL)输出253以获得经延迟的信号。超宽带频率调制器102可以通过多个延迟线288将经延迟的信号提供(818)给边沿选择器236。在一些配置中，将经延迟的信号提供(818)给边沿选择器236可以在延迟模块234和边沿选择器236之间的单个延迟线288上发生。换言之，多个经延迟的信号可以在单个延迟线288上被发送。
超宽带频率调制器102可以使用边沿选择器236来处理(820)大分量228和经延迟的信号。超宽带频率调制器102可以获得(822)相位输出信号241。在一些情形中，相位输出信号241可以是粗略输出696。替换地，相位输出信号241可以是经完善的信号。
图9解说可以被包括在基站900内的某些组件。基站900也可被称为接入点、广播发射机、B节点、演进型B节点等，并且可包括其功能性的一些或全部。举例而言，基站900可以是图1的无线设备100。基站900可以包括处理器903。处理器903可以是通用单芯片或多芯片微处理器(例如，ARM)、专用微处理器(例如，数字信号处理器(DSP))、微控制器、可编程门阵列等。处理器903可以被称为中央处理单元(CPU)。尽管在图9的基站900中仅示出了单个处理器903，但在替换性配置中，可以使用处理器的组合(例如，ARM和DSP)。
基站900还包括存储器905。存储器905可以是能够存储电子信息的任何电子组件。存储器905可以体现为随机存取存储器(RAM)、只读存储器(ROM)、磁盘存储介质、光学存储介质、RAM中的闪存设备、随处理器包括的板载存储器、EPROM存储器、EEPROM存储器、寄存器等等，包括其组合。
数据907a和指令909a可以存储在存储器905上。指令909a可以由处理器903执行以实现本文公开的方法。执行指令909a可以涉及使用存储在存储器905中的数据907a。当处理器903执行指令909a时，指令909b的各个部分可被加载到处理器903上，并且数据907b的各个片段可被加载到处理器903上。
基站900还可包括发射机911和接收机913，以允许进行来往于基站900的信号发射和接收。发射机911和接收机913可被合称为收发机915。图9的发射机911可以是图1中的发射机104的一种配置。多个天线917a-b可以电耦合至收发机915。基站900还可以包括(未示出)多个发射机、多个接收机、多个收发机和/或附加的天线。
基站900可以包括数字信号处理器(DSP)921。基站900也可以包括通信接口923。通信接口923可以允许用户与基站900交互。
基站900的各个组件可由一条或多条总线耦合在一起，这些总线可包括电源总线、控制信号总线、状态信号总线、数据总线等。为清楚起见，各个总线在图9中被解说为总线系统919。
图10解说可包括在无线设备1000内的某些组件。无线设备1000可以是接入终端、移动站、用户装备(UE)等等。举例而言，无线设备1000可以是图1的无线设备100。附加地或替换性地，无线设备1000可以包括图1中解说的发射机104。无线设备1000包括处理器1003。处理器1003可以是通用单芯片或多芯片微处理器(例如，ARM)、专用微处理器(例如，DSP)、微控制器、可编程门阵列等。处理器1003可以被称为中央处理单元(CPU)。尽管在图10的无线设备1000中仅示出了单个处理器1003，但在替换性配置中，可以使用处理器的组合(例如，ARM和DSP)。
无线设备1000也包括存储器1005。存储器1005可以是能够存储电子信息的任何电子组件。存储器1005可以体现为随机存取存储器(RAM)、只读存储器(ROM)、磁盘存储介质、光学存储介质、RAM中的闪存设备、随处理器包括的板载存储器、EPROM存储器、EEPROM存储器、寄存器等等，包括其组合。
数据1007a和指令1009a可以存储在存储器1005上。指令1009a可以由处理器1003执行以实现本文公开的方法。执行指令1009a可以涉及使用存储在存储器1005中的数据1007a。当处理器1003执行指令1009a时，指令1009b的各个部分可被加载到处理器1003上，并且数据1007b的各个片段可被加载到处理器1003上。
无线设备1000也可以包括发射机1011和接收机1013，以允许进行来往于无线设备1000的信号发射和接收。发射机1011和接收机1013可被合称为收发机1015。多个天线1017a-b可以电耦合至收发机1015。无线设备1000也可以包括(未示出)多个发射机、多个接收机、多个收发机和/或附加的天线。
无线设备1000可以包括数字信号处理器(DSP)1021。无线设备1000还可以包括通信接口1023。通信接口1023可以允许用户与无线设备1000交互。
无线设备1000的各个组件可由一条或多条总线耦合在一起，这些总线可包括电源总线、控制信号总线、状态信号总线、数据总线等。为清楚起见，各个总线在图10中被解说为总线系统1019。
本文中所描述的技术可以用于各种通信系统，包括基于正交复用方案的通信系统。此类通信系统的示例包括正交频分多址(OFDMA)系统、单载波频分多址(SC-FDMA)系统、等等。OFDMA系统利用正交频分复用(OFDM)，这是一种将整个系统带宽划分成多个正交副载波的调制技术。这些副载波也可以被称为频调、频槽等。在OFDM下，每个副载波可以用数据独立调制。SC-FDMA系统可以利用交织式FDMA(IFDMA)在跨系统带宽分布的副载波上传送，利用局部式FDMA(LFDMA)在由毗邻副载波构成的块上传送，或者利用增强式FDMA(EFDMA)在多个由毗邻副载波构成的块上传送。一般而言，调制码元在OFDM下是在频域中发送的，而在SC-FDMA下是在时域中发送的。
术语“确定”广泛涵盖各种各样的动作，并且因此“确定”可包括演算、计算、处理、推导、调研、查找(例如，在表、数据库或其他数据结构中查找)、探明、和类似动作。另外，“确定”还可包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)、和类似动作。另外，“确定”可包括解析、选择、选取、建立、和类似动作等等。
除非明确另行指出，否则短语“基于”并非意味着“仅基于”。换言之，短语“基于”描述“仅基于”和“至少基于”两者。
术语“处理器”应被宽泛地解读为涵盖通用处理器、中央处理单元(CPU)、微处理器、数字信号处理器(DSP)、控制器、微控制器、状态机，等等。在某些情景下，“处理器”可以是指专用集成电路(ASIC)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)，等等。术语“处理器”可以是指处理设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他这类配置。
术语“存储器”应被宽泛地解读为涵盖能够存储电子信息的任何电子组件。术语存储器可以是指各种类型的处理器可读介质，诸如随机存取存储器(RAM)、只读存储器(ROM)、非易失性随机存取存储器(NVRAM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式PROM(EEPROM)、闪存、磁或光学数据存储、寄存器等等。如果处理器能从存储器读信息和/或向存储器写信息，则认为该存储器与该处理器正处于电子通信中。整合到处理器的存储器与该处理器处于电子通信中。
术语“指令”和“代码”应被宽泛地解读为包括任何类型的(诸)计算机可读语句。例如，术语“指令”和“代码”可以是指一个或多个程序、例程、子例程、函数、规程等。“指令”和“代码”可包括单条计算机可读语句或许多条计算机可读语句。数字频率偏移生成器
本文中所描述的功能可以在正由硬件执行的软件或固件中实现。各功能可以作为一条或多条指令存储在计算机可读介质上。术语“计算机可读介质”或“计算机程序产品”是指能被计算机或处理器访问的任何有形存储介质。作为示例而非限定，计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘储存、磁盘储存或其他磁储存设备、或任何其他能够用于携带或存储指令或数据结构形式的期望程序代码且能由计算机访问的介质。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘常常磁性地再现数据，而碟用激光来光学地再现数据。应注意，计算机可读介质可以是有形且非暂态的。术语“计算机程序产品”是指计算设备或处理器结合可由该计算设备或处理器执行、处理或计算的代码或指令(例如，“程序”)。如本文中所使用的，术语“代码”可以是指可由计算设备或处理器执行的软件、指令、代码或数据。
软件或指令也可以在传输介质上被传输。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波等无线技术从web站点、服务器或其它远程源传送而来的，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电以及微波等无线技术就被包括在传输介质的定义里。
本文所公开的方法包括用于达成所描述的方法的一个或多个步骤或动作。这些方法步骤和/或动作可以相互互换而不会脱离权利要求的范围。换言之，除非所描述的方法的正确操作要求步骤或动作的特定次序，否则便可改动具体步骤和/或动作的次序和/或使用而不会脱离权利要求的范围。
此外，应领会，用于执行本文中所描述的(诸如图3和8所示的那些)方法和技术的模块和/或其他恰适装置可以由设备下载和/或以其他方式获得。举例而言，可以将设备耦合至服务器以便于转送用于执行本文中所描述的方法的装置。替换性地，本文中所描述的各种方法可经由存储装置(例如，随机存取存储器(RAM)、只读存储器(ROM)、诸如压缩碟(CD)或软盘等物理存储介质)来提供，以使得一旦将该存储装置耦合至或提供给设备，该设备就可获得各种方法。
应该理解的是，权利要求并不被限定于以上所解说的精确配置和组件。可在本文中所描述的系统、方法、和装置的布局、操作及细节上作出各种改动、变化和变型而不会脱离权利要求的范围。

Claims (29)

1.一种超宽带频率调制器，包括：
接收小分量的直接调制锁相环；
产生多个延迟线的延迟模块；以及
接收大分量和所述多个延迟线的边沿选择器。
2.如权利要求1所述的频率调制器，其特征在于，所述小分量是相位调制分量且所述大分量是相位调制分量。
3.如权利要求1所述的频率调制器，其特征在于，所述小分量是频率调制分量且所述大分量是频率调制分量。
4.如权利要求3所述的频率调制器，其特征在于，所述小分量包括处于或低于3兆赫的频率且所述大分量包括高于3兆赫的频率。
5.如权利要求1所述的频率调制器，其特征在于，所述直接调制锁相环是数字锁相环。
6.如权利要求1所述的频率调制器，其特征在于，所述小分量是通过两点注入被注入到所述直接调制锁相环中的。
7.如权利要求1所述的频率调制器，其特征在于，所述超宽带频率调制器是极化调制器。
8.如权利要求1所述的频率调制器，其特征在于，所述直接调制锁相环向所述延迟模块提供锁相环输出信号。
9.如权利要求1所述的频率调制器，其特征在于，多个经延迟的信号在所述多个延迟线上被发送。
10.如权利要求9所述的频率调制器，其特征在于，所述边沿选择器处理所述大分量和所述多个经延迟的信号以产生相位输出信号。
11.一种用于促成无线网络中的无线通信的方法，包括：
由直接调制锁相环处理小分量；
由包括延迟模块和边沿选择器的数字频率偏移生成器处理大分量，其中所述延迟模块向所述边沿选择器提供多个延迟线；以及
输出相位输出信号。
12.如权利要求11所述的方法，其特征在于，还包括：
获得调制数据；
将所述调制数据划分成振幅分量和频率分量；
根据阈值来划分所述频率分量以获得所述小分量和所述大分量；以及
将所述小分量提供给所述直接调制锁相环并将所述大分量提供给所述数字频率偏移生成器。
13.如权利要求12所述的方法，其特征在于，所述阈值为3兆赫，其中所述小分量处于或低于所述阈值，并且其中所述大分量高于所述阈值。
14.如权利要求11所述的方法，其特征在于，所述边沿选择器处理所述大分量。
15.如权利要求11所述的方法，其特征在于，还包括：
将直接调制锁相环输出提供给所述延迟模块；
使用所述延迟模块处理所述直接调制锁相环输出以获得多个经延迟的信号；以及
通过多个延迟线将多个经延迟的信号提供给所述边沿选择器。
16.如权利要求15所述的方法，其特征在于，所述边沿选择器处理所述大分量和所述多个经延迟的信号。
17.如权利要求11所述的方法，其特征在于，所述小分量是相位调制分量且所述大分量是相位调制分量。
18.如权利要求11所述的方法，其特征在于，所述小分量是频率调制分量且所述大分量是频率调制分量。
19.如权利要求11所述的方法，其特征在于，所述直接调制锁相环是数字锁相环。
20.如权利要求11所述的方法，其特征在于，所述小分量是通过两点注入被注入到所述直接调制锁相环中的。
21.如权利要求11所述的方法，其特征在于，所述方法是由包括超宽带频率调制器的无线设备执行的。
22.如权利要求21所述的方法，其特征在于，所述超宽带频率调制器包括：
所述直接调制锁相环；
所述延迟模块；以及
所述边沿选择器。
23.如权利要求21所述的方法，其特征在于，所述超宽带频率调制器是极化调制器。
24.一种用于促成无线网络中的无线通信的设备，包括：
用于由直接调制锁相环处理小分量的装置；
用于由包括延迟模块和边沿选择器的数字频率偏移生成器处理大分量的装置，其中所述延迟模块向所述边沿选择器提供多个延迟线；以及
用于输出相位信号的装置。
25.如权利要求24所述的设备，其特征在于，还包括：
用于获得调制数据的装置；
用于将所述调制数据划分成振幅分量和频率分量的装置；
用于根据阈值来划分所述频率分量以获得所述小分量和所述大分量的装置；以及
用于将所述小分量提供给所述直接调制锁相环并将所述大分量提供给所述数字频率偏移生成器的装置。
26.如权利要求24所述的设备，其特征在于，还包括：
用于将直接调制锁相环输出提供给所述延迟模块的装置；
用于使用所述延迟模块处理所述直接调制锁相环输出以获得经延迟的信号的装置；以及
用于通过多个延迟线将多个经延迟的信号提供给所述边沿选择器的装置。
27.一种用于促成无线网络中的无线通信的计算机程序产品，所述计算机程序产品包括其上有指令的非瞬态计算机可读介质，所述指令包括：
用于使无线设备通过直接调制锁相环来处理小分量的代码；
用于使所述无线设备通过包括延迟模块和边沿选择器的数字频率偏移生成器来处理大分量的代码，其中所述延迟模块向所述边沿选择器提供多个延迟线；以及
用于使所述无线设备输出相位信号的代码。
28.如权利要求27所述的计算机程序产品，其特征在于，所述指令还包括：
用于使所述无线设备获得调制数据的代码；
用于使所述无线设备将所述调制数据划分成振幅分量和频率分量的代码；
用于使所述无线设备根据阈值来划分所述频率分量以获得所述小分量和所述大分量的代码；以及
用于使所述无线设备将所述小分量提供给所述直接调制锁相环并将所述大分量提供给所述数字频率偏移生成器的代码。
29.如权利要求27所述的计算机程序产品，其特征在于，所述指令还包括：
用于使所述无线设备将直接调制锁相环输出提供给所述延迟模块的代码；
用于使所述无线设备使用所述延迟模块处理所述直接调制锁相环输出以获得多个经延迟的信号的代码；以及
用于使所述无线设备通过多个延迟线将多个经延迟的信号提供给所述边沿选择器的代码。
CN201380021312.4A 2012-04-25 2013-04-25 超宽带频率调制器 Pending CN104247255A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261638274P 2012-04-25 2012-04-25
US61/638,274 2012-04-25
US13/490,746 US9000858B2 (en) 2012-04-25 2012-06-07 Ultra-wide band frequency modulator
US13/490,746 2012-06-07
PCT/US2013/038286 WO2013163473A1 (en) 2012-04-25 2013-04-25 Ultra-wide band frequency modulator

Publications (1)

Publication Number Publication Date
CN104247255A true CN104247255A (zh) 2014-12-24

Family

ID=49477248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380021312.4A Pending CN104247255A (zh) 2012-04-25 2013-04-25 超宽带频率调制器

Country Status (6)

Country Link
US (1) US9000858B2 (zh)
EP (1) EP2842226A1 (zh)
JP (1) JP5905641B2 (zh)
KR (1) KR20150015471A (zh)
CN (1) CN104247255A (zh)
WO (1) WO2013163473A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044742B2 (en) 2009-03-11 2011-10-25 Qualcomm Incorporated Wideband phase modulator
US9088369B2 (en) * 2012-12-28 2015-07-21 Synergy Microwave Corporation Self injection locked phase locked looped optoelectronic oscillator
US9094133B2 (en) 2013-03-12 2015-07-28 Synergy Microwave Corporation Integrated production of self injection locked self phase loop locked optoelectronic oscillator
WO2014195739A1 (en) * 2013-06-06 2014-12-11 Elektrotehnicki Fakultet Sveucilista U Energy-efficient system for distant measurement of analogue signals
WO2015025965A1 (ja) 2013-08-23 2015-02-26 株式会社 東芝 無線通信装置、集積回路および無線通信方法
CN105610464A (zh) * 2015-12-21 2016-05-25 上海华测导航技术股份有限公司 数传机中发射机的两点注入式调制方法及系统
US10128795B2 (en) 2016-01-06 2018-11-13 Apple Inc. Polar loop modulation techniques for wireless communication
US10302699B1 (en) * 2018-02-27 2019-05-28 Amazon Technologies, Inc. Precise transmission medium delay measurement
US10523489B1 (en) 2018-11-13 2019-12-31 Samsung Electronics Co., Ltd. Polar transmitter with zero crossing avoidance
US10567154B1 (en) * 2018-11-21 2020-02-18 The Regents Of The University Of Michigan Ring oscillator based all-digital Bluetooth low energy transmitter
US11075784B1 (en) * 2020-09-08 2021-07-27 Apple Inc. Wideband multiphase transmitter with two-point modulation
US11070214B1 (en) * 2020-10-14 2021-07-20 Mellanox Technologies Denmark Aps Test circuit for a digital phase-locked loop
US11239846B1 (en) 2021-06-01 2022-02-01 SambaNova Systems, Inc. Variable-length clock stretcher with correction for glitches due to phase detector offset

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1720663A (zh) * 2002-12-06 2006-01-11 因芬尼昂技术股份公司 具调制器的锁相回路
WO2007046061A2 (en) * 2005-10-21 2007-04-26 Nxp B.V. Polar modulation apparatus and method using fm modulation
US20090190694A1 (en) * 2008-01-28 2009-07-30 Kabushiki Kaisha Toshiba Communication semiconductor integrated circuit

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3582914D1 (de) 1984-10-31 1991-06-27 Rca Licensing Corp Fernsehanzeigeanordnung umfassend einen zeichengenerator mit einem nicht mit der zeilenfrequenz synchronisierten taktgeber.
JPS6359216A (ja) 1986-08-29 1988-03-15 Yokogawa Electric Corp 分周回路
US4720685A (en) 1986-09-02 1988-01-19 Tektronix, Inc. FET transconductance amplifier with improved linearity and gain
US5121417A (en) 1988-09-02 1992-06-09 Eastman Kodak Company Count-locked loop timing generator
JPH03272222A (ja) * 1990-03-20 1991-12-03 Victor Co Of Japan Ltd クロック信号発生器
FI90169C (fi) * 1991-12-31 1993-12-27 Nokia Mobile Phones Ltd Foerfarande och kopplingsarrangemang foer att alstra en modulerad signal
GB2272605B (en) 1992-11-11 1996-11-27 Nokia Mobile Phones Uk Radio frequency circuit for a time division multiple access system
BR9405782A (pt) 1993-11-09 1995-12-19 Motorola Inc Processo e aparelho para ativar uma pluralidade de elementos de elo de fase síncrona
US5491673A (en) 1994-06-02 1996-02-13 Advantest Corporation Timing signal generation circuit
EP0788237A4 (en) 1995-08-03 1998-11-25 Anritsu Corp RATIONAL FREQUENCY DIVIDER AND FREQUENCY SYNTHESIZER EMPLOYING THIS FREQUENCY DIVIDER
JP3281817B2 (ja) 1995-09-28 2002-05-13 三洋電機株式会社 可変分周装置
DE69631002T2 (de) 1995-09-28 2004-09-16 Sanyo Electric Co., Ltd., Moriguchi Einstellbarer Frequenzteiler
JPH09307407A (ja) 1996-05-09 1997-11-28 Internatl Business Mach Corp <Ibm> クロック発振器、クロック・ジェネレータ回路、クロック・パルスの発振方法
FR2751809A1 (fr) 1996-07-24 1998-01-30 Philips Electronics Nv Dispositif de selection de frequence muni d'un detecteur de verrouillage
TW387130B (en) 1996-09-23 2000-04-11 Nat Science Council High frequency CMOS dual/modulus prescaler
JPH10112669A (ja) 1996-10-07 1998-04-28 Matsushita Electric Ind Co Ltd 周波数シンセサイザ、受信機および周波数変調器
JPH10304000A (ja) 1997-04-30 1998-11-13 Hewlett Packard Japan Ltd 直交振幅変調装置
US5907253A (en) 1997-11-24 1999-05-25 National Semiconductor Corporation Fractional-N phase-lock loop with delay line loop having self-calibrating fractional delay element
US6160856A (en) 1997-12-18 2000-12-12 Advanced Micro Devices, Inc. System for providing amplitude and phase modulation of line signals using delay lines
US5977805A (en) 1998-01-21 1999-11-02 Atmel Corporation Frequency synthesis circuit tuned by digital words
US7555263B1 (en) 1999-10-21 2009-06-30 Broadcom Corporation Adaptive radio transceiver
US6788668B1 (en) 2000-02-29 2004-09-07 National Semiconductor Corporation Low power long code synchronization scheme for sleep mode operation of CDMA systems
US6826247B1 (en) 2000-03-24 2004-11-30 Stmicroelectronics, Inc. Digital phase lock loop
US7447252B2 (en) 2000-05-01 2008-11-04 Andrzej Partyka Overhead reduction in frequency hopping system for intermittent transmission
JP3488180B2 (ja) 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
US6630868B2 (en) 2000-07-10 2003-10-07 Silicon Laboratories, Inc. Digitally-synthesized loop filter circuit particularly useful for a phase locked loop
US6996165B2 (en) 2001-01-26 2006-02-07 U.S. Monolithics, L.L.C. Single oscillator transceiver frequency plan
US6937668B2 (en) 2001-03-28 2005-08-30 Spectra Wireless, Inc. Method of and apparatus for performing modulation
US7409012B2 (en) 2001-07-06 2008-08-05 Motorola, Inc. Modulator and signaling method
JP4074166B2 (ja) 2001-09-25 2008-04-09 三星電子株式会社 Ｅｍｉ低減ｐｌｌ
US7154978B2 (en) 2001-11-02 2006-12-26 Motorola, Inc. Cascaded delay locked loop circuit
US20030092419A1 (en) 2001-11-09 2003-05-15 Dan Nobbe Method and apparatus for a near-unity divider in a direct conversion communication device
US7483508B2 (en) 2001-11-27 2009-01-27 Texas Instruments Incorporated All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
FR2836612B1 (fr) 2002-02-22 2004-10-15 Thales Sa Procede de transmission de donnees numeriques au moyen d'un modulateur de frequence et modulateur correspondant
US7260375B2 (en) 2002-11-06 2007-08-21 Rf Monolithics, Inc. Frequency agile RF circuit
JP3953969B2 (ja) 2003-03-20 2007-08-08 日本電信電話株式会社 デジタル変調送信装置および方法
US7688929B2 (en) 2003-04-01 2010-03-30 Kingston Technology Corp. All-digital phase modulator/demodulator using multi-phase clocks and digital PLL
JP4130384B2 (ja) 2003-05-14 2008-08-06 京セラ株式会社 無線機
JP3852938B2 (ja) * 2003-08-22 2006-12-06 松下電器産業株式会社 広帯域変調ｐｌｌおよびその変調度調整方法
US7356315B2 (en) 2003-12-17 2008-04-08 Intel Corporation Outphasing modulators and methods of outphasing modulation
JP4323968B2 (ja) 2004-01-14 2009-09-02 株式会社日立コミュニケーションテクノロジー 無線通信装置のタイミング調整方法
US7652542B2 (en) 2004-05-17 2010-01-26 Nec Corporation Signal generator, and transmitter, receiver and transceiver using same
US7202719B2 (en) 2004-09-30 2007-04-10 Motorola, Inc. Method and apparatus for frequency synthesis
DE102004060698B3 (de) * 2004-12-16 2006-06-14 Infineon Technologies Ag Polarmodulator und Verfahren zur Modulation eines Signals
KR100641571B1 (ko) 2005-01-05 2006-10-31 주식회사 팬택앤큐리텔 이동통신 단말기에서의 클럭 발생 장치
JP4533384B2 (ja) * 2005-02-14 2010-09-01 パナソニック株式会社 送信変調装置、通信機器、及び移動無線機
JP4310476B2 (ja) 2005-03-28 2009-08-12 独立行政法人産業技術総合研究所 変調増幅回路
KR100714699B1 (ko) 2005-08-25 2007-05-07 삼성전자주식회사 복수의 통신/방송 서비스를 지원하는 무선 송수신기
US7274231B1 (en) 2005-09-15 2007-09-25 Integrated Device Technology, Inc. Low jitter frequency synthesizer
US7173462B1 (en) 2005-10-27 2007-02-06 Mediatek Inc. Second order delay-locked loop for data recovery
DE102005060472B3 (de) 2005-12-17 2007-04-26 Atmel Germany Gmbh PLL-Frequenzgenerator
DE102005060470A1 (de) 2005-12-17 2007-06-21 Atmel Germany Gmbh PLL-Frequenzgenerator
US7482885B2 (en) 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US20070242026A1 (en) 2006-04-14 2007-10-18 Qualcomm Incorporated Apparatus and method of pulse generation for ultra-wideband transmission
US7460055B2 (en) 2006-06-02 2008-12-02 Panasonic Corporation Radar apparatus
KR100777460B1 (ko) 2006-06-16 2007-11-21 삼성전자주식회사 다중위상 발생기를 이용하여 변조속도를 향상시킨 폴라 송신기
US7715493B2 (en) 2006-08-14 2010-05-11 Intel Corporation Digital transmitter and methods of generating radio-frequency signals using time-domain outphasing
TWI324858B (en) 2006-08-16 2010-05-11 Holtek Semiconductor Inc Dll and angle generator
US8085108B2 (en) * 2006-09-18 2011-12-27 St-Ericsson Sa Digital polar radio frequency transmitting device with a radiofrequency reference oscillator and an integrated circuit comprising such device
JP2008136031A (ja) 2006-11-29 2008-06-12 Renesas Technology Corp 半導体集積回路装置
US8149022B2 (en) 2007-02-09 2012-04-03 Mediatek Inc. Digital delay line based frequency synthesizer
US8095087B1 (en) * 2007-12-04 2012-01-10 Quintic Holdings Polar modulation with coarse and fine FM signals
US8253454B2 (en) 2007-12-21 2012-08-28 Realtek Semiconductor Corp. Phase lock loop with phase interpolation by reference clock and method for the same
KR101149866B1 (ko) 2007-12-26 2012-05-25 삼성전자주식회사 지연 고정 루프를 이용한 주파수 합성기 장치 및 방법
KR100972818B1 (ko) 2008-01-16 2010-07-28 국민대학교산학협력단 디엘엘 기반의 분수체배 주파수 합성 장치 및 방법
JP2009188757A (ja) * 2008-02-06 2009-08-20 Panasonic Corp ポーラ変調送信装置及び変調方法
US8014465B2 (en) 2008-06-10 2011-09-06 Advantest Corporation Digital modulator, digital modulating method, digital transceiver system, and testing apparatus
US8666325B2 (en) 2008-12-03 2014-03-04 Intel Mobile Communications GmbH Polar feedback receiver for modulator
US8750789B2 (en) 2009-01-19 2014-06-10 Telefonaktiebolaget L M Ericsson (Publ) Systems and methods for forwarding a multi-user RF signal
US8378751B2 (en) 2009-02-13 2013-02-19 Qualcomm Incorporated Frequency synthesizer with multiple tuning loops
US8044742B2 (en) 2009-03-11 2011-10-25 Qualcomm Incorporated Wideband phase modulator
US8076960B2 (en) * 2009-04-29 2011-12-13 Qualcomm Incorporated Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter
US8433026B2 (en) * 2009-06-04 2013-04-30 Qualcomm Incorporated Multi-rate digital phase locked loop
US8588720B2 (en) 2009-12-15 2013-11-19 Qualcomm Incorproated Signal decimation techniques
US8222966B2 (en) * 2010-09-10 2012-07-17 Intel Corporation System, method and apparatus for an open loop calibrated phase wrapping phase modulator for wideband RF outphasing/polar transmitters
US20120139592A1 (en) 2010-12-07 2012-06-07 Qualcomm Incorporated Method and Apparatus for Frequency Synthesizing
US8634512B2 (en) * 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop
US8508309B2 (en) * 2011-09-13 2013-08-13 Earl W. McCune, Jr. Wideband phase modulation methods and apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1720663A (zh) * 2002-12-06 2006-01-11 因芬尼昂技术股份公司 具调制器的锁相回路
WO2007046061A2 (en) * 2005-10-21 2007-04-26 Nxp B.V. Polar modulation apparatus and method using fm modulation
US20090190694A1 (en) * 2008-01-28 2009-07-30 Kabushiki Kaisha Toshiba Communication semiconductor integrated circuit

Also Published As

Publication number Publication date
WO2013163473A1 (en) 2013-10-31
JP2015520555A (ja) 2015-07-16
KR20150015471A (ko) 2015-02-10
US9000858B2 (en) 2015-04-07
EP2842226A1 (en) 2015-03-04
US20130287065A1 (en) 2013-10-31
JP5905641B2 (ja) 2016-04-20

Similar Documents

Publication Publication Date Title
CN104247255A (zh) 超宽带频率调制器
US7995971B2 (en) Method and system for clocking FM transmit FM receive, and near field communication functions using DDFS
CN102474265B (zh) 使用可变数模转换器(dac)采样率的干扰降低
CN103733528B (zh) 集成电路上的核之间的时钟共享
CN105308868A (zh) 用于利用不同无线电接入技术的多个无线通信系统的同时通信的方法和装置
US20090227273A1 (en) Split analog-digital radio systems and methods
JP2015508982A (ja) 無線装置のための時分割複信モードでの周波数合成器アーキテクチャー
CN105847206A (zh) 电路和方法
CN104221281A (zh) 用于对毫米波长信号进行混频的集成电路
US20150092683A1 (en) Dynamic secondary cell (scell) allocation and frequency planning for carrier aggregation
JP2016517215A (ja) マルチ位相分周器（ｍｕｌｔｉ−ｐｈａｓｅｄｉｖｉｄｅｒ）と位相ロックループとを有する局所発振器（ｌｏ）ジェネレータ
US8982972B2 (en) Apparatus and method for processing an input signal
CN106464275A (zh) 用于载波聚合的动态本地振荡器（lo）方案以及可切换的接收（rx）链
CN112703556A (zh) 相位调制系统和方法
WO2018183343A1 (en) Rf transmit architecture methods
CN105556859A (zh) 接收器载波聚合频率生成
US11025260B1 (en) Phase-locked loop (PLL) with multiple error determiners
US8391803B2 (en) Device, system and method of configurable frequency signal generation
US20060234649A1 (en) Mobile communication device
CN106416078B (zh) 可重配置的分频器
CN108028658A (zh) 用于模拟锁相环(pll)的无干扰带宽切换方案
EP3984131A1 (en) Cdac (capacitive dac (digital-to-analog converter)) unit cell for multiphase rfdac (radio frequency dac)
US20240113696A1 (en) Apparatus, system and method of phase shifting
US20240097689A1 (en) Synchronizing multiple phase-locked loop circuits
US20230318801A1 (en) Distributed radio feed-forward clock synchronization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20171117

AD01 Patent right deemed abandoned