JPH10112669A - 周波数シンセサイザ、受信機および周波数変調器 - Google Patents

周波数シンセサイザ、受信機および周波数変調器

Info

Publication number
JPH10112669A
JPH10112669A JP26588996A JP26588996A JPH10112669A JP H10112669 A JPH10112669 A JP H10112669A JP 26588996 A JP26588996 A JP 26588996A JP 26588996 A JP26588996 A JP 26588996A JP H10112669 A JPH10112669 A JP H10112669A
Authority
JP
Japan
Prior art keywords
frequency
output
signal
signal source
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26588996A
Other languages
English (en)
Inventor
嘉茂 ▲よし▼川
Yoshishige Yoshikawa
Yoshio Horiike
良雄 堀池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP26588996A priority Critical patent/JPH10112669A/ja
Publication of JPH10112669A publication Critical patent/JPH10112669A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 【課題】 電源投入時の立ち上げおよび周波数切り替え
を短時間で行う。 【解決手段】 信号源1の出力を入力する可変分周器2
と、可変分周器2の分周比を設定する制御回路3で構成
され、制御回路3は可変分周器2の出力について所望の
周波数を得るために予め用意されたデータテーブル4ま
たは演算処理によって可変分周器2の分周比を決定して
周波数切り替えを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、主としてページャ
ー、コードレスリモコン、コードレス電話等の無線通信
機器の信号源に用いられる周波数シンセサイザに関す
る。
【0002】
【従来の技術】周波数シンセサイザとしてPLL(Phas
e Locked Loop)方式によるものが知られている。図1
5は、従来の周波数シンセサイザの構成を示すブロック
図である。図15において、104は基準信号源、2は
可変分周器、5は出力端子、101は電圧制御発振器、
102は位相比較器、103はローパスフィルタであ
る。
【0003】電圧制御発振器101の出力は可変分周器
2に入力される。可変分周器2は入力信号の周波数を分
周して出力する。ここで、分周比は予め所定の値に設定
してある。そして前記可変分周器2の出力と基準信号源
104からの信号が位相比較器102に入力される。こ
こで、基準信号104は一般に水晶発振器等の周波数安
定度の高いものが用いられる。位相比較器102では可
変分周器2の出力と基準信号源1の出力の位相比較を行
い位相差の大きさに応じた信号を出力する。位相比較器
102の出力はローパスフィルタ103で高域成分を除
去されて電圧制御発振器101の制御端子に入力され
る。上記ようなフィードバックループが構成され、位相
比較器102での位相差が小さくなるよう制御が行われ
る。
【0004】上記のようなPLL方式による周波数シン
セサイザの特徴は任意のチャンネル周波数に対応した複
数の周波数を出力できることである。たとえば基準信号
源の周波数をチャンネル間隔周波数に選ぶと可変分周器
の分周数を1変更する毎に電圧制御発振器の出力周波数
を1チャンネル分だけ変更できる。従って分周数をそれ
ぞれ設定することにより任意のチャンネル周波数に対応
した周波数を出力できる。そして、基準信号源として水
晶発振器または水晶発振器の出力を分周した信号を用い
ることができるので、高い周波数安定度を得ることがで
きる。
【0005】次に、従来の受信機および周波数変調器に
ついて説明する。図16は、従来の受信機および周波数
変調器の構成を示すブロック図である。
【0006】図16において、104は基準信号源、1
2はPLLシンセサイザ、43は第1の周波数変換器、
44は第2の周波数変換器、45は受信アンプ、49は
復調回路、50は高周波信号端子、51は復調データ出
力端子、63は変調信号発生器、64は高周波フィル
タ、65は送信アンプ、66はスイッチ、67は90度
移相器、68は変調データ入力端子である。
【0007】まず従来の受信機の動作について説明す
る。高周波信号入力端子50に入力された高周波信号は
スイッチ66、高周波フィルタ64および受信アンプ4
5を経由して第1および第2の周波数変換器43、44
に入力される。ここで高周波フィルタ64は不要な帯域
の信号を除去するために用いられ、SAWフィルタやL
Cフィルタ等のバンドパスフィルタで構成される。一
方、PLLシンセサイザ12の出力周波数は受信する前
記高周波信号の周波数とほぼ同じに設定されている。前
記PLLシンセサイザ12の出力は第1および第2の周
波数変換器43、44に入力される。ここで第2の周波
数変換器44に入力される信号は90度移相器67によ
り90度移相されている。これは第1および第2の周波
数変換器43、44により互いに直交したベースバンド
信号を得るためである。第1および第2の周波数変換器
43、44でミキシングが行われ、それぞれ第1および
第2のベースバンド信号が出力される。前記第1および
第2のベースバンド信号を用いて復調回路で復調が行わ
れ、復調データが復調データ出力端子51より出力され
る。以上のような構成により受信機が構成されている。
【0008】次に従来の周波数変調器について説明す
る。変調データ入力端子68に入力された変調データは
変調信号発生器63に入力される。変調信号発生器63
では変調データに応じてPLLシンセサイザ12および
基準信号源1の周波数を変調するための信号を発生す
る。すなわち変調信号発生器63の出力はPLLシンセ
サイザ12の周波数制御端子および基準信号源104の
周波数可変端子に入力される。ここでPLLシンセサイ
ザ12の周波数制御端子とは、図15の説明で述べた電
圧制御発振器101の制御端子に相当する。また、基準
信号源1の周波数可変端子とは、例えば水晶発振器にお
いて水晶発振子に接続された負荷容量を可変するために
設けられた容量可変コンデンサのバイアス端子である。
このようにしてPLLシンセサイザ12の出力信号は周
波数変調される。前記PLLシンセサイザ12の出力は
送信アンプおよびスイッチ66を経由して高周波信号端
子50より出力される。以上のような構成により周波数
変調器が構成されている。
【0009】
【発明が解決しようとする課題】ところが、上記従来の
周波数シンセサイザの問題点は所定の周波数を得るため
の制御にフィードバックループを用いているため、電源
投入時の立ち上げ動作および周波数切り替えに時間を要
することである。立ち上げ時間および周波数切り替え時
間は、PLLのフィードバックループの自然角周波数に
より特徴づけられる。そして、自然角周波数を大きく設
定すれば、上記の時間を短縮できる。しかし各チャンネ
ルに対応した周波数間隔で信号を設定するという制約
と、C/N特性やスプリアス特性の制約から十分に自然
角周波数を大きくすることは困難であった。すなわち1
番目の制約のため位相比較器の比較周波数がチャンネル
周波数間隔またはそれ以下である必要があり、2番目の
制約のためループゲインを大きくできない。そのため従
来の周波数シンセサイザでは立ち上げ時間や周波数切り
替え時間を短くするのに限界があり、十分な特性が得ら
れなかった。
【0010】また、上記のような従来の受信機の問題点
は信号源としてPLLシンセサイザを用いているため、
電源投入時の立ち上げ動作および周波数切り替えに時間
を要することである。
【0011】また、従来の上記の周波数変調器の問題点
は周波数変調を行うためにPLLシンセサイザおよび基
準信号源の両方を変調する必要があり、安定して変調信
号が得られず、また調整が必要なことである。 PLL
シンセサイザおよび基準信号源の両方を変調する必要が
ある理由を説明する。たとえば変調データとして2値F
SKに用いるNRZ信号を考えると、この信号は高い周
波数から直流までの周波数成分を含んでいる。伝送速度
2400bpsのベースバンド信号では直流成分から
1.2kHzの成分までが存在する。ところがPLLシ
ンセサイザのフィードバックループのループゲインは低
い周波数で大きくなるため直流成分付近では変調がかか
らない。一方、基準信号源はすべての周波数で周波数変
調することができる。しかし、高い周波数ではPLLシ
ンセサイザのループゲインが小さいためPLLシンセサ
イザに変調がかからない。従って高い周波数での変調に
はPLLシンセサイザを直接変調する必要があり、低い
周波数の変調には基準信号源を変調する必要がある。そ
のため、PLLシンセサイザおよび基準信号源の両方を
変調する必要がある。
【0012】本発明は上記の課題を解決するものであ
り、電源投入時の立ち上げおよび周波数切り替えが短時
間で行える周波数シンセサイザを提供することを目的と
する。
【0013】また、電源投入時の立ち上げおよび周波数
切り替えが短時間で行える受信機を提供することを目的
とする。
【0014】また、安定して変調信号が得られ、調整が
不要な周波数変換器を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、上記課題を解決するために、信号源と、前記信
号源からの信号を入力する可変分周器を設け、前記可変
分周器の出力について所望のチャンネルに対応した周波
数を得るために、予め設定したデータテーブルまたは演
算回路の出力により制御回路が可変分周器の分周比を設
定するものである。
【0016】上記発明によれば、可変分周器により周波
数を選択するためフィードバックループが不要となり、
立ち上げおよび各チャンネルに対応した周波数への切り
替えを短時間実現することができる。
【0017】
【発明の実施の形態】本発明は、信号源と、前記信号源
の出力を入力する可変分周器と、前記可変分周器の分周
比を設定する制御回路で構成され、前記制御回路は前記
可変分周器の出力について所望の周波数を得るために予
め用意されたデータテーブルまたは演算処理によって前
記可変分周器の分周比を決定して周波数切り替えを行う
ものである。そして、電源投入時の立ち上げ時間および
周波数切り替え時間を短くすることができる。
【0018】また、信号源と、前記信号源の出力を入力
する可変分周器と、前記信号源の出力と前記可変分周器
の出力を入力する周波数変換器と、前記周波数変換器の
出力を入力し前記信号源の出力の周波数と前記可変分周
器の出力の周波数の和または差の周波数の成分を減衰す
るフィルタから構成され、前記可変分周器の分周比を変
更することにより周波数切り替えを行うものである。そ
して、小さい周波数間隔で出力周波数を設定できる。
【0019】また、第1の信号源の出力と高周波信号を
ミキシングして第1の中間周波数信号を得るための第1
の周波数変換器と、第2の信号源の出力を入力する可変
分周器と、前記可変分周器の分周比を設定する制御回路
と、前記可変分周器の出力と前記第1の中間周波数信号
をミキシングして第2の中間周波数信号を得るための第
2の周波数変換器と、前記第2の中間周波数信号を用い
て復調を行う復調回路と、各チャンネルに対応した前記
可変分周器の分周比を決めるためのデータテーブルまた
は演算装置を備え、前記制御回路は所望のチャンネルを
得るために前記データテーブルまたは演算装置の出力に
より分周比の設定を行うものである。そして、電源投入
後および周波数切り替え時に、短い時間で所望のチャン
ネル周波数の高周波信号を受信することができる。
【0020】また、第1の信号源の出力を可変分周器に
入力するものである。そして、信号源を1つにすること
ができる。
【0021】また、信号源と、前記信号源の出力を入力
する可変分周器と、前記可変分周器の分周比を設定する
制御回路と、前記信号源の出力と前記可変分周器の出力
を入力する第1の周波数変換器と、前記第1の周波数変
換器の出力を入力し前記信号源の出力の周波数と前記可
変分周器の出力の周波数の和または差の周波数の成分を
減衰するフィルタと、前記フィルタの出力と高周波信号
をミキシングして中間周波数信号を得るための第2の周
波数変換器と、前記中間周波数信号を用いて復調を行う
復調回路と、各チャンネルに対応した前記可変分周器の
分周比を決めるためのデータテーブルまたは演算装置を
備え、前記制御回路は所望のチャンネルを得るために前
記データテーブルまたは演算装置の出力により分周比の
設定を行うものである。そして、小さい周波数間隔で受
信する高周波信号のチャンネル周波数を設定できる。
【0022】また、信号源と、前記信号源の出力と高周
波信号をミキシングして中間周波数信号を得るための第
1の周波数変換器と、前記信号源の出力を分周して前記
中間周波数信号の周波数にほぼ等しい周波数のローカル
信号を得るための可変分周器と、前記中間周波数信号と
前記ローカル信号をミキシングして互いに直交した第1
および第2のベースバンド信号を得るための第2および
第3の周波数変換器と、前記第1および第2のベースバ
ンド信号により復調を行う復調回路を備えたものであ
る。そして、分周数を大きくとれるため第2のローカル
信号の周波数を小さな周波数間隔で選択できる。
【0023】また、ローカル信号の周波数ずれを検出す
る周波数ずれ検出回路を備え、前記周波数ずれ検出回路
からの信号に基づいて可変分周器の分周比を変更するこ
とにより前記ローカル信号の周波数補正を行うものであ
る。そして、ローカル信号の周波数補正を簡単な回路で
かつ高速に行うことができる。
【0024】また、信号源と、前記信号源の出力を入力
する可変分周器と、前記信号源の出力と前記可変分周器
の出力を入力する周波数変換器と、前記周波数変換器の
出力を入力し前記信号源の出力の周波数と前記可変分周
器の出力の周波数の和または差の周波数の成分を減衰す
るフィルタと、変調制御回路を備え、前記変調制御回路
は変調データに応じて前記可変分周器の分周比を変えて
周波数変調を行うものである。そして、安定して変調信
号が得られ、調整を不要である。そして、大きな周波数
偏位の変調が得られる。
【0025】また、信号源は固定周波数発振器であるも
のである。そして、簡単な回路で構成でき、周波数安定
度等の信号品質を上げることができる。
【0026】また、信号源はPLLシンセサイザである
ものである。そして、周波数設定の可変幅を大きくでき
る。
【0027】また、可変分周器は分数の分周を行うもの
である。そして、周波数設定の周波数間隔をさらに小さ
くすることができる。
【0028】また、信号源の出力の周波数を逓倍するた
めの逓倍器を備え、前記逓倍器の出力を可変分周器へ入
力するものである。そして、比較的低い周波数の信号源
を用いても小さい周波数間隔で周波数を設定することが
できる。
【0029】以下、図面を参照して本発明の実施例につ
いて説明する。 (実施例1)図1は、本発明による周波数シンセサイザ
の実施例1の構成を示すブロック図である。図1におい
て、1は信号源、2は可変分周器、3は制御回路、4は
データテーブル、5は出力端子である。
【0030】信号源1の出力は可変分周器2に入力され
る。ここでデータテーブル4には可変分周器2の出力と
して所望の周波数を得るための分周数のデータを予め保
持しており、制御回路3はデータテーブル4のデータに
より可変分周器2の分周数を設定する。可変分周器2で
は設定された分周数で分周が行われ、出力端子5より出
力される。例えば、信号源1の周波数が100MHz
で、分周数が1000の場合には出力端子5の周波数は
100.0kHzである。そして分周数を1001とす
ると出力端子5の周波数は99.9000999kHz
となり、99.9001Hzだけ周波数を変えることが
できる。また、分周数を1010とすると出力端子5の
周波数は99.00990099kHzとなり、周波数
を990.009901Hz変更することができる。つ
まり分周数を適当に変えることにより、100kHz前
後の出力周波数において約100Hzの変化幅で出力周
波数を設定することができる。従って、所望の出力周波
数に対応する分周数をデータテーブル4に予め設定して
おき、制御回路3により可変分周器2の分周数を設定す
れば、直ちに所望の周波数の信号を出力することができ
る。可変分周器2の分周数の設定は非常に短時間で行う
ことが可能であるので、上記実施例の周波数シンセサイ
ザは電源投入後の立ち上げ時間および周波数切り替えの
時間を著しく短くすることができる。
【0031】尚、上記実施例では、データテーブル4を
用いたが、演算回路により所望の周波数に対応した分周
数を計算し、前記計算値により可変分周器2の分周数を
設定する構成としてもよい。
【0032】(実施例2)図2は、本発明による周波数
シンセサイザの実施例2の構成を示すブロック図であ
る。
【0033】図2において、図1と同じ構成要素には同
一の番号を付けてある。図2において、31は周波数変
換器、32はフィルタである。本実施例の特徴は信号源
の信号と、分周した信号を周波数変換器31でミキシン
グする点である。図2において、信号源1の信号は周波
数変換器31に入力される。一方、同じく信号源1の信
号が可変分周器2に入力される。ここで、制御回路3は
予め設定されたデータテーブルのデータにより可変分周
器2の分周数を設定する。可変分周器2は設定された分
周数の分周を行う。前記可変分周器2の出力は周波数変
換器31へ入力され、信号源1の信号とミキシングされ
る。そのため、周波数変換器31の出力信号として信号
源1の周波数と分周後の周波数の和および差の周波数が
出力される。この出力はフィルタ32に入力される。フ
ィルタ32は前記和または差の周波数のいずれかの周波
数成分を除去するために設けられている。このフィルタ
32としてバンドパスフィルタ、バンドエリミネーショ
ンフィルタ等を用いることができる。フィルタの出力は
出力端子5より出力される。以上が本実施例の動作であ
る。
【0034】本実施例の周波数シンセサイザの特徴は、
信号源の周波数に近い周波数すなわち高い周波数で、小
さな周波数間隔で出力信号の周波数を設定できるという
点である。
【0035】例えば、信号源の周波数が100MHz、
分周数を1000に設定すると、周波数変換器の出力と
して100.1MHzおよび99.9MHzの信号が得
られる。そしてフィルタ32で99.9MHzの成分を
除去すると、出力端子5には100,100,000H
zの信号が得られる。また、分周数を999に設定する
と、出力端子5には100,100,100Hzの信号
が得られる。つまり、この場合には分周数を1つ変えた
ときの出力周波数の変化は約100Hz(1ppm)で
ある。このように、分周数をNとすると、信号源周波数
のNの2乗分の1の周波数間隔で出力周波数を設定する
ことができる。
【0036】尚、制御回路による分周数の設定は、デー
タテーブルではなく、演算器を設けて演算処理により分
周数を求めても良い。
【0037】(実施例3)図3は、本発明による周波数
シンセサイザの実施例3の構成を示すブロック図であ
る。図3において、11は水晶発振器である。また、図
1と同じ構成要素には同一の番号を付けてある。
【0038】実施例3の特徴は、信号源として固定発振
器を用いている点である。信号源に固定発振器を用いる
ことにより発振器の回路規模が小さくでき、また信号の
品質を上げることができる。本実施例では特に、固定発
振器として水晶発振器11を用いている。水晶発振器は
温度による周波数安定性に優れており、数ppm以下の
周波数偏差の信号が得られる。また、C/N特性も良好
である。従って、水晶発振器等の固定発振器を用いるこ
とにより温度特性が良く、信号品質の良い周波数シンセ
サイザを小型に構成することができる。
【0039】尚、本実施例では上記実施例1の構成の場
合について示したが、上記実施例2の構成においても信
号源として固定発信器を用いることにより同様の効果を
得ることができる。
【0040】(実施例4)図4は、本発明による周波数
シンセサイザの実施例4の構成を示すブロック図であ
る。
【0041】図4において、12はPLLシンセサイザ
である。また、図1と同じ構成要素には同一の番号を付
けてある。
【0042】本実施例の特徴は信号源にPLLシンセサ
イザ12を用いたことである。PLLシンセサイザを用
いることによって、出力信号の周波数設定範囲を大きく
することができる。また、小さな周波数設定間隔を得る
ことができる。すなわち、実施例1に示した周波数シン
セサイザでは出力信号の周波数設定範囲を大きくする
と、周波数間隔が変化してしまうという問題がある。特
に、高い周波数側では分周数が小さくなるため周波数の
設定間隔が大きくなってしまう。そこで、PLLシンセ
サイザにより信号源の周波数を変更することにより周波
数設定間隔を小さくすることができる。例えば、PLL
シンセサイザの基準信号の周波数を1MHzに選ぶと1
MHz間隔の出力周波数を得ることができる。PLLシ
ンセサイザの出力周波数が100MHzのとき100k
Hzの信号を得るためには、1000分周に設定すれば
良く、このときの設定間隔は約100Hzである。しか
し150kHzを得るとき分周数は666となり、設定
間隔は約225Hzと大きくなってしまう。そこで、P
LLシンセサイザの周波数を150MHzとすれば約1
00Hzの間隔で出力周波数を設定することができる。
ここでPLLシンセサイザの比較周波数を1MHzと大
きく選んだのでループゲインを大きくでき、PLLシン
セサイザの立ち上がりや周波数切り替えは短時間で行う
ことができる。そして、分周器の分周数設定は非常に短
時間に完了できるため、所望の信号を短時間で得ること
ができる。上記のような構成により、出力周波数の設定
範囲を大きくすることができる。
【0043】また、PLLシンセサイザの出力周波数と
分周比の組み合わせを適当に設定することにより出力周
波数の設定間隔を小さくすることができる。例えば、P
LLシンセサイザの周波数が100MHzのときには1
00kHzと99.9kHzの間の周波数は得ることが
できないが、PLLシンセサイザの周波数を101MH
zに設定すると99.901kHzが得られ、102M
Hzに設定すると99.902kHzが得られる。この
ように小さな周波数設定間隔が得られるにもかかわらず
短時間で周波数切り替えができるのはPLLシンセサイ
ザの基準信号の周波数を大きく設定できるからである。
【0044】尚、本実施例では上記実施例1の構成の場
合について示したが、上記実施例2の構成においても信
号源としてPLLシンセサイザを用いることにより同様
の効果を得ることができる。
【0045】(実施例5)図5は、本発明による周波数
シンセサイザの実施例5の構成を示すブロック図であ
る。
【0046】図5において、21は可変分数分周器あ
る。また、図1と同じ構成要素には同一の番号を付けて
ある。
【0047】本実施例の特徴は分周器に分数の分周を行
う可変分数分周器21を用いたことである。分数分周器
は時間的に分周数を変化させることにより、分周数が分
数であるのと等価な効果を得るものである。例えば、1
0分周を9回、11分周を1回という分周動作を繰り返
すと、平均としては10.1分周した周波数が得られ
る。
【0048】この可変分数分周器は、従来よりPLLシ
ンセサイザ等に用いられている。しかし、本実施例にお
いて分数分周器を用いることによって大きな利点が生じ
る。すなわち、周波数シンセサイザの出力信号の周波数
として信号源1の信号を分数で分周した周波数が得られ
る。そのため、出力の周波数設定の周波数間隔を小さく
することができる。あるいは、同じ周波数間隔で高い周
波数の出力信号を得ることができる。例えば、実施例1
において信号源の信号を100MHz、分周数を100
0付近に設定すると、シンセサイザの出力周波数は約1
00kHzで周波数間隔は約100Hzである。しか
し、分数の分周を行えば10Hz以下の周波数間隔で出
力周波数を設定することができる。
【0049】尚、本実施例では上記実施例1の構成の場
合について示したが、上記実施例2の構成においても可
変分周器の代わりに可変分数分周器を用いることにより
同様の効果を得ることができる。
【0050】(実施例6)図6は、本発明による周波数
シンセサイザの実施例6の構成を示すブロック図であ
る。
【0051】図6において、図1と同じ構成要素には同
一の番号を付けてある。図6において、22は逓倍器で
ある。本実施例と第1の実施例との違いは逓倍器22を
設けたことにある。これにより、周波数設定間隔を小さ
くすることができる。あるいは大きな周波数の出力信号
を得ることができる。例えば、100kHz付近の出力
周波数を得る場合、信号源1の周波数を100MHz、
周波数逓倍器22の逓倍数を5とすると、出力信号の周
波数設定間隔は約20kHzを実現することができる。
また、高い周波数の出力が欲しい場合には500kHz
付近で周波数間隔は約100Hzを得ることができる。
【0052】尚、本実施例では上記実施例1の構成の場
合について示したが、上記実施例2の構成においても信
号源の信号を逓倍器で逓倍する構成とすることで同様の
効果を得ることができる。
【0053】(実施例7)図7は、本発明による受信機
の実施例7の構成を示すブロック図である。図7におい
て、図1と同じ構成要素には同一の番号を付けてある。
図7において、41は第1の信号源、42は第2の信号
源、43は第1の周波数変換器、44は第2の周波数変
換器、45は受信アンプ、46は高周波フィルタ、47
は第1の中間周波数フィルタ、48は第2の中間周波数
フィルタ、49は復調回路、50は高周波信号端子、5
1は復調データ出力端子である。
【0054】以下に本実施例の動作について説明する。
高周波信号端子50に入力された高周波信号は高周波フ
ィルタ46によりイメージ周波数を除去されて第1の周
波数変換器43に入力される。そして第1の周波数変換
器43では高周波信号と第1の信号源41の信号がミキ
シングされ、第1の中間周波数信号が出力される。第1
の中間周波数信号はイメージ周波数を除去するために第
1の中間周波数フィルタ47を経由して第2の周波数変
換器44に入力される。一方、第2の信号源42の信号
は可変分周器2で分周される。ここで制御回路3は予め
設定されたデータテーブル4のデータにより分周数を決
定し、可変分周器2の分周数を設定する。第2の周波数
変換器44で、第1の中間周波数信号は可変分周器2の
出力とミキシングされ、第2の中間周波数信号に変換さ
れる。ここで、可変分周器2の分周数を変更することに
より、受信する周波数を選択することができる。第2の
周波数変換器44の出力はチャンネル選択用の第2の中
間周波数フィルタ48を通って復調回路49に入力さ
れ、復調操作が行われる。そして復調データは復調デー
タ出力端子51より出力される。
【0055】以上が本実施例の受信機の動作である。本
実施例の受信機の特徴は可変分周器2の分周数を変更す
ることによりチャンネル選択を行っていることである。
そのため、受信するチャンネルの変更を短時間で行うこ
とができる。また、チャンネル選択のための回路を可変
分周器のみで構成できるので回路規模を小さくできる。
また、電圧制御発振器やPLLシンセサイザ等が不要で
あるので消費電力を小さくすることができる。
【0056】ところで、受信機の周波数安定度は第1の
信号源41の安定度によりほぼ決定される。そこで第1
の信号源41は周波数安定度の高い水晶発振器等を用い
ることができる。そして、第2の信号源42は周波数が
大きい方が分周によって得られる信号の周波数間隔を小
さくとれるので好都合である。そこで、第2の信号源に
は周波数安定度は第1の信号源より劣っても発振周波数
が高い水晶発振器を用いることができる。これは、高安
定度でかつ高い周波数の発振が得られる水晶発振器を実
現することが困難であるからである。そのため、上記の
ように信号源によって使い分けることができる。
【0057】尚、信号源1には固定周波数発振器を用い
ることができる。これにより温度安定度が良い受信機を
小さな回路規模で構成することができる。
【0058】また、信号源1にはPLLシンセサイザを
用いることができる。これにより受信する高周波信号の
周波数範囲を大きくすることができる。
【0059】また、可変分周器2は分数の分数を行う可
変分数分周器を用いることができる。これにより、受信
する高周波信号の周波数設定の間隔を小さくすることが
できる。
【0060】また、信号源1の代わりに信号源1を逓倍
した信号を用いることができる。これにより受信する高
周波信号の周波数設定の間隔を小さくすることができ
る。
【0061】(実施例8)図8は、本発明による受信機
の実施例8の構成を示すブロック図である。図8におい
て、図7と同じ構成要素には同一の番号を付けてある。
【0062】本実施例と実施例7との違いは可変分周器
2の入力信号が第1の信号源であることである。
【0063】そのため信号源が1つで構成でき、回路規
模をさらに小さくすることができる。また、消費電力も
小さくできる。尚、信号源1には固定周波数発振器を用
いることができる。これにより温度安定度が良い受信機
を小さな回路規模で構成することができる。
【0064】本実施例においても、実施例7と同様に、
信号源1に固定周波数発信器或いはPLLシンセサイザ
を用いることにより、実施例7と同様の効果を得ること
ができる。
【0065】また、可変分周器2は分数の分数を行う可
変分数分周器を用いること、或いは、信号源1の代わり
に信号源1を逓倍した信号を用いることができ、実施例
7の場合と同様の効果を得ることができる。
【0066】(実施例9)図9は、本発明による受信機
の実施例9の構成を示すブロック図である。図9におい
て、図1および図7と同じ構成要素には同一の番号を付
けてある。
【0067】本実施例の特徴は、第2の周波数変換器4
4へ入力する信号を得るための構成にある。信号源1の
信号と、前記信号源1の信号を可変分周器2により分周
した信号が第1の周波数変換器43でミキシングされ
る。そして、第1の周波数変換器43からは信号源1の
周波数と、信号源1の信号を分周した周波数の和および
差の周波数が出力される。そして前記和または差の周波
数の一方をフィルタ32で除去してから第2の周波数変
換器44に入力される。本実施例の受信機はシングルス
ーパーヘテロダイン方式の構成となっているが、上記の
様な構成によって電源投入時の立ち上げ時間およびチャ
ンネルの切り替え時間が短い受信機を実現できる。
【0068】尚、信号源1には固定周波数発振器或いは
PLLシンセサイザを用いることができる。また、信号
源1の代わりに信号源1を逓倍した信号を用いることが
できる。また可変分周器2は分数の分数を行う可変分数
分周器を用いることもできる。
【0069】(実施例10)図10は、本発明による受
信機の実施例10の構成を示すブロック図である。図1
0において、図1および図7と同じ構成要素には同一の
番号を付けてある。図10において、61は第3の周波
数変換器、67は90度移相器である。
【0070】以下に、本発明による実施例10の受信機
の動作について説明する。高周波信号端子50に入力さ
れた高周波信号は、高周波フィルタ46でイメージ周波
数の成分が除去されて、第1の周波数変換器43に入力
され、信号源1の信号とミキシングされる。前記ミキシ
ングにより前記第1の周波数変換器43で得られた中間
周波数信号は第2および第3の周波数変換器44、61
に入力される。一方、信号源1の信号は可変分周器2で
分周され前記第1および第2の周波数変換器44、61
に入力されミキシングが行われる。ここで可変分周器2
の出力の周波数は前記第1の周波数変換器の出力である
中間周波数信号とほぼ同じ周波数になるように分周数が
設定されている。また、可変分周器2の出力で第3の周
波数変換器61に入力される信号は90度移相器67に
より位相が90度移相されてから第3の周波数変換器6
1に入力されている。これにより、第2および第3の周
波数変換器の出力として互いに直交した2つのベースバ
ンド信号が得られ、前記ベースバンド信号を用いて復調
回路49で復調動作が行われる。復調データは復調デー
タ出力端子51より出力される。以上が本実施例の動作
である。
【0071】本実施例では高周波信号を第1の周波数変
換器で比較的低い周波数の中間周波数信号に変換し、次
に第2および第3の周波数変換器でベースバンド周波数
に変換している。そのため可変分周器の出力の周波数を
小さく設定して構成することができる。つまり、分周数
が大きくなり、周波数設定間隔を小さくできるので、分
周により各チャンネルに対応する周波数に近い周波数の
信号を得るとができる。
【0072】上記の構成により、電源投入時の立ち上げ
時間およびチャンネル切り替え時間が短かい受信機を得
ることができる。
【0073】また、上記の構成では中間周波数フィルタ
を省略でき、また信号源1は固定発振器で構成でき、さ
らにPLL回路に比べて分周器の回路規模は小さいた
め、受信機全体として回路規模を大幅に小さくできると
いう特徴がある。そして、電圧制御発振器やPLL回路
等が不要なため消費電力を小さくできるという特徴があ
る。
【0074】尚、信号源1には固定周波数発振器或いは
PLLシンセサイザを用いることができる。また、信号
源1の代わりに信号源1を逓倍した信号を用いることが
できる。また、可変分周器2は分数の分数を行う可変分
数分周器を用いることができる。
【0075】(実施例11)図11は、本発明による受
信機の実施例11の構成を示すブロック図である。図1
1において、図10と同じ構成要素には同一の番号を付
けてある。図11において、71は周波数ずれ検出回路
である。
【0076】本実施例と実施例10との違いは、周波数
ずれ検出回路を設け、受信機の周波数ずれを補正する構
成としたことである。復調回路49からの信号により周
波数ずれ検出回路が周波数ずれを検出する。そのために
例えば、送信側からの同期信号を受信することにより周
波数のずれ(偏差量)を検出することができる。そして
前記周波数ずれ検出回路によって求めた周波数ずれに応
じて可変分周器2の分周数を増加または減少させる。こ
れにより周波数ずれを補正し、常に安定した受信状態を
保つことができる。そして、この補正動作は可変分周器
2の分周数を変更するだけなので非常に短時間に完了す
ることができる。
【0077】(実施例12)図12は、本発明による受
信機の実施例12の構成を示すブロック図である。図1
2において、図10と同じ構成要素には同一の番号を付
けてある。図12において、62は第4の周波数変換
器、65は送信アンプ、66はスイッチ、68は変調デ
ータ入力端子、91は水晶発振器、92は逓倍器、93
はSAWフィルタである。図12の例では受信機の部分
と送信機の部分からなり、送受信機の構成となってい
る。そして、受信動作と送信動作の切り替えはスイッチ
66によって行われる。
【0078】本実施例の受信機の特徴は信号源として固
定周波数の水晶発振器を用い、水晶発振器の出力を逓倍
器で逓倍していることである。これにより信号源の周波
数安定度を数ppm以下とすることができ、かつ逓倍に
より数百MHzの信号を得ることができる。
【0079】以下に、具体的な例として小電力無線バン
ドの受信機を構成する場合について説明する。
【0080】1チャンネル目が429.175MH、チ
ャンネル間隔が12.5kHzで6チャンネル分を受信
する場合を考える。この場合、第1の周波数変換器43
へ入力する信号の周波数は428.725MHzに設定
すればよい。これは発振周波数85.835MHzの水
晶発振器の出力を5逓倍して得ることができる。
【0081】そして、可変分周器2の分周数を各チャン
ネルについてそれぞれ953、927、903、87
9、857、837に設定する。これにより受信機の受
信周波数の偏差は各チャンネル周波数に対して0.66
ppm以下を実現できる。
【0082】また、送信動作で周波数変調信号は、前記
水晶発振器91を変調データ入力からの信号で変調する
ことにより得ることができる。そして水晶発振器91の
信号を逓倍器92で5逓倍してから可変分周器2で分周
した信号と、逓倍器の出力を第4の周波数変換器62で
ミキシングすることにより送信信号を得ることができ
る。そして、不要な信号成分はSAWフィルタにより除
去される。
【0083】尚、送受信を同一の周波数で行うときには
可変分周器2の分周数は変更しなくて良い。
【0084】(実施例13)図13は、本発明による受
信機の実施例13の構成を示すブロック図である。図1
3において、図12と同じ構成要素には同一の番号を付
けてある。図13において95は第2のスイッチ、96
は水晶フィルタ、97はLCフィルタである。本実施例
と実施例12との違いは、フィルタの構成と可変分周器
の入力信号を切り替えている点である。
【0085】まず、受信動作では高周波フィルタとして
SAWフィルタを用いている。また、第2のスイッチ
は、水晶発振器91の信号を5逓倍した信号が可変分周
器に入力されるように切り替えられている。
【0086】次に、送信動作では、可変分周器2には水
晶発振器91の出力が直接入力されるように第2のスイ
ッチ95が切り替えられる。上記の構成としたのは水晶
フィルタを用いるためである。これは水晶フィルタが、
挿入損失が小さく、帯域外減衰量が大きいという特徴を
持っているためである。前記の実施例12では送信フィ
ルタにSAWフィルタを用いて不要な成分を除去してい
る。しかし、SAWフィルタは挿入損失が数dBと大き
く、帯域外減衰量も40dB程度と比較的小さい。水晶
フィルタでは上記問題を解消することができる。
【0087】そして、第4の周波数変換器の出力を水晶
フィルタで不要成分を除去してから逓倍してる。
【0088】尚、LCフィルタは逓倍による高調波成分
を除去するために挿入している。 (実施例14)図14は、本発明による周波数変調器の
実施例14の構成を示すブロック図である。図14にお
いて、1は信号源、2は可変分周器、31は周波数変換
器、50は高周波信号端子、64は送信フィルタ、65
は送信アンプ、68は変調データ入力端子、81は変調
制御回路である。信号源1の信号は可変分周器2で分周
され、周波数変換器31で、前記信号源1からの信号と
ミキシングされる。このとき信号源1の周波数と、可変
分周器2の出力の周波数の和および差の周波数の成分が
周波数変換器31より出力されるが、一方の成分は送信
フィルタ64で除去され、他方の成分が前記送信フィル
タ64を通過し、送信アンプ65を経由して高周波信号
端子50より出力される。
【0089】周波数変調の動作は変調制御回路81によ
り、可変分周器2の分周数を変えることによって行われ
る。すなわち、変調データ入力端子68に入力された変
調データが変調制御回路に入力され、変調制御回路は前
記変調データに基づいて可変分周器2の分周数を時間的
に変化させる。これにより、周波数変調を行うことがで
きる。すなわち分周数の変化で変調特性が決まるため安
定して変調が得られ、調整も不要である。
【0090】また、変調を分周数の変更のみで行うの
で、高速に変調をかけることが可能である。また、変調
の周波数偏位量は分周数の変化によって決まるが、この
分周数は大きく変えることができるので、大きな周波数
偏位量を得ることが可能である。
【0091】尚、信号源1には固定周波数発振器を用い
ることができる。これにより温度安定度が良い周波数変
調器を小さな回路規模で構成することができる。
【0092】また、信号源1にはPLLシンセサイザを
用いることができる。これにより出力する信号の中心周
波数の設定範囲を大きくすることができる。
【0093】また、可変分周器2は分数の分数を行う可
変分数分周器を用いることができる。これにより、出力
する信号の中心周波数の設定間隔を小さくすることがで
きる。
【0094】また、信号源1の代わりに信号源1を逓倍
した信号を用いることができる。これにより出力する信
号の中心周波数の設定間隔を小さくすることができる。
【0095】
【発明の効果】以上の説明から明らかなように本発明の
周波数シンセサイザによれば、次の効果が得られる。
【0096】信号源の信号を可変分周器で分周して出力
信号を得ており、可変分周器の分周数は瞬時に設定でき
るので、電源投入後の立ち上げ時間および周波数切り替
え時間を著しく短くできるという効果がある。
【0097】また、信号源に水晶発振器等の固定周波数
発振器を用いているので、回路規模が小さく信号品質の
良い周波数シンセサイザを構成できるという効果があ
る。
【0098】また、信号源にPLLシンセサイザを用
い、基準周波数を大きく設定できるので周波数切り替え
を短時間で行え、PLLシンセサイザの出力周波数を変
えることにより、出力周波数の設定範囲を大きくするこ
とができる。また、出力周波数の設定間隔を小さくする
ことができるという効果がある。
【0099】また、分数の分周を行う可変分数分周器を
用いているので、出力の周波数設定の周波数間隔を小さ
くできるという効果がある。
【0100】また、信号源の信号を逓倍器により逓倍し
てから分周器に入力しているので、分周数を大きくする
ことができ、出力の周波数設定間隔を小さくすることが
できる。
【0101】また、信号源の信号を分周した信号と信号
源の信号をミキシングして出力信号を得ているので、高
い周波数で、小さな周波数間隔で出力信号の周波数を設
定できるという効果がある。
【0102】また、本発明の受信機によれば、次の効果
が得られる。信号源の信号を分周した信号をローカル信
号として用いていてチャンネル選択しているので、分周
数を変更するだけで短時間に受信するチャンネルを切り
替えることができるという効果がある。
【0103】また、信号源の信号により受信した高周波
信号を比較的低い周波数の中間周波数信号に変換して、
次に、信号源の信号を分周した信号を用いてベースバン
ド信号に変換するので、周波数設定間隔を小さくでき、
分周により各チャンネルに対応する周波数に近い周波数
の信号が得られるという効果がある。
【0104】また、周波数ずれ検出回路を設けて、可変
分周器の分周数を変更するので、周波数ずれを補正し、
常に安定した受信状態を保つことができるという効果が
ある。
【0105】また、本発明の周波数変換器によれば、次
の効果が得られる。変調制御回路により分周数を変化さ
せて周波数変調を行うので、安定して変調が得られ、調
整も不要である。また、高速に変調をかけることが可能
である。また、大きな周波数偏位量を得ることが可能で
ある。
【図面の簡単な説明】
【図1】本発明の実施例1における周波数シンセサイザ
のブロック図
【図2】本発明の実施例2における周波数シンセサイザ
のブロック図
【図3】本発明の実施例3における周波数シンセサイザ
のブロック図
【図4】本発明の実施例4における周波数シンセサイザ
のブロック図
【図5】本発明の実施例5における周波数シンセサイザ
のブロック図
【図6】本発明の実施例6における周波数シンセサイザ
のブロック図
【図7】本発明の実施例7における受信機のブロック図
【図8】本発明の実施例8における受信機のブロック図
【図9】本発明の実施例9における受信機のブロック図
【図10】本発明の実施例10における受信機のブロッ
ク図
【図11】本発明の実施例11における受信機のブロッ
ク図
【図12】本発明の実施例12における受信機のブロッ
ク図
【図13】本発明の実施例13における受信機のブロッ
ク図
【図14】本発明の実施例14における周波数変調器の
ブロック図
【図15】従来の周波数シンセサイザの構成を示すブロ
ック図
【図16】従来の受信機および周波数変調器の構成を示
すブロック図
【符号の説明】
1 信号源 2 可変分周器 3 制御回路 4 データテーブル 12 PLLシンセサイザ 21 可変分数分周器 22 逓倍器 31 周波数変換器 32 フィルタ 41 第1の信号源 42 第2の信号源 43 第1の周波数変換器 44 第2の周波数変換器 49 復調回路 61 第3の周波数変換器 62 第4の周波数変換器 67 90度移相器 71 周波数ずれ検出回路 81 変調制御回路 91 水晶発振器 92 逓倍器

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】信号源と、前記信号源の出力を入力する可
    変分周器と、前記可変分周器の分周比を設定する制御回
    路で構成され、前記制御回路は前記可変分周器の出力に
    ついて所望の周波数を得るために予め用意されたデータ
    テーブルまたは演算処理によって前記可変分周器の分周
    比を決定して周波数を切り替える周波数シンセサイザ。
  2. 【請求項2】信号源と、前記信号源の出力を入力する可
    変分周器と、前記信号源の出力と前記可変分周器の出力
    を入力する周波数変換器と、前記周波数変換器の出力を
    入力し前記信号源の出力の周波数と前記可変分周器の出
    力の周波数の和または差の周波数の成分を減衰するフィ
    ルタから構成され、前記可変分周器の分周比を変更する
    ことにより周波数を切り替える周波数シンセサイザ。
  3. 【請求項3】信号源は固定周波数発振器である請求項1
    または2記載の周波数シンセサイザ。
  4. 【請求項4】信号源はPLLシンセサイザである請求項
    1または2記載の周波数シンセサイザ。
  5. 【請求項5】可変分周器は分数の分周を行う請求項1ま
    たは2記載の周波数シンセサイザ。
  6. 【請求項6】信号源の出力の周波数を逓倍する逓倍器を
    備え、前記逓倍器の出力を可変分周器へ入力する請求項
    1または2記載の周波数シンセサイザ。
  7. 【請求項7】第1の信号源の出力と高周波信号をミキシ
    ングして第1の中間周波数信号を得る第1の周波数変換
    器と、第2の信号源の出力を入力する可変分周器と、前
    記可変分周器の分周比を設定する制御回路と、前記可変
    分周器の出力と前記第1の中間周波数信号をミキシング
    して第2の中間周波数信号を得る第2の周波数変換器
    と、前記第2の中間周波数信号を用いて復調する復調回
    路と、各チャンネルに対応した前記可変分周器の分周比
    を決めるデータテーブルまたは演算装置を備え、前記制
    御回路は所望のチャンネルを得るために前記データテー
    ブルまたは演算装置の出力により分周比の設定を行う受
    信機。
  8. 【請求項8】信号源の出力と高周波信号をミキシングし
    て第1の中間周波数信号を得る第1の周波数変換器と、
    前記信号源の出力を入力する可変分周器と、前記可変分
    周器の分周比を設定する制御回路と、前記可変分周器の
    出力と前記第1の中間周波数信号をミキシングして第2
    の中間周波数信号を得る第2の周波数変換器と、前記第
    2の中間周波数信号を用いて復調する復調回路と、各チ
    ャンネルに対応した前記可変分周器の分周比を決めるデ
    ータテーブルまたは演算装置を備え、前記制御回路は所
    望のチャンネルを得るために前記データテーブルまたは
    演算装置の出力により分周比の設定を行う受信機。
  9. 【請求項9】信号源と、前記信号源の出力を入力する可
    変分周器と、前記可変分周器の分周比を設定する制御回
    路と、前記信号源の出力と前記可変分周器の出力を入力
    する第1の周波数変換器と、前記第1の周波数変換器の
    出力を入力し前記信号源の出力の周波数と前記可変分周
    器の出力の周波数の和または差の周波数の成分を減衰す
    るフィルタと、前記フィルタの出力と高周波信号をミキ
    シングして中間周波数信号を得る第2の周波数変換器
    と、前記中間周波数信号を用いて復調する復調回路と、
    各チャンネルに対応した前記可変分周器の分周比を決め
    るデータテーブルまたは演算装置を備え、前記制御回路
    は所望のチャンネルを得るために前記データテーブルま
    たは演算装置の出力により分周比の設定を行う受信機。
  10. 【請求項10】信号源と、前記信号源の出力と高周波信
    号をミキシングして中間周波数信号を得る第1の周波数
    変換器と、前記信号源の出力を分周して前記中間周波数
    信号の周波数にほぼ等しい周波数のローカル信号を得る
    可変分周器と、前記中間周波数信号と前記ローカル信号
    をミキシングして互いに直交した第1および第2のベー
    スバンド信号を得る第2および第3の周波数変換器と、
    前記第1および第2のベースバンド信号により復調する
    復調回路を備えた受信機。
  11. 【請求項11】ローカル信号の周波数ずれを検出する周
    波数ずれ検出回路を備え、前記周波数ずれ検出回路から
    の信号に基づいて可変分周器の分周比を変更することに
    より前記ローカル信号の周波数を補正する請求項7、
    8、9または10記載の受信機。
  12. 【請求項12】信号源は固定周波数発振器である請求項
    7、8、9または10記載の受信機。
  13. 【請求項13】信号源はPLLシンセサイザである請求
    項7、8、9または10記載の受信機。
  14. 【請求項14】可変分周器は分数の分周を行う請求項
    7、8、9または10記載の受信機。
  15. 【請求項15】信号源の出力の周波数を逓倍する逓倍器
    を備え、前記逓倍器の出力を可変分周器へ入力する請求
    項7、8、9または10記載の受信機。
  16. 【請求項16】信号源と、前記信号源の出力を入力する
    可変分周器と、前記信号源の出力と前記可変分周器の出
    力を入力する周波数変換器と、前記周波数変換器の出力
    を入力し前記信号源の出力の周波数と前記可変分周器の
    出力の周波数の和または差の周波数の成分を減衰するフ
    ィルタと、変調制御回路を備え、前記変調制御回路は変
    調データに応じて前記可変分周器の分周比を変えて周波
    数変調を行う周波数変調器。
  17. 【請求項17】信号源は固定周波数発振器である請求項
    16記載の周波数変調器。
  18. 【請求項18】信号源はPLLシンセサイザである請求
    項16記載の周波数変調器。
  19. 【請求項19】可変分周器は分数の分周を行う請求項1
    6記載の周波数変調器。
  20. 【請求項20】信号源の出力の周波数を逓倍する逓倍器
    を備え、前記逓倍器の出力を可変分周器へ入力する請求
    項16記載の周波数変調器。
JP26588996A 1996-10-07 1996-10-07 周波数シンセサイザ、受信機および周波数変調器 Pending JPH10112669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26588996A JPH10112669A (ja) 1996-10-07 1996-10-07 周波数シンセサイザ、受信機および周波数変調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26588996A JPH10112669A (ja) 1996-10-07 1996-10-07 周波数シンセサイザ、受信機および周波数変調器

Publications (1)

Publication Number Publication Date
JPH10112669A true JPH10112669A (ja) 1998-04-28

Family

ID=17423514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26588996A Pending JPH10112669A (ja) 1996-10-07 1996-10-07 周波数シンセサイザ、受信機および周波数変調器

Country Status (1)

Country Link
JP (1) JPH10112669A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003520484A (ja) * 2000-01-11 2003-07-02 エリクソン インコーポレイテッド 周波数シンセサイザの局部発振器用ディジタル・ディバイダ
JP2008072564A (ja) * 2006-09-15 2008-03-27 Oki Electric Ind Co Ltd 受信回路
JP2013514746A (ja) * 2009-12-15 2013-04-25 クゥアルコム・インコーポレイテッド 信号デシメーション技法
US8723613B2 (en) 2009-03-11 2014-05-13 Qualcomm Incorporated Wideband phase modulator
US9000858B2 (en) 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003520484A (ja) * 2000-01-11 2003-07-02 エリクソン インコーポレイテッド 周波数シンセサイザの局部発振器用ディジタル・ディバイダ
JP2008072564A (ja) * 2006-09-15 2008-03-27 Oki Electric Ind Co Ltd 受信回路
JP4616226B2 (ja) * 2006-09-15 2011-01-19 Okiセミコンダクタ株式会社 受信回路
US8723613B2 (en) 2009-03-11 2014-05-13 Qualcomm Incorporated Wideband phase modulator
JP2013514746A (ja) * 2009-12-15 2013-04-25 クゥアルコム・インコーポレイテッド 信号デシメーション技法
US9000858B2 (en) 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator

Similar Documents

Publication Publication Date Title
US5734970A (en) Single oscillator transceiver with multiple frequency converters
US6195400B1 (en) Two-mode demodulating apparatus
JPH06334559A (ja) ディジタル方式無線電話機
US7860196B2 (en) Method and circuit for estimating in-phase/quadrature signal amplitude imbalance
US6240147B1 (en) Auto frequency control apparatus
US5369790A (en) Radio receiver
US7769352B2 (en) Receiver and wireless communication apparatus
JP2000031898A (ja) 移動電話用の送受信システム及び送信方法
US4194151A (en) Multifrequency generator
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
JP2727829B2 (ja) 直交変調回路
JPH10112669A (ja) 周波数シンセサイザ、受信機および周波数変調器
JP3825540B2 (ja) 受信機および送受信機
JP3898839B2 (ja) 送信機
KR20020000895A (ko) 통신 시스템
JP3692690B2 (ja) 周波数シンセサイザおよび受信機および周波数変調器
KR100401196B1 (ko) 듀얼모드코드분할다중처리이동통신단말기의주파수변조모드에서인-페이즈및쿼드러처페이즈믹서바이패스장치및방법
JP2778519B2 (ja) Fm送受信装置
JP3708234B2 (ja) 無線装置
JPH05259934A (ja) 送受信装置
JP3148448B2 (ja) 通信機
JPS5845860B2 (ja) 変調回路
JPH1041833A (ja) 送信機及び通信機
JPH0412055B2 (ja)
AU4871600A (en) A radio transmission system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050531