CN104094421B - 利用纳米多孔结构的半导体元件分离方法 - Google Patents
利用纳米多孔结构的半导体元件分离方法 Download PDFInfo
- Publication number
- CN104094421B CN104094421B CN201380008280.4A CN201380008280A CN104094421B CN 104094421 B CN104094421 B CN 104094421B CN 201380008280 A CN201380008280 A CN 201380008280A CN 104094421 B CN104094421 B CN 104094421B
- Authority
- CN
- China
- Prior art keywords
- nano
- nitride layer
- porous structure
- shaped nitride
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000926 separation method Methods 0.000 title claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000866 electrolytic etching Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 5
- 239000002105 nanoparticle Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 235000009508 confectionery Nutrition 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 4
- 238000005530 etching Methods 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 15
- 229910002601 GaN Inorganic materials 0.000 description 13
- 239000011148 porous material Substances 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005518 electrochemistry Effects 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000025 interference lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002061 nanopillar Substances 0.000 description 1
- 238000000054 nanosphere lithography Methods 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
Abstract
公开了一种利用纳米多孔结构的半导体元件分离方法，在分离基板和半导体元件的方法中，在没有表面金属层的状态下执行电化学蚀刻工艺，此后在沉积表面金属层之后，通过晶片键合和剥离工艺将GaN薄膜转印到金属晶片。所述利用纳米多孔结构的半导体元件分离方法包括如下步骤：在基板上生长第一n型氮化物层；在所述第一n型氮化物层上生长介电层；通过介电层，在所述第一n型氮化物层内部形成纳米多孔结构；在所述第一n型氮化物层上再生长第二n型氮化物层，以形成包含所述介电层的第二n型氮化物层；在所述第二n型氮化物层上生长多量子阱结构及p型氮化物层，并与通电型基板接合；及通过HF蚀刻而选择性地蚀刻所述介电层，以从基板分离半导体元件。
Description
技术领域
本发明涉及一种利用纳米多孔结构的半导体元件分离方法，更具体地讲，涉及一种在没有表面金属层的状态下执行电化学蚀刻工艺，此后沉积表面金属层之后，通过晶片键合和剥离工艺将GaN薄膜转印到金属晶片的利用纳米多孔结构的半导体元件分离方法。
背景技术
当今，在制作发光二极管(LED：light-emitting diode)时代表性地使用氮化镓(GaN：Gallium nitride)。GaN通常在作为绝缘体的蓝宝石基板上实现，但是会产生由电流的水平移动而引起的电阻增加、由蓝宝石基板的低热导率而引起的元件工作温度的增加等问题，因此为了解决这种问题，正在研究将LED元件结构从基板分离，并转印(transfer)到导热性及导电性高的通电用基板上的方法。
尤其是，将GaN薄膜从蓝宝石基板分离的剥离(Lift-off)工艺在制造垂直型LED中起到核心作用。当今，通常使用利用激光的激光剥离(LLO)工艺，但是由于工艺中的热损伤和工艺时间长而存在高费用、低收益率的问题，作为对此的应对方案，正在对利用化学蚀刻的化学剥离(CLO)工艺进行研究。
化学剥离(CLO)有多种方法，尤其是韩国授权专利第110-1001782号(发明名称：将半导体元件从基板分离的方法)及韩国授权专利第10-1001773号(发明名称：半导体区域的选择性蚀刻方法)公开了一种关于化学剥离方法的技术。只是这种技术也存在如下问题：如果用于晶片键合的金属沉积在表面，则在电解蚀刻的过程中在金属表面产生剧烈的电化学反应，其结果是GaN表面的电化学蚀刻特性大大降低。
发明内容
技术问题
本发明是考虑到如上所述的问题而提出的，其提供一种通过在没有表面金属的状态下执行电化学蚀刻工艺，此后沉积表面金属层之后，可通过晶片键合和剥离工艺将半导体元件容易地转印到金属晶片的利用纳米多孔结构的半导体元件分离方法。
并且，提供一种在进行半导体元件的剥离工艺时，直到晶片键合工序之前对元件结构提供足够的机械强度，并且在晶片键合工序之后形成可易于从基板分离的结构的利用纳米多孔结构的半导体元件分离方法。
技术方案
用于解决这种技术问题的本发明包括如下步骤：在基板上生长第一n型氮化物层；在所述第一n型氮化物层上生长介电层；通过电解蚀刻，在所述第一n型氮化物层内部形成纳米多孔结构；在所述第一n型氮化物层上再生长第二n型氮化物层，以形成包含所述介电层的第二n型氮化物层；在所述第二n型氮化物层上生长多量子阱结构及p型氮化物层，并与通电型基板接合；及通过HF蚀刻而选择性地蚀刻所述介电层，以从基板分离半导体元件。
此外，包括如下步骤：在基板上生长第一n型氮化物层；将介电层图案间隔作为半导体芯片规格而在所述第一n型氮化物层上生长介电层；通过电解蚀刻，在所述第一n型氮化物层内部形成纳米多孔结构；在所述第一n型氮化物层上再生长第二n型氮化物层；在所述第二n型氮化物层上生长多量子阱结构及p型氮化物层之后，与通电型基板接合；及通过HF蚀刻而选择性地蚀刻所述介电层，以从基板分离半导体元件。
有益效果
根据如上所述的本发明，提供一种与垂直型LED制作所必要的剥离工艺相比更高效的化学剥离工艺，从而不仅可以替代现有的激光剥离工艺，而且可无需高价的装备而执行晶片单元的工艺。
此外，可以形成如下的结构：在进行半导体元件的剥离工艺时，直到晶片键合之前对元件结构提供足够的机械强度，并且在晶片键合之后可易于从基板分离。
并且，在以格子图案形成介电层的情况下，如果将其以半导体芯片(chip)的尺寸来形成，则无需增加额外的工序，在剥离之后直接用作半导体芯片(chip)。
附图说明
图1是根据本发明的一实施例的利用纳米多孔结构的半导体元件分离方法的流程图；
图2a是根据本发明的一实施例的不包含电介质的纳米多孔结构的电子显微镜照片；
图2b是根据本发明的一实施例的包含电介质的纳米多孔结构的电子显微镜照片；
图3是根据本发明的一实施例的在对包含电介质的纳米多孔结构进行热处理之后的电子显微镜照片；
图4a是根据本发明的一实施例的形成条纹图案的介电层的示意图；
图4b是根据本发明的一实施例的形成格子图案的介电层的示意图；
图5是根据本发明的一实施例的利用纳米多孔结构的半导体元件分离方法的流程图。
符号说明：
100：基板
200：第一n型氮化物层
300：介电层
400：纳米多孔结构
500：第二n型氮化物层
610：多量子阱结构
620：p型氮化物层
630：通电型基板
具体实施方式
通过以下参照附图的详细描述，本发明的具体特征及优点将会变得更加清楚。在此之前，需要注意的是，在对与本发明相关的公知的功能及结构的详细描述被认为有可能会不必要地使本发明的主旨不清楚时，省略对其详细的描述。
以下，将参照附图对本发明进行详细描述。
本发明涉及一种利用纳米多孔结构的半导体元件分离方法，参照图1至图5描述如下。
图1是根据本发明的一实施例的利用纳米多孔结构的半导体元件分离方法的流程图。
首先，在基板100上生长第一n型氮化物层(S110)。虽然生长的方法有多种，但是本说明书中利用作为生长的方法中的一个的通常的MOCAD工艺来进行描述。
基板100可使用氮化镓(GaN)、SiC、GaAs、Si或ZnO等，当今一般主要使用蓝宝石。这是因为在蓝宝石上生长的氮化镓薄膜的结晶度良好且经济。
这里，第一n型氮化物层200是指由掺杂(dopping)为n型的周期表中的Ⅲ族元素和氮形成的半导体化合物。作为这样的Ⅲ族元素的示例，可例示铝(Al)、镓(Ga)、铟(In)等，可包括这些中的一个或者两个以上的组合。因此，可理解为包括GaN、AIN、InN、AIGaN、AlInN、GalnN、AlInGaN等的构思。
使这些一般化的话，所述Ⅲ族氮化物作为示例，基于Alxlny Gal-x-y N，这里，满足0≤x≤1、0≤y≤1及0≤x+y≤1。作为本发明的一实施例，虽然优选为使用作为Ⅲ族氮化物而最常用的GaN，但不限于此。
在S110步骤之后，在所述第一n型氮化物层200上生长介电层300(S120)。所述介电层300的特征在于，只要是作为在刻蚀时牺牲的一种牺牲层而被蚀刻液选择性地刻蚀的物质即可，但是优选为是SiO2、SiNx。
此外，在所述S120步骤中生长介电层时，以条纹(stripe)图案或者格子图案来形成。图4a是根据本发明的一实施例的形成条纹图案的介电层的示意图，图4b是根据本发明的一实施例的形成格子图案的介电层的示意图。
所述介电层300图案可利用照片显影工艺或者纳米图案化工艺来实现，照片显影工艺可利用代表性的半导体图案化方法来以低价进行晶片级的工序。如果以条纹图案或者格子图案使电介质的宽度和间距为1微米以上，则是可通过照片显影工艺来实现的范围。图案的间隔越小，GaN薄膜会具有更好的机械强度，此时如果将图案的间隔减小为1微米以下，则应利用纳米图案化工艺。晶片级的纳米图案化可通过铝阳极氧化方法、激光全息图案化、纳米粒子涂层等来实现。由于这些方法是基于图案的自发形成，因此图案的均匀度不好，并以各个方法的固有的形态来形成图案。
如上所述的铝阳极氧化方法、激光全息图案化方法、纳米粒子涂层方法是本领域普通技术人员容易实现的内容，因此省略详细描述。只是，为了充分地公开技术，而添加如下的参考文件。
铝阳极氧化方法可通过“具有高密度的纳米图案的多孔性两极氧化铝制作工艺”，朴俊茂宋光民刘尚宛新物理56p.469-474(2008)来确认其技术内容，激光全息图案化可通过“Fabrication of photonic crystals for thevisible spectrum by holographic lithography”,M.Campbell,D.N.Sharp,M.T.Harrison,R.G.Denning&A.J.Turberfield,Nature404,p.53-56(2000)来确认其技术内容，纳米粒子涂层方法可通过“Fabrication of nanopillars by nanospherelithography”,C.L.Cheung,R.J.Nikolic,C.E.Reinhardt,和T.F.Wang Nanotechnology17,p.1339-1343(2006)来确认其技术内容。
综上，由于图案的宽度或间距、形状根据具体的图案制作方法而不同，因此可根据各个实施例而选择合适的方法。前述方法只是与形成所述介电层300的图案的一个示例相关的方法，其不限于此。
只是，所述介电层300在第二n型氮化物层500的再生长之后从侧面通过氢氟酸(HF)等的选择性蚀刻溶液而被去除，因此应当以网格或者条纹形态来连接所有介电层的图案。如果是没有与侧面介电层300连接的独立图案，则无法被蚀刻，因此无法顺利地从基板分离。
在S120步骤之后，通过电解蚀刻，在所述第一n型氮化物层200内部形成纳米多孔结构400(S130)。纳米多孔结构可通过调节n型氮化物的掺杂浓度和蚀刻电压来获得，这与形成通常的纳米多孔结构的方法相同，因此省略详细的描述。
只是，作为本发明的一个实施例，对于制作纳米多孔结构的方法，参照美国现有文献“Doping selective lateral eletrochemical etching of GaN for chemical lift-off”(by，Joonmo park，Kwang Min Seong，Seong-Ran Jeon，Jong Hyeob Baek，和Sang-WanRyu，Appl.phys.Lett.95，p.221907(2009)或者“A conductivity-based selectiveetching for next generation GaN device”(by，Yu Zhang Sang-Wan Ryu，Chris YerinoBenjamin Leung，Qian Sun，Qinghai Song，Hui Cao和Jung Han Phys.Status Solidi B247，p.1713-1716(2010)即可形成所述纳米多孔结构。
此外，形成于n型氮化物层内部的通常的纳米多孔结构400以与图2a相同的形状来上下长长地形成。只是，如果根据本发明形成介电层300之后形成纳米多孔结构400，则会看见与图2b相同的结构，此时第一n型氮化物层200上的介电层300会妨碍纳米多孔结构的形成，因此可将介电层介于中间，获得画着圆形而上下长长地形成的纳米多孔结构400。
尤其是，在S130步骤中，为了使后述的第二n型氮化物层500的再生长工序变得容易，通过调节蚀刻电压来减小了上部分的孔隙率，并增大了下部分的孔隙率。即，如果利用不变的电压来进行蚀刻，则可制作具有均匀的孔隙率的纳米多孔结构，并且可通过改变电压来制作具有多种孔隙率的纳米多孔结构。
如果在相同的掺杂浓度下增加电压，则孔隙率增加，如果减小电压，则孔隙率减小。或者，在相同的电压下随着掺杂浓度的增加而孔隙率增加。对于图2的纳米多孔结构而言，通过在相同的掺杂浓度下将设置较低初始电压，并在预定时间之后使电压增加，从而形成为上部分的孔隙率变小，下部分的孔隙率变大。
在S130步骤之后，在所述第一n型氮化物层200上再生长第二n型氮化物层500，从而形成包含所述介电层300的第二n型氮化物层500(S140)。生长是在外露的第一n型氮化物层200表面上进行，在所述介电层300上则不会进行生长。如果第二n型氮化物层500的高度变为所述介电层300之上，则再生长会向上进行并且也会侧向进行，从而最终完全覆盖所述介电层300，并使表面变得平坦。
此外，在执行S140步骤时，保持高温，此时会产生所述纳米多孔结构400的变形。由于高热能，纳米孔(nanopore)表面的原子将会发生移动，结果是长圆柱形态的纳米孔与相邻的纳米孔结合而变形为球形的空洞。
图3是根据本发明的一实施例的在对包含电介质的纳米多孔结构进行热处理之后的照片，通过此可以确认如上所述的内容。
此时，根据体积保持(数学式1)，空洞的半径对于长长的纳米孔的情况而言，空洞的半径远大于纳米孔的半径。在适当的条件下，空洞的半径变得大于纳米孔的周期，结果是空洞彼此连接而分离为下侧的第一n型氮化物层200和上侧的第二n型氮化物层500。
实际上，上侧的第二n型氮化物层500中包含有形成于所述介电层300下部、纳米多孔结构上部的第一n型氮化物层200的一部分而被分离。
【数学式1】
这里，r表示空洞的半径，a表示纳米孔的半径，b表示纳米孔的长度。
在所述第二n型氮化物层500上依次形成多量子阱(MQW)结构610及p型氮化物层620，从而形成LED结构(S150)，并通过晶片键合将整个结构与作为电子晶片的通电型基板630接合(S160)。虽然S160步骤中的晶片键合工序在高温和高压下执行，但是由于包含介电层的根据本发明的一实施例的所述半导体元件结构可以充分支撑外部压力，因此可以解决在键合过程中的碎裂或者缺陷形成等的问题。
在所述步骤S160之后，通过氢氟酸(HF)蚀刻来选择性地蚀刻所述介电层300而使半导体元件从基板100分离(S170)。如果将键合的晶片放入HF等可选择性地蚀刻所述介电层300的溶液而去除所述介电层300，则以连接的空洞为界限，上部和下部被分离，由此可剥离(lift-off)半导体元件。
由于由所述S120步骤中的介电层300的形成来支撑所述介电层300被分离的上侧第二n型氮化物层500的结构，因此在纳米多孔结构通过热变形而结合且之后上侧第二n型氮化物层500被分离时，可稳定地保持上侧第二n型氮化物层500的外延结构。
图5是根据本发明的一实施例的利用纳米多孔结构的半导体元件分离方法的流程图，公开与图1不同的实施例。
图5揭示的本发明的一实施例揭示一种使介电层300的图案间隔按半导体芯片大小来形成且可容易地从基板分离的方法，以能够在从基板分离的同时直接使用为半导体芯片。
首先，在基板100上生长第一n型氮化物层(S510)。虽然生长的方法有多种，但是本说明书中利用作为生长的方法中的一个的通常的MOCAD工艺来进行描述。
基板100可使用氮化镓(GaN)、SiC、GaAs、Si或ZnO等，当今一般主要使用蓝宝石。
在S510步骤之后，将介电层300图案间隔作为半导体芯片规格而在所述第一n型氮化物层200上形成所述介电层300(S520)。所述介电层300的特征在于，只要是作为在刻蚀时牺牲的一种牺牲层而被蚀刻液选择性地刻蚀的物质即可，但是优选为是SiO2、SiNx。
此外，在所述S520步骤中生长介电层时，条纹(stripe)图案或者格子图案按一个LED芯片的大小，即约数百微米以上程度的大小来形成。形成方法如上所述。
在S520步骤之后，通过电解蚀刻，在所述第一n型氮化物层200内部形成纳米多孔结构400(S530)。纳米多孔结构可通过调节n型氮化物的掺杂浓度和蚀刻电压来获得，这与形成通常的纳米多孔结构的方法相同，因此省略详细的描述。
在S530步骤之后，在所述第一n型氮化物层200上再生长第二n型氮化物层500(S540)，此时按半导体芯片规格从基板分离，因此无需经过如所述步骤S140中的在再生长第二n型氮化物层500时的平坦化过程。即，由于在再生长第二n型氮化物层500时第二n型氮化物层500向介电层上侧生长，从而无需平坦化，因此可大幅缩小生长厚度及工艺时间。
此外，在执行540步骤时，保持高温，此时会产生所述纳米多孔结构400的变形。由于高热能，纳米孔(nanopore)表面的原子将会发生移动，结果是长圆柱形态的纳米孔与相邻的纳米孔结合而变形为球形的空洞。
在所述第二n型氮化物层500上依次形成多量子阱结构610及p型氮化物层620，从而形成LED结构(S550)，并通过晶片键合将整个结构与作为电子晶片的通电型基板630接合(S560)。
在所述步骤S560之后，通过HF蚀刻来选择性地蚀刻所述介电层300而使半导体元件从基板100分离(S570)。如果将键合的晶片放入HF等可选择性地蚀刻所述介电层300的溶液而去除所述介电层300，则以连接的空洞为界限，上部和下部被分离，由此可以剥离(lift-off)半导体元件。
由于由所述S520步骤中的介电层300的形成来支撑所述介电层300被分离的上侧第二n型氮化物层500的结构，因此在纳米多孔结构通过热变形而结合且之后上侧第二n型氮化物层500被分离时，可稳定地保持上侧第二n型氮化物层500的外延结构。
虽然示出和描述了用于举例说明本发明的技术构思的优选实施例，但本发明并不限于如上所述示出和描述的结构及功能，本领域技术人员应该理解，在不脱离技术思想的范围的情况下，可对本发明进行多种变动和修改。因此，应该理解，这样的所有适当的变动、修改及其等同物也属于本发明的范围内。
Claims (9)
1.一种利用纳米多孔结构的半导体元件分离方法，所述方法包括如下步骤：
(a)在基板(100)上生长第一n型氮化物层(200)；
(b)在所述第一n型氮化物层(200)上生长介电层(300)；
(c)通过电解蚀刻，在所述第一n型氮化物层(200)内部形成纳米多孔结构(400)；
(d)在所述第一n型氮化物层(200)上再生长第二n型氮化物层(500)，以形成包含所述介电层(300)的第二n型氮化物层(500)；
(e)在所述第二n型氮化物层(500)上生长多量子阱结构(610)及p型氮化物层(620)，并与通电型基板(630)接合；及
(f)通过氢氟酸蚀刻而选择性地蚀刻所述介电层(300)，以从基板(100)分离半导体元件。
2.根据权利要求1所述的利用纳米多孔结构的半导体元件分离方法，其特征在于，所述介电层(300)为SiO2、SiNx。
3.根据权利要求1所述的利用纳米多孔结构的半导体元件分离方法，其特征在于，在所述(b)步骤中，所述介电层(300)以具有预定规格的条纹图案或者格子图案来形成，并以形成于侧面的介电层(300)与形成于内部的介电层(300)彼此连接的图案来形成。
4.根据权利要求1所述的利用纳米多孔结构的半导体元件分离方法，其特征在于，在所述(b)步骤中，利用纳米图案化工艺来形成所述介电层(300)，所述纳米图案化工艺包括铝阳极氧化方法、激光全息图案化方法或者纳米粒子涂层方法中的任意一种。
5.根据权利要求1所述的利用纳米多孔结构的半导体元件分离方法，其特征在于，在所述(c)步骤中，在相同的掺杂浓度下设置低初始电压，并在预定时间之后增加电压，由此在所述第一n型氮化物层(200)内部形成纳米多孔结构(400)，以使纳米多孔结构的上部侧的孔隙率维持得小，使下部侧的孔隙率形成得大。
6.一种利用纳米多孔结构的半导体元件分离方法，所述方法包括如下步骤：
(a)在基板(100)上生长第一n型氮化物层(200)；
(b)将介电层(300)图案间隔作为半导体芯片规格而在所述第一n型氮化物层(200)上生长介电层(300)；
(c)通过电解蚀刻，在所述第一n型氮化物层(200)内部形成纳米多孔结构(400)；
(d)在所述第一n型氮化物层(200)上再生长第二n型氮化物层(500)；
(e)在所述第二n型氮化物层(200)上生长多量子阱结构(610)及p型氮化物层(620)之后，与通电型基板(630)接合；及
(f)通过氢氟酸蚀刻而选择性地蚀刻所述介电层(300)，以从基板(100)分离半导体元件。
7.根据权利要求6所述的利用纳米多孔结构的半导体元件分离方法，其特征在于，所述介电层(300)为SiO2、SiNx。
8.根据权利要求6所述的利用纳米多孔结构的半导体元件分离方法，其特征在于，在所述(b)步骤中，利用纳米图案化工艺来形成所述介电层(300)，所述纳米图案化工艺包括铝阳极氧化方法、激光全息图案化方法或者纳米粒子涂层方法中的任意一种。
9.根据权利要求6所述的利用纳米多孔结构的半导体元件分离方法，其特征在于，在所述(c)步骤中，在相同的掺杂浓度下设置低初始电压，并在预定时间之后增加电压，由此在所述第一n型氮化物层(200)内部形成纳米多孔结构(400)，以使纳米多孔结构的上部侧的孔隙率维持得小，使下部侧的孔隙率形成得大。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0011655 | 2012-02-06 | ||
| KR20120011655A KR101278063B1 (ko) | 2012-02-06 | 2012-02-06 | 나노포러스 구조를 이용한 반도체소자 분리방법 |
| PCT/KR2013/000934 WO2013119029A1 (ko) | 2012-02-06 | 2013-02-06 | 나노포러스 구조를 이용한 반도체소자 분리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104094421A CN104094421A (zh) | 2014-10-08 |
| CN104094421B true CN104094421B (zh) | 2016-12-07 |
Family
ID=48867578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380008280.4A Active CN104094421B (zh) | 2012-02-06 | 2013-02-06 | 利用纳米多孔结构的半导体元件分离方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9356187B2 (zh) |
| KR (1) | KR101278063B1 (zh) |
| CN (1) | CN104094421B (zh) |
| DE (1) | DE112013000863T5 (zh) |
| WO (1) | WO2013119029A1 (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5961557B2 (ja) | 2010-01-27 | 2016-08-02 | イェイル ユニヴァーシティ | ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途 |
| KR101525768B1 (ko) * | 2013-12-11 | 2015-06-04 | 광주과학기술원 | 다공성 구조층을 이용한 발광다이오드의 제조방법 |
| US11095096B2 (en) | 2014-04-16 | 2021-08-17 | Yale University | Method for a GaN vertical microcavity surface emitting laser (VCSEL) |
| US11043792B2 (en) | 2014-09-30 | 2021-06-22 | Yale University | Method for GaN vertical microcavity surface emitting laser (VCSEL) |
| KR101918688B1 (ko) * | 2014-11-04 | 2018-11-14 | 국민대학교산학협력단 | 돌출방지 및 컨택 개선을 위한 층상 조립층의 형성 방법 |
| US11018231B2 (en) | 2014-12-01 | 2021-05-25 | Yale University | Method to make buried, highly conductive p-type III-nitride layers |
| DE102015102454A1 (de) * | 2015-02-20 | 2016-08-25 | Osram Opto Semiconductors Gmbh | Verfahren zur Strukturierung einer Nitridschicht, strukturierte Dielektrikumschicht, optoelektronisches Bauelement, Ätzverfahren zum Ätzen von Schichten und Umgebungssensor |
| KR101743017B1 (ko) * | 2015-05-19 | 2017-06-05 | 한국과학기술연구원 | 고속 에피택셜 리프트오프와 iii-v족 직접 성장용 템플릿을 이용한 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 |
| CN107710381B (zh) | 2015-05-19 | 2022-01-18 | 耶鲁大学 | 涉及具有晶格匹配的覆层的高限制因子的iii族氮化物边发射激光二极管的方法和器件 |
| CN105244316A (zh) * | 2015-10-19 | 2016-01-13 | 中国电子科技集团公司第四十六研究所 | 一种掩膜辅助制备多孔GaN层的方法 |
| US11027982B2 (en) * | 2016-09-13 | 2021-06-08 | Morimura Sofc Technology Co., Ltd. | Mica-made member, electrochemical reaction unit, and electrochemical reaction cell stack |
| JP6642804B2 (ja) * | 2016-12-28 | 2020-02-12 | 豊田合成株式会社 | 半導体配列体およびマイクロデバイスの製造方法 |
| JP6642805B2 (ja) * | 2016-12-28 | 2020-02-12 | 豊田合成株式会社 | 半導体構造体の製造方法および半導体素子の製造方法 |
| KR102413330B1 (ko) * | 2017-09-12 | 2022-06-27 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
| CN110578162A (zh) * | 2018-06-08 | 2019-12-17 | 深圳市纳姆达科技有限公司 | 一种全息镀铝薄膜脱铝方法 |
| KR20240027469A (ko) * | 2022-08-23 | 2024-03-04 | 한국광기술원 | 초미세 수직형 led 디스플레이의 제조 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223165A (ja) | 2000-02-10 | 2001-08-17 | Hitachi Cable Ltd | 窒化物半導体及びその製造方法 |
| KR101132910B1 (ko) * | 2005-07-05 | 2012-04-04 | 엘지이노텍 주식회사 | 발광 다이오드 제조방법 |
| WO2009048265A1 (en) * | 2007-10-12 | 2009-04-16 | Industry Foundation Of Chonnam National University | Method of selectively etching semiconductor region, separation method of semiconductor layer and separation method of semiconductor device from substrate |
| KR101001773B1 (ko) | 2008-10-06 | 2010-12-15 | 전남대학교산학협력단 | 반도체 영역의 선택적 식각방법 |
| KR20090119259A (ko) * | 2008-05-15 | 2009-11-19 | 한국광기술원 | 수직형 발광 다이오드 패키지 및 그의 제조방법 |
| JP4866935B2 (ja) * | 2009-04-28 | 2012-02-01 | 株式会社沖データ | 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置 |
| KR101673955B1 (ko) * | 2010-07-02 | 2016-11-08 | 삼성전자주식회사 | 반도체 발광소자 및 이를 제조하는 방법 |
| KR101001782B1 (ko) | 2010-10-13 | 2010-12-15 | 전남대학교산학협력단 | 반도체소자를 기판으로부터 분리하는 방법 |
| US8481353B2 (en) * | 2011-04-14 | 2013-07-09 | Opto Tech Corporation | Method of separating nitride films from the growth substrates by selective photo-enhanced wet oxidation |
-
2012
- 2012-02-06 KR KR20120011655A patent/KR101278063B1/ko active IP Right Grant
-
2013
- 2013-02-06 DE DE201311000863 patent/DE112013000863T5/de not_active Ceased
- 2013-02-06 US US14/377,101 patent/US9356187B2/en active Active
- 2013-02-06 WO PCT/KR2013/000934 patent/WO2013119029A1/ko active Application Filing
- 2013-02-06 CN CN201380008280.4A patent/CN104094421B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9356187B2 (en) | 2016-05-31 |
| CN104094421A (zh) | 2014-10-08 |
| WO2013119029A1 (ko) | 2013-08-15 |
| DE112013000863T5 (de) | 2014-11-06 |
| KR101278063B1 (ko) | 2013-06-24 |
| US20150125981A1 (en) | 2015-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104094421B (zh) | 利用纳米多孔结构的半导体元件分离方法 | |
| TWI469185B (zh) | 分離基板的半導體結構及其製造方法 | |
| JP5199057B2 (ja) | 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。 | |
| KR102036110B1 (ko) | 성장 기판, 질화물 반도체 소자 및 그 제조 방법 | |
| US8697548B2 (en) | Method for making semi-conductor nanocrystals oriented along a predefined direction | |
| KR100956499B1 (ko) | 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자 | |
| Youtsey et al. | Wafer‐scale epitaxial lift‐off of GaN using bandgap‐selective photoenhanced wet etching | |
| CN102254969B (zh) | 基于纳米柱阵列的光电器件及其制作方法 | |
| US8133803B2 (en) | Method for fabricating semiconductor substrates and semiconductor devices | |
| TWI440073B (zh) | 電路結構的製造方法 | |
| CN104201196B (zh) | 表面无微裂纹的Si基III族氮化物外延片 | |
| CN103718312A (zh) | 用于氮化物半导体发光元件的制造方法、晶圆以及氮化物半导体发光元件 | |
| JP2015082662A (ja) | 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法 | |
| CN113013304A (zh) | 弛豫gan/ingan结构及其制造方法 | |
| US8648387B2 (en) | Nitride semiconductor template and method of manufacturing the same | |
| JP5519347B2 (ja) | 半導体素子の製造方法 | |
| CN107210195B (zh) | 包括单晶iiia族氮化物层的半导体晶圆 | |
| CN100483738C (zh) | 基于自支撑SiC的GaN器件及制作方法 | |
| Chuang et al. | Thin film GaN LEDs using a patterned oxide sacrificial layer by chemical lift-off process | |
| KR101373398B1 (ko) | 고효율 발광다이오드 제조방법 | |
| KR20130086729A (ko) | 고효율 발광다이오드 제조방법 | |
| KR101245509B1 (ko) | 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법 | |
| KR102161547B1 (ko) | 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법 | |
| Kuo et al. | Efficiency improvement of GaN-based light-emitting diode prepared on GaN nanorod template | |
| CN111326610A (zh) | 基于绝缘衬底的纳米柱led芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230227 Address after: Kwangju City, Korea Patentee after: INDUSTRY FOUNDATION OF CHONNAM NATIONAL University Address before: South Korea Gyeonggi Do Anshan City Patentee before: SEOUL VIOSYS Co.,Ltd. Patentee before: INDUSTRY FOUNDATION OF CHONNAM NATIONAL University |
|
| TR01 | Transfer of patent right |