DE112013000863T5 - Verfahren zum Trennen von Halbleitervorrichtungen unter Verwendung einer nanoporösen Struktur - Google Patents

Verfahren zum Trennen von Halbleitervorrichtungen unter Verwendung einer nanoporösen Struktur Download PDF

Info

Publication number
DE112013000863T5
DE112013000863T5 DE201311000863 DE112013000863T DE112013000863T5 DE 112013000863 T5 DE112013000863 T5 DE 112013000863T5 DE 201311000863 DE201311000863 DE 201311000863 DE 112013000863 T DE112013000863 T DE 112013000863T DE 112013000863 T5 DE112013000863 T5 DE 112013000863T5
Authority
DE
Germany
Prior art keywords
type nitride
nitride layer
dielectric layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE201311000863
Other languages
English (en)
Inventor
Sang Wan RYU
Jin Ho Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INDUSTRY LIAISON OFFICE OF CHONNAM NAT UNIVERSITY, University of
UNIVERSITY INDUSTRY LIAISON OFFICE OF CHONNAM NATIONAL UNIVERSITY
Seoul Viosys Co Ltd
Original Assignee
INDUSTRY LIAISON OFFICE OF CHONNAM NAT UNIVERSITY, University of
UNIVERSITY INDUSTRY LIAISON OFFICE OF CHONNAM NATIONAL UNIVERSITY
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INDUSTRY LIAISON OFFICE OF CHONNAM NAT UNIVERSITY, University of, UNIVERSITY INDUSTRY LIAISON OFFICE OF CHONNAM NATIONAL UNIVERSITY, Seoul Viosys Co Ltd filed Critical INDUSTRY LIAISON OFFICE OF CHONNAM NAT UNIVERSITY, University of
Publication of DE112013000863T5 publication Critical patent/DE112013000863T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur, bei dem elektrolytisches Ätzen in der Abwesenheit einer oberflächigen Metallschicht ausgeführt wird, danach die oberflächige Metallschicht aufgebracht wird und danach ein GaN-Dünnfilm auf einen Metallwafer mittels Waferbonden und Abheben transferiert wird. Das Verfahren zum Trennen der Halbleitervorrichtungen unter Verwendung einer nanoporösen Struktur umfasst die folgenden Schritte: Aufwachsen einer ersten Nitridschicht vom n-Typ auf dem Substrat; Aufwachsen einer dielektrischen Schicht auf der ersten Nitridschicht vom n-Typ; Bilden einer nanoporösen Struktur in der ersten Nitridschicht vom n-Typ mittels elektrolytischem Ätzen; Neuaufwachsen einer zweiten Nitridschicht vom n-Typ auf der ersten Nitridschicht vom n-Typ, um eine zweite Nitridschicht vom n-Typ zu bilden, die die dielektrische Schicht enthält; Aufwachsen einer Mehrfach-Quantentopf-Struktur und einer Nitridschicht vom p-Typ auf der zweiten Nitridschicht vom n-Typ zum Bonden mit einem leitfähigen Substrat; und Trennen der Halbleitervorrichtungen von dem Substrat durch selektives HF-Ätzen der dielektrischen Schicht.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur und genauer gesagt ein Verfahren zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur, wobei eine oberflächige Metallschicht nach elektrolytischem Ätzen in der Abwesenheit der oberflächigen Metallschicht aufgebracht wird und danach ein GaN-Dünnfilm zu einem Metallwafer durch Waferbonden und Abhebeprozesse transferiert wird.
  • Stand der Technik
  • Derzeit wird Galliumnitrid (GaN) typischerweise bei der Fertigung von lichtemittierenden Dioden (LEDs) verwendet. GaN wird im Allgemeinen auf einem Saphir-Substrat gebildet, welches ein elektrisch nichtleitfähiges Material ist. In diesem Fall gibt es jedoch Probleme, wie beispielsweise eine Zunahme des Widerstands infolge von horizontalem Stromübergang, eine Zunahme der Betriebstemperatur von Vorrichtungen infolge von geringer thermischer Leitfähigkeit des Saphir-Substrats und dergleichen. Um derartige Probleme zu beheben, wurde untersucht, LED-Strukturen von einem Substrat zu trennen und die LED Strukturen zu einem leitfähigen Substrat zu transferieren, das eine hohe thermische und elektrische Leitfähigkeit aufweist.
  • Insbesondere spielt ein Abhebeprozess zum Trennen einer dünnen GaN-Schicht von einem Saphir-Substrat eine sehr bedeutende Rolle bei der Fertigung einer LED vom vertikalen Typ. Obwohl ein Laserabhebeprozess (LLO process) allgemein im Stand der Technik verwendet wird, weist dieser Prozess aktuell verschiedene Probleme auf, wie beispielsweise hohe Fertigungskosten und geringe Ausbeute infolge langer Prozesszeit und thermischer Schädigung während der Verarbeitung. Demzufolge wurden verschiedene Untersuchungen durchgeführt, um einen chemischen Abhebeprozess (CLO process) basierend auf chemischem Ätzen zu entwickeln, um derartige Probleme zu beheben.
  • Chemisches Abheben (CLO = chemical lift-off) kann auf verschiedene Arten und Weisen verwirklicht werden. Insbesondere offenbaren die koreanische Patentregistrierung Nr. 10-1001782 (Titel der Erfindung: Method for separating semiconductor device from substrate) und die koreanische Patentregistrierung Nr. 10-1001773 (Titel der Erfindung: Method for selective etching of semiconductor region) ebenfalls Techniken, die chemisches Abheben betreffen. Wenn Metall zum Waferbonden auf einen Wafer aufgebracht wird, tritt jedoch bei diesen Techniken eine elektrochemische Reaktion auf der Metalloberfläche im Verlauf des elektrolytischen Ätzens intensiv auf, wodurch eine bedeutende Verschlechterung der elektrolytischen Ätzeigenschaften auf der Oberfläche von GaN verursacht wird.
  • Offenbarung
  • Technisches Problem
  • Die vorliegende Erfindung wurde konzipiert, um derartige Probleme beim Stand der Technik zu beheben, und ist darauf gerichtet, ein Verfahren zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur bereitzustellen, in der eine oberflächige Metallschicht nach elektrolytischem Ätzen in der Abwesenheit der oberflächigen Metallschicht aufgebracht wird, wodurch ermöglicht wird, Halbleitervorrichtungen ohne weiteres auf einen Metallwafer durch Waferbonden und Abheben zu transferieren.
  • Außerdem ist die vorliegende Erfindung darauf gerichtet, ein Verfahren zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur bereitzustellen, welche einer Vorrichtungsstruktur eine ausreichende mechanische Festigkeit vor dem Waferbonden verleihen kann und welche ermöglicht, die Vorrichtungsstruktur ohne weiteres von dem Substrat nach dem Waferbonden in einem Abhebeprozess der Halbleitervorrichtungen zu trennen.
  • Technische Lösung
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung umfasst ein Verfahren zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur die folgenden Schritte: Aufwachsen einer ersten Nitridschicht vom n-Typ auf einem Substrat; Aufwachsen einer dielektrischen Schicht auf der ersten Nitridschicht vom n-Typ; Bilden einer nanoporösen Struktur innerhalb der ersten Nitridschicht vom n-Typ durch elektrolytisches Ätzen; Neuaufwachsen einer zweiten Nitridschicht vom n-Typ auf der ersten Nitridschicht vom n-Typ, um eine zweite Nitridschicht vom n-Typ zu bilden, die die dielektrische Schicht umfasst; Bilden einer Mehrfach-Quantentopf-Struktur und einer Nitridschicht vom p-Typ auf der zweiten Nitridschicht vom p-Typ und Bonden der Mehrfach-Quantentopf-Struktur und der Nitridschicht vom p-Typ zu einem leitfähigen Substrat; und Trennen von Halbleitervorrichtungen von dem Substrat durch selektives HF-Ätzen der dielektrischen Schicht.
  • In Übereinstimmung mit einem weiteren Aspekt der vorliegende Erfindung umfasst ein Verfahren zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur die folgenden Schritte: Bilden einer ersten Nitridschicht vom n-Typ auf einem Substrat; Bilden einer dielektrischen Schicht auf der ersten Nitridschicht vom n-Typ, so dass eine Musterteilung der dielektrischen Schicht einer Halbleiterchipgröße entspricht; Bilden einer nanoporösen Struktur innerhalb der ersten Nitridschicht vom n-Typ durch elektrolytisches Ätzen; Neuaufwachsen einer zweiten Nitridschicht vom n-Typ auf der ersten Nitridschicht vom n-Typ; Aufwachsen einer Mehrfach-Quantentopf-Struktur und einer Nitridschicht vom p-Typ auf der zweiten Nitridschicht vom n-Typ, gefolgt vom Bonden der Mehrfach-Quantentopf-Struktur und der Nitridschicht vom p-Typ mit einem leitfähigen Substrat; und Trennen von Halbleitervorrichtungen von dem Substrat durch selektives HF-Ätzen der dielektrischen Schicht.
  • Vorteilhafte Wirkungen
  • Gemäß der oben beschriebenen vorliegenden Erfindung ist es möglich, da das Verfahren einen chemischen Abhebeprozess benutzt, welcher bei der Fertigung von LEDs vom vertikalen Typ wirksamer als andere Arten von Abhebeprozessen ist, um einen existierenden Laser-Abhebeprozess zu ersetzen und eine Waferverarbeitung ohne aufwändige Geräte durchzuführen.
  • Ferner kann das Verfahren eine Struktur bilden, welche Vorrichtungsstrukturen eine ausreichende mechanische Festigkeit vor dem Waferbonden verleihen kann und welche ermöglicht, die Vorrichtungsstruktur ohne weiteres von dem Substrat nach dem Waferbonden in einem Abhebeprozess der Halbleitervorrichtungen zu trennen.
  • Außerdem können, wenn eine dielektrische Schicht in einem Gittermuster gebildet wird, sodass eine Musterteilung der dielektrischen Schicht einer Halbleiterchipgröße entspricht, Halbleiterchips ohne einen separaten Prozess direkt nach dem Abhebeprozess verwendet werden.
  • Beschreibung der Zeichnungen
  • 1 ist ein Ablaufdiagramm eines Verfahrens zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung.
  • 2a ist eine elektronenmikroskopische Aufnahme einer nanoporösen Struktur, die keine Dielektrika umfasst, in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung.
  • 2b ist eine elektronenmikroskopische Aufnahme einer nanoporösen Struktur, die eine dielektrische Schicht umfasst, in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung.
  • 3 ist eine elektronenmikroskopische Aufnahme der nanoporösen Struktur, die die dielektrische Schicht umfasst, in Übereinstimmung mit der beispielhaften Ausführungsform der vorliegenden Erfindung.
  • 4a zeigt Ansichten, die die Bildung einer dielektrischen Schicht in einem Streifenmuster in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung veranschaulichen.
  • 4b zeigt Ansichten, die die Bildung einer dielektrischen Schicht in einem Gittermuster in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung veranschaulichen.
  • 5 ist ein Ablaufdiagramm eines Verfahrens zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur in Übereinstimmung mit einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung.
  • Bezugszeichenliste
    • 100
    Substrat
    200
    erste Nitridschicht vom n-Typ
    300
    dielektrische Schicht
    400
    nanoporöse Struktur
    500
    zweite Nitridschicht vom n-Typ
    610
    Mehrfach-Quantentopf-Struktur
    620
    Nitridschicht vom p-Typ
    630
    leitfähiges Substrat.
  • Bester Modus
  • Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen klarer verständlich werden. In der folgenden Beschreibung sei bemerkt, dass ausführliche Beschreibungen von Merkmalen und Funktionen, die für einen Fachmann offensichtlich sind, zwecks Klarheit weggelassen werden.
  • Nachstehend werden beispielhafte Ausführungsformen der vorliegenden Offenbarung ausführlich mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • Die vorliegende Erfindung betrifft ein Verfahren zum Trennen von Halbleitervorrichtungen unter Verwendung einer nanoporösen Struktur und wird mit Bezug auf 1 bis 5 beschrieben.
  • 1 ist ein Ablaufdiagramm eines Verfahrens zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung.
  • Als erstes wird eine erste Nitridschicht vom n-Typ 200 auf einem Substrat 100 aufgewachsen (S110). Obwohl die erste Nitridschicht vom n-Typ mittels verschiedener Verfahren aufgewachsen werden kann, wird hierin die typische metallorganische chemische Gasphasenabscheidung (MOCVD = metal organic chemical vapor deposition) beschrieben.
  • Das Substrat 100 kann ein Galliumnitrid-Substrat, ein SiC-Substrat, ein GaAs-Substrat, ein Si-Substrat, ein ZnO-Substrat oder dergleichen sein. Im Allgemeinen wird ein Saphir-Substrat verwendet. Dies liegt daran, dass auf dem Saphir-Substrat aufgewachsene Galliumnitridschichten eine gute Kristallinität und eine sichere wirtschaftliche Machbarkeit aufweisen.
  • Hierin bezieht sich die erste Nitridschicht vom n-Typ 200 auf einen Verbindungshalbleiter, der mit Verunreinigungen vom n-Typ dotiert ist und aus Stickstoff und Elementen der Gruppe III zusammengesetzt ist. Beispiele der Elemente der Gruppe III umfassen Aluminium (Al), Gallium (Ga), Indium (In) und dergleichen. Diese Elemente können allein oder in Kombination derselben verwendet werden. Somit kann davon ausgegangen werden, dass die erste Nitridschicht vom n-Typ GaN, AlN, InN, AlGaN, AlInN, GaInN, AlInGaN und dergleichen umfassen kann.
  • Verallgemeinert können die Nitride der Gruppe III durch eine Formel, beispielsweise AlxInyGa1-x-yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und 0 ≤ x + y ≤ 1), dargestellt werden. In einer Ausführungsform kann die erste Nitridschicht GaN vom n-Typ als das Nitrid der Gruppe III umfassen, wobei jedoch die vorliegende Erfindung nicht hierauf beschränkt ist.
  • Nach Vorgang S110 wird eine dielektrische Schicht 300 auf der ersten Nitridschicht vom n-Typ 200 aufgewachsen (S120). Die dielektrische Schicht 300 wirkt als eine Opferschicht beim Ätzen und kann aus einem beliebigen Material gebildet werden, so lange wie das ausgewählte Material selektives Ätzen ermöglicht. Vorzugsweise wird die dielektrische Schicht aus SiO2 oder SiNx gebildet.
  • In S120 wird die dielektrische Schicht in einem Streifenmuster oder in einem Gittermuster aufgewachsen. 4a zeigt Ansichten, die die Bildung einer dielektrischen Schicht in einem Streifenmuster in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung veranschaulichen, und 4b zeigt Ansichten, die die Bildung einer dielektrischen Schicht in ein Gittermuster in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung veranschaulichen.
  • Das Muster der dielektrischen Schicht 300 kann durch Photolithographie oder Nano-Strukturierung verwirklicht werden. Photolithographie ist ein übliches Halbleiter-Strukturierungsverfahren und kann auf einer Waferebene mit geringen Kosten ausgeführt werden. Das Streifenmuster oder Gittermuster, das eine Breite und eine Teilung von 1 Mikrometer oder mehr aufweist, kann durch Photolithographie verwirklicht werden. Eine geringere Musterteilung verleiht einer dünnen GaN-Schicht eine höhere mechanische Festigkeit, und eine Musterteilung von 1 Mikrometer oder weniger erfordert einen Nano-Musterbildungsprozess. Die Nano-Musterbildung auf Waferebene kann durch Anodisieren von Aluminium, Strukturierung mittels Laserholographie, Beschichtung mit Nanoteilchen und dergleichen verwirklicht werden. Da diese Verfahren auf der spontanen Bildung eines Musters basieren, verleihen die Verfahren dem Muster eine geringe Gleichmäßigkeit und bilden abhängig davon das Muster von inhärenten Formen.
  • Das Anodisieren von Aluminium, die Strukturierung mittels Laserholographie und die Beschichtung mit Nanoteilchen können ohne weiteres von einem Fachmann durchgeführt werden, und somit werden ausführliche Beschreibungen derselben hierin weggelassen (siehe Bezugsdokumente wie folgt.
  • Das Anodisieren von Aluminium wird offenbart in ”Fabrication of a High Density Nano-pattern by Using Anodized Aluminum Oxide”, Park Jun-mo, Song Gwang-min, Ryu Sang-wan, New Physics, 56, S. 469–474 (2008); die Strukturierung mittels Laserholographie wird offenbart in ”Fabrication of photonic crystals for the visible spectrum by holographic lithography”, M. Campbell, D. N. Sharp, M. T. Harrison, R. G. Denning & A. J. Turberfield, Nature 404, S. 53–56 (2000) offenbart; und die Beschichtung mit Nanoteilchen wird offenbart in ”Fabrication of nanopillars by nanosphere lithography”, C. L. Cheung, R. J. Nikolic, C. E. Reinhardt, und T. F. Wang, Nanotechnology 17, S. 1339–1343 (2006).
  • Folglich können die Breite, Teilung und Form des Musters abhängig von einem Musterbildungsverfahren variieren, und ein geeignetes Musterbildungsverfahren kann in der Praxis gemäß Ausführungsformen ausgewählt werden. Es versteht sich hier, dass sich das zuvor erwähnte Verfahren auf ein Beispiel eines Verfahrens zum Bilden des Musters der dielektrischen Schicht 300 bezieht und die vorliegende Erfindung nicht darauf beschränkt ist.
  • Da die dielektrischen Schicht 300 von einer Seite einer nachstehend beschriebenen zweiten Nitridschicht vom n-Typ 500 durch selektives Ätzen unter Verwendung eines Ätzmittels, wie beispielsweise HF, nach dem Neuaufwachsen der zweiten Nitridschicht vom n-Typ 500 entfernt wird, werden andererseits sämtliche Muster der dielektrischen Schicht miteinander in einer Netzform oder einer Streifenform verbunden. Falls es ein unabhängiges Muster gibt, das nicht mit der dielektrischen Schicht 300 an einer Seite der zweiten Nitridschicht vom n-Typ verbunden ist, ermöglicht das unabhängige Muster kein Ätzen und erschwert somit, eine geeignete Trennung von dem Substrat zu erzielen.
  • Nach Vorgang S120 wird eine nanoporöse Struktur 400 innerhalb der ersten Nitridschicht vom n-Typ 200 durch elektrolytisches Ätzen gebildet (S130). Da die nanoporöse Struktur durch Regulierung der Dotierungskonzentration eines Nitrids vom n-Typ und der Ätzspannung erhalten werden kann, wie in einem typischen Verfahren zum Bilden der nanoporösen Struktur, wird eine ausführliche Beschreibung derselben hierin weggelassen.
  • In einer Ausführungsform kann die nanoporöse Struktur durch einen Prozess gebildet werden, wie offenbart ist in ”Doping selective lateral electrochemical etching of GaN for chemical lift-off” (von Joonmo park, Kwang Min Seong, Seong-Ran Jeon, Jong Hyeob Baek und Sang-Wan Ryu, Appl. Phys. Lett. 95, S. 221907 (2009), oder ”A conductivity-based selective etching for next generation GaN device” (von Yu Zhang, Sang-Wan Ryu, Chris Yerino, Benjamin Leung, Qian Sun, Qinghai Song, Hui Cao und Jung Han, Phys. Status Solidi B 247, S. 1713–1716 (2010).
  • Die typische nanoporöse Struktur 400, die innerhalb der ersten Nitridschicht vom n-Typ gebildet wird, weist eine längliche Form in einer Querrichtung auf, wie in 2a gezeigt. Andererseits weist, wenn die nanoporöse Struktur 400 nach der Bildung der dielektrischen Schicht 300 gebildet wird, die nanoporöse Struktur 400 eine Struktur auf, wie in 2b gezeigt. In diesem Fall ist es möglich, da die dielektrische Schicht 300 auf der ersten Nitridschicht vom n-Typ 200 die Bildung der nanoporösen Struktur behindert, eine nanoporöse Struktur 400 zu bilden, die eine längliche Form in der Querrichtung aufweist, während Kreise an beiden Seiten der dielektrischen Schicht gebildet werden.
  • Insbesondere wird in Vorgang S130 die Ätzspannung eingestellt, um eine geringe Porosität an dem oberen Abschnitt der nanoporösen Struktur und eine hohe Porosität an einem unteren Abschnitt derselben einzustellen, um das nachstehend beschriebene Neuaufwachsen der zweiten Nitridschicht vom n-Typ 500 zu erleichtern. Das heißt, dass das Ätzen bei einer konstanten Spannung eine nanoporöse Struktur mit einer konstanten Porosität und das Ätzen bei verschiedenen Spannungen eine poröse Struktur mit verschiedenen Porositäten erzeugen kann.
  • Bei der gleichen Dotierungskonzentration nimmt die Porosität mit zunehmender Spannung zu und mit abnehmender Spannung ab. Andererseits nimmt bei gleicher Spannung die Porosität mit zunehmender Dotierungskonzentration zu. Die nanoporöse Struktur von 2 wurde gebildet, wobei eine geringe Porosität an dem oberen Abschnitt derselben und eine hohe Porosität an dem unteren Abschnitt derselben einzustellen, indem eine Anfangsspannung auf einen geringen Wert eingestellt wird, gefolgt von einer Zunahme der Spannung nach einer vorbestimmten Zeitdauer bei der gleichen Dotierungskonzentration.
  • Nach Vorgang S130 wird eine zweite Nitridschicht vom n-Typ 500, die die dielektrischen Schicht 300 umfasst, durch Neuaufwachsen der zweiten Nitridschicht vom n-Typ 500 auf der ersten Nitridschicht vom n-Typ 200 gebildet (S140). Das Aufwachsen der zweiten Nitridschicht vom n-Typ findet auf einer Oberfläche der ersten Nitridschicht vom n-Typ 200 und nicht auf der dielektrischen Schicht 300 statt. Wenn die Höhe der zweiten Nitridschicht vom n-Typ 500 eine oberen Seite der dielektrischen Schicht 300 erreicht, wächst die zweite Nitridschicht vom n-Typ 500 seitlich auf, während sie nach oben wächst und stellt schließlich eine flache Oberfläche durch vollständiges Abdecken der dielektrischen Schicht 300 bereit.
  • In Vorgang S140 wird die hohe Temperatur beibehalten, wodurch eine Verformung der nanoporösen Struktur 400 verursacht wird. Eine hohe thermische Energie verursacht eine Bewegung von Atomen auf Oberflächen von Nanoporen, sodass benachbarte Nanoporen, die eine längliche Zylinderform aufweisen, miteinander kombinieren, wodurch ein kugelförmiger Hohlraum gebildet wird.
  • 3 ist eine elektronenmikroskopische Aufnahme einer nanoporösen Struktur, die eine dielektrischen Schicht umfasst, in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegende Erfindung, nach einer Wärmebehandlung der nanoporösen Struktur, von welcher der Inhalt der obigen Beschreibung bestätigt werden kann.
  • Hier wird für lange Nanoporen der Radius des Hohlraums viel größer als derjenige der Nanoporen durch Volumenerhalt (Gleichung 1). Unter geeigneten Bedingungen wird der Radius des Hohlraums viel größer als ein Zyklus der Nanoporen, um es Hohlräumen zu ermöglichen, miteinander verbunden zu werden, wodurch die erste Nitridschicht vom n-Typ 200 an einer unteren Seite von der zweiten Nitridschicht vom n-Typ 500 an einer oberen Seite getrennt wird.
  • Tatsächlich umfasst die zweite Nitridschicht vom n-Typ 500 an der oberen Seite einen Abschnitt der ersten Nitridschicht vom n-Typ 200, der an dem oberen Abschnitt der nanoporösen Struktur unter der dielektrischen Schicht 300 ausgebildet ist.
  • (Gleichung 1)
    • 4 / 3πr3 = πa2b
  • Hier ist r ist ein Radius eines Hohlraums, a ein Radius einer Nanopore und b eine Länge der Nanopore.
  • Eine Mehrfach-Quantentopf-Struktur 610 und eine Nitridschicht vom p-Typ 620 werden aufeinanderfolgend auf der zweiten Nitridschicht vom n-Typ 500 ausgebildet, um LED-Strukturen zu bilden (S150), und die Gesamtstrukturen werden zu einem leitfähigen Substrat 630, welches ein Wafer ist, durch Waferbonden gebondet (S160). In S160 können, obwohl Waferbonden bei hoher Temperatur und hohem Druck durchgeführt wird, die Halbleitervorrichtungsstrukturen, die die dielektrische Schicht gemäß der Ausführungsform der vorliegenden Erfindung umfassen, externen Druck ausreichend ertragen und leiden somit nicht unter Brüchen oder Defekterzeugung im Verlauf des Bondens.
  • Nach Vorgang S160 werden die Halbleitervorrichtungen von dem Substrat 100 durch selektives HF-Ätzen der dielektrischen Schicht 300 getrennt (S170). Wenn der gebondete Wafer unter Verwendung einer Lösung entfernt wird, wie beispielsweise HF und dergleichen, die ein selektives Ätzen der dielektrischen Schicht 300 ermöglicht, wird der Halbleiterstapel in einen oberen Teil und einen unteren Teil an der Grenze der verbundenen Hohlräume getrennt, wodurch ein Abheben der Halbleitervorrichtungen ermöglicht wird.
  • Da die in S210 gebildete dielektrische Schicht 300 die getrennte zweite Nitridschicht vom n-Typ 500 an der oberen Seite trägt, kann die epitaktische Struktur der zweiten Nitridschicht vom n-Typ 500 an der oberen Seite stabil beibehalten werden, wenn die Nanoporen miteinander durch thermische Verformung kombiniert werden und danach die zweite Nitridschicht vom n-Typ 500 an der oberen Seite getrennt wird.
  • 5 ist ein Ablaufdiagramm eines Verfahrens zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur in Übereinstimmung mit einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung, die von der in 1 gezeigten Ausführungsform unterschiedlich ist.
  • Die Ausführungsform von 5 stellt ein Verfahren bereit, durch das Halbleiterchips verwendet werden können, sobald wie die Halbleiterchips von einem Substrat getrennt sind, und eine Musterteilung einer dielektrischen Schicht 300 wird eingestellt, die einer Halbleiterchipgröße entspricht, um eine Trennung der Halbleiterchips von dem Substrat zu erleichtern.
  • Als erstes wird eine erste Nitridschicht vom n-Typ 200 auf einem Substrat 100 aufgewachsen (S510). Obwohl die erste Nitridschicht vom n-Typ durch verschiedene Verfahren aufgewachsen werden kann, wird hierin die typische metallorganische chemische Gasphasenabscheidung (MOCVD = metal organic chemical vapor deposition) beschrieben.
  • Das Substrat 100 kann ein Galliumnitrid-Substrat, ein SiC-Substrat, ein GaAs-Substrat, ein Si-Substrat, ein ZnO-Substrat oder dergleichen sein. Im Allgemeinen wird ein Saphir-Substrat verwendet.
  • Nach Vorgang S510 wird die dielektrische Schicht 300 auf der ersten Nitridschicht vom n-Typ 200 gebildet, sodass eine Musterteilung der dielektrischen Schicht 300 einer Halbleiterchipgröße entspricht (S520). Die dielektrische Schicht 300 wirkt als eine Opferschicht beim Ätzen und kann aus einem beliebigen Material gebildet werden, solange wie das ausgewählte Material selektives Ätzen ermöglicht. Vorzugsweise wird die dielektrische Schicht aus SiO2 oder SiNx gebildet.
  • Andererseits wird in S520 die dielektrische Schicht in einem Streifenmuster oder in einem Gittermuster aufgewachsen, das eine Größe von einigen hundert Mikrometern oder mehr entsprechend einer Größe eines einzigen LED-Chips aufweist. Das Verfahren zum Bilden der dielektrischen Schicht ist das gleiche wie oben beschrieben.
  • Nach Vorgang S520 wird eine nanoporöse Struktur 400 innerhalb der ersten Nitridschicht vom n-Typ 200 durch elektrolytisches Ätzen gebildet (S530). Da die nanoporöse Struktur durch Regelung der Dotierungskonzentration eines Nitrids vom n-Typ und der Ätzspannung erhalten werden kann, wie bei dem oben beschriebenen Verfahren zum Bilden der nanoporösen Struktur, wird eine ausführliche Beschreibung derselben hierin weggelassen.
  • Nach Vorgang S530 wird eine zweite Nitridschicht vom n-Typ 500 auf der ersten Nitridschicht vom n-Typ 200 neu aufgewachsen (S540). In diesem Fall gibt es im Gegensatz zu Vorgang S140, da die Halbleiterstruktur von dem Substrat gemäß der Halbleiterchipgröße getrennt wird, keine Notwendigkeit für einen Abflachprozess beim Neuaufwachsen der zweiten Nitridschicht vom n-Typ 500. Das heißt, da es keine Notwendigkeit zum Abflachen der über der dielektrischen Schicht aufgewachsenen zweiten Nitridschicht vom n-Typ 500 beim Neuaufwachsen der zweiten Nitridschicht vom n-Typ 500 gibt, dass es möglich ist, eine wesentliche Verringerung in der Aufwachsdicke und Verarbeitungszeit zu erreichen.
  • In Vorgang S540 wird eine hohe Temperatur beibehalten, wodurch eine Verformung der nanoporösen Struktur 400 verursacht wird. Eine hohe thermische Energie verursacht eine Bewegung von Atomen auf Oberflächen von Nanoporen, sodass benachbarte Nanoporen, die eine längliche Zylinderform aufweisen, miteinander kombinieren, wodurch ein kugelförmiger Hohlraum gebildet wird.
  • Eine Mehrfach-Quantentopf-Struktur 610 und eine Nitridschicht vom p-Typ 620 werden aufeinanderfolgend auf der zweiten Nitridschicht vom n-Typ 500 gebildet, um LED-Strukturen zu bilden (S550), und die Gesamtstrukturen werden zu einem leitfähigen Substrat 630, das ein Wafer ist, durch Waferbonden gebondet (S560).
  • Nach Vorgang S560 werden Halbleitervorrichtungen von dem Substrat 100 durch selektives HF-Ätzen der dielektrischen Schicht 300 getrennt (S570). Wenn der gebondete Wafer unter Verwendung einer Lösung entfernt wird, wie beispielsweise HF und dergleichen, die imstande ist, die dielektrische Schicht 300 selektiv zu ätzen, wird der Halbleiterstapel in einen oberen Teil und einen unteren Teil an der Grenze der verbundenen Hohlräume getrennt, wodurch ein Abheben der Halbleitervorrichtung ermöglicht wird.
  • Da die in S520 gebildete dielektrische Schicht 300 die getrennte zweite Nitridschicht vom n-Typ 500 an der oberen Seite trägt, kann die epitaktische Struktur der zweiten Nitridschicht vom n-Typ 500 an der oberen Seite stabil beibehalten werden, wenn die Nanoporen-Strukturen durch thermische Verformung miteinander kombiniert werden und danach die zweite Nitridschicht vom n-Typ 500 an der oberen Seite getrennt wird.
  • Obwohl einige Ausführungsformen hierin beschrieben wurden, sollte es für den Fachmann selbstverständlich sein, dass diese Ausführungsformen zur Veranschaulichung angegeben werden und dass verschiedene Modifikationen, Variationen und Abwandlungen durchgeführt werden können, ohne vom Geist und Schutzumfang der Erfindung abzuweichen. Daher sollte der Schutzumfang der Erfindung lediglich durch die beiliegenden Ansprüche und Äquivalente derselben beschränkt sein.

Claims (9)

  1. Verfahren zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur, mit folgenden Schritten: (a) Bilden einer ersten Nitridschicht vom n-Typ (200) auf einem Substrat (100); (b) Aufwachsen einer dielektrischen Schicht (300) auf der ersten Nitridschicht vom n-Typ (200); (c) Bilden einer nanoporösen Struktur (400) innerhalb der ersten Nitridschicht vom n-Typ (200) durch elektrolytisches Ätzen; (d) Neuaufwachsen einer zweiten Nitridschicht vom n-Typ (500) auf der ersten Nitridschicht vom n-Typ (200), um eine zweite Nitridschicht vom n-Typ (500) zu bilden, die die dielektrische Schicht (300) umfasst; (e) Bilden einer Mehrfach-Quantentopf-Struktur (610) und einer Nitridschicht vom p-Typ (620) auf der zweiten Nitridschicht vom n-Typ (500) und Bonden der Mehrfach-Quantentopf-Struktur (610) und der Nitridschicht vom p-Typ (620) zu einem leitfähigen Substrat (630); und (f) Trennen von Halbleitervorrichtungen von dem Substrat (100) durch selektives HF-Ätzen der dielektrischen Schicht (300).
  2. Verfahren gemäß Anspruch 1, bei dem die dielektrische Schicht (300) SiO2 oder SiNx umfasst.
  3. Verfahren gemäß Anspruch 1, bei dem in Schritt (b) die dielektrische Schicht (300) in einem Streifenmuster oder einem Gittermuster mit einer vorbestimmten Größe ausgebildet wird, und die dielektrische Schicht (300), die an einem Rand der Substrat ausgebildet ist, wird mit der dielektrischen Schicht (300) verbunden, die auf einem inneren Bereich des Substrats ausgebildet ist.
  4. Verfahren gemäß Anspruch 1, bei dem Schritt (b) das Bilden der dielektrischen Schicht (300) durch Nano-Strukturierung umfasst, wobei die Nano-Strukturierung mindestens eines der folgenden umfasst: Anodisieren von Aluminium, Strukturierung mittels Laserholographie und Beschichtung mit Nanoteilchen.
  5. Verfahren gemäß Anspruch 1, bei dem in Schritt (c) die nanoporöse Struktur (400) innerhalb der ersten Nitridschicht vom n-Typ (200) gebildet wird, sodass ein oberer Abschnitt der nanoporösen Struktur eine geringe Porosität und ein unterer Abschnitt der nanoporösen Struktur eine hohe Porosität aufweist, durch Einstellen einer Anfangsspannung auf einen geringen Wert, gefolgt von einer Zunahme der Spannung nach einer vorbestimmten Zeitdauer, bei der gleichen Dotierungskonzentration.
  6. Verfahren zum Trennen von Halbleitervorrichtungen von einem Substrat unter Verwendung einer nanoporösen Struktur, mit folgenden Schritten: (a) Bilden einer ersten Nitridschicht vom n-Typ (200) auf einem Substrat (100); (b) Bilden einer dielektrischen Schicht (300) auf der ersten Nitridschicht vom n-Typ (200), sodass eine Musterteilung der dielektrischen Schicht (300) einer Halbleiterchipgröße entspricht; (c) Bilden einer nanoporösen Struktur (400) innerhalb der ersten Nitridschicht vom n-Typ (200) durch elektrolytisches Ätzen; (d) Neuaufwachsen einer zweiten Nitridschicht vom n-Typ (500) auf der ersten Nitridschicht vom n-Typ (200); (e) Bilden einer Mehrfach-Quantentopf-Struktur (610) und einer Nitridschicht vom p-Typ (620) auf der zweiten Nitridschicht vom n-Typ (500) und Bonden der Mehrfach-Quantentopf-Struktur (610) und der Nitridschicht vom p-Typ (620) zu einem leitfähigen Substrat (630); und (f) Trennen von Halbleitervorrichtungen von dem Substrat (100) durch selektives HF-Ätzen der dielektrischen Schicht (300).
  7. Verfahren gemäß Anspruch 6, bei dem die dielektrische Schicht (300) SiO2 oder SiNx umfasst.
  8. Verfahren gemäß Anspruch 6, bei dem Schritt (b) ein Bilden der dielektrischen Schicht (300) durch Nano-Strukturierung umfasst, wobei die Nano-Strukturierung mindestens eines der folgenden umfasst: Anodisieren von Aluminium, Strukturierung mittels Laserholographie und Beschichtung mit Nanoteilchen.
  9. Verfahren gemäß Anspruch 6, bei dem in Schritt (c) die nanoporöse Struktur (400) innerhalb der ersten Nitridschicht vom n-Typ (200) gebildet wird, sodass ein oberer Abschnitt der nanoporösen Struktur eine geringe Porosität und ein unterer Abschnitt der nanoporösen Struktur eine hohe Porosität aufweist, durch Einstellen einer Anfangsspannung auf einen geringen Wert, gefolgt von einer Zunahme der Spannung nach einer vorbestimmten Zeitdauer, bei der gleichen Dotierungskonzentration.
DE201311000863 2012-02-06 2013-02-06 Verfahren zum Trennen von Halbleitervorrichtungen unter Verwendung einer nanoporösen Struktur Ceased DE112013000863T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2012-0011655 2012-02-06
KR20120011655A KR101278063B1 (ko) 2012-02-06 2012-02-06 나노포러스 구조를 이용한 반도체소자 분리방법
PCT/KR2013/000934 WO2013119029A1 (ko) 2012-02-06 2013-02-06 나노포러스 구조를 이용한 반도체소자 분리방법

Publications (1)

Publication Number Publication Date
DE112013000863T5 true DE112013000863T5 (de) 2014-11-06

Family

ID=48867578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201311000863 Ceased DE112013000863T5 (de) 2012-02-06 2013-02-06 Verfahren zum Trennen von Halbleitervorrichtungen unter Verwendung einer nanoporösen Struktur

Country Status (5)

Country Link
US (1) US9356187B2 (de)
KR (1) KR101278063B1 (de)
CN (1) CN104094421B (de)
DE (1) DE112013000863T5 (de)
WO (1) WO2013119029A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016131971A1 (de) * 2015-02-20 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur strukturierung einer nitridschicht, strukturierte dielektrikumschicht, optoelektronisches bauelement, ätzverfahren zum ätzen von schichten und umgebungssensor

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2529394A4 (de) 2010-01-27 2017-11-15 Yale University Auf leitfähigkeit beruhende selektive ätzung für gan-vorrichtungen und anwendungen davon
KR101525768B1 (ko) * 2013-12-11 2015-06-04 광주과학기술원 다공성 구조층을 이용한 발광다이오드의 제조방법
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
KR102425935B1 (ko) 2014-09-30 2022-07-27 예일 유니버시티 GaN 수직 마이크로캐비티 표면 방출 레이저(VCSEL)를 위한 방법
KR101918688B1 (ko) * 2014-11-04 2018-11-14 국민대학교산학협력단 돌출방지 및 컨택 개선을 위한 층상 조립층의 형성 방법
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
WO2016187421A1 (en) 2015-05-19 2016-11-24 Yale University A method and device concerning iii-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
KR101743017B1 (ko) 2015-05-19 2017-06-05 한국과학기술연구원 고속 에피택셜 리프트오프와 iii-v족 직접 성장용 템플릿을 이용한 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
CN105244316A (zh) * 2015-10-19 2016-01-13 中国电子科技集团公司第四十六研究所 一种掩膜辅助制备多孔GaN层的方法
CN109689570B (zh) * 2016-09-13 2022-08-23 森村索福克科技股份有限公司 云母制构件、电化学反应单位以及电化学反应电池堆
JP6642804B2 (ja) * 2016-12-28 2020-02-12 豊田合成株式会社 半導体配列体およびマイクロデバイスの製造方法
JP6642805B2 (ja) * 2016-12-28 2020-02-12 豊田合成株式会社 半導体構造体の製造方法および半導体素子の製造方法
KR102413330B1 (ko) * 2017-09-12 2022-06-27 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
CN110578162A (zh) * 2018-06-08 2019-12-17 深圳市纳姆达科技有限公司 一种全息镀铝薄膜脱铝方法
KR20240027469A (ko) * 2022-08-23 2024-03-04 한국광기술원 초미세 수직형 led 디스플레이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223165A (ja) 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
KR101132910B1 (ko) * 2005-07-05 2012-04-04 엘지이노텍 주식회사 발광 다이오드 제조방법
KR101001773B1 (ko) 2008-10-06 2010-12-15 전남대학교산학협력단 반도체 영역의 선택적 식각방법
WO2009048265A1 (en) * 2007-10-12 2009-04-16 Industry Foundation Of Chonnam National University Method of selectively etching semiconductor region, separation method of semiconductor layer and separation method of semiconductor device from substrate
KR20090119259A (ko) * 2008-05-15 2009-11-19 한국광기술원 수직형 발광 다이오드 패키지 및 그의 제조방법
JP4866935B2 (ja) * 2009-04-28 2012-02-01 株式会社沖データ 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
KR101673955B1 (ko) * 2010-07-02 2016-11-08 삼성전자주식회사 반도체 발광소자 및 이를 제조하는 방법
KR101001782B1 (ko) 2010-10-13 2010-12-15 전남대학교산학협력단 반도체소자를 기판으로부터 분리하는 방법
US8481353B2 (en) * 2011-04-14 2013-07-09 Opto Tech Corporation Method of separating nitride films from the growth substrates by selective photo-enhanced wet oxidation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016131971A1 (de) * 2015-02-20 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur strukturierung einer nitridschicht, strukturierte dielektrikumschicht, optoelektronisches bauelement, ätzverfahren zum ätzen von schichten und umgebungssensor
US10566210B2 (en) 2015-02-20 2020-02-18 Osram Opto Semiconductors Gmbh Method for structuring a nitride layer, structured dielectric layer, optoelectronic component, etching method for etching layers, and an environment sensor
US10872783B2 (en) 2015-02-20 2020-12-22 Osram Oled Gmbh Method for structuring a nitride layer, structured dielectric layer, optoelectronic component, etching method for etching layers, and an environment sensor

Also Published As

Publication number Publication date
CN104094421B (zh) 2016-12-07
WO2013119029A1 (ko) 2013-08-15
KR101278063B1 (ko) 2013-06-24
US20150125981A1 (en) 2015-05-07
US9356187B2 (en) 2016-05-31
CN104094421A (zh) 2014-10-08

Similar Documents

Publication Publication Date Title
DE112013000863T5 (de) Verfahren zum Trennen von Halbleitervorrichtungen unter Verwendung einer nanoporösen Struktur
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE112014004744B4 (de) Vertikales Nitrid-Halbleiterbauelement und laminierter Körper
US11749779B2 (en) Process for manufacturing a relaxed GaN/InGaN structure
WO2007025497A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2013045181A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102010048617A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
WO2017144512A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
DE112018001450B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE112022005182T5 (de) Verfahren und Verarbeitung eines optoelectronischen Bauteils und optoelectronisches Bauteil
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE112015004661T5 (de) Lichtemittierende Vorrichtung und Verfahren zum Herstellen einer lichtemittierenden Vorrichtung
DE112008003312T5 (de) Herstellung von Halbleiterbauelementen
DE102014106505A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge
WO2022090446A1 (de) Verfahren zum herstellen eines halbleiterkörpers und halbleiteranordnung
DE102015102458B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
DE112012001613T5 (de) Halbleiterlaminat und Prozess für seine Herstellung und Halbleiterelement
DE102008020321A1 (de) NanoLEDs mit 3D-strukturiertem Substrat
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
DE102018133123A1 (de) Optoelektronisches Halbleiterbauelement mit einem zentralen Bereich und einem Randbereich und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
DE102014102461A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge und optoelektronisches Halbleiterbauteil
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102021134107A1 (de) Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: ISARPATENT - PATENT- UND RECHTSANWAELTE BEHNIS, DE

Representative=s name: ISARPATENT - PATENT- UND RECHTSANWAELTE BARTH , DE

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final