DE112012001613T5 - Halbleiterlaminat und Prozess für seine Herstellung und Halbleiterelement - Google Patents

Halbleiterlaminat und Prozess für seine Herstellung und Halbleiterelement Download PDF

Info

Publication number
DE112012001613T5
DE112012001613T5 DE112012001613.0T DE112012001613T DE112012001613T5 DE 112012001613 T5 DE112012001613 T5 DE 112012001613T5 DE 112012001613 T DE112012001613 T DE 112012001613T DE 112012001613 T5 DE112012001613 T5 DE 112012001613T5
Authority
DE
Germany
Prior art keywords
layer
crystal
concentration
semiconductor laminate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112012001613.0T
Other languages
English (en)
Inventor
Kazuyuki IIzuka
Yoshikatsu Morishima
Shinkuro Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Koha Co Ltd
Original Assignee
Tamura Corp
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Koha Co Ltd filed Critical Tamura Corp
Publication of DE112012001613T5 publication Critical patent/DE112012001613T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/34—Silicates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Problem: ein Halbleiterlaminat mit einem kleinen elektrischen Widerstand in der Dickenrichtung, einen Prozess zum Herstellen des Halbleiterlaminats und ein Halbleiterelement, das mit dem Halbleiterlaminat versehen ist, bereitzustellen. Lösung: Bereitgestellt ist ein Halbleiterlaminat (1) mit: einem Ga2O3-Substrat (2); einer AlGaInN-Pufferschicht (3), die auf dem Ga2O3-Substrat (2) gebildet ist; einer Nitridhalbleiterschicht (4), die auf der AlGaInN-Pufferschicht (3) gebildet ist und Si aufweist; und einem Si-reichen Bereich (4a), der in einem Gebiet gebildet ist, das auf der Seite der AlGaInN-Pufferschicht (3) in der Nitridhalbleiterschicht (4) lokalisiert ist, und eine Si-Konzentration von 5 × 1018/cm3 oder mehr hat.

Description

  • Technisches Gebiet
  • Die Erfindung bezieht sich auf ein Halbleiterlaminat, einen Prozess zum Herstellen des Halbleiterlaminats und ein Halbleiterelement.
  • Stand der Technik
  • Herkömmlich ist ein Halbleiterelement mit einem Halbleiterlaminat bekannt, das ein Ga2O3-Substrat, eine AIN-Pufferschicht und eine GaN-Schicht aufweist (siehe z. B. PTL 1).
  • Gemäß Patentliteratur 1 wird die AIN-Pufferschicht durch Wachsen eines AIN-Kristalls auf das Ga2O3-Substrat so gebildet, dass sie eine Dicke von 10 bis 30 nm hat. Zusätzlich enthält die GaN-Schicht, die durch Wachsen eines GaN-Kristalls auf der AIN-Pufferschicht gebildet wird, Si als einen Donor.
  • Referenzen
  • Patentliteratur
    • PTL1: JP-A-2006-310765
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • In einem Element des Vertikaltyps mit einem vertikalen Stromfluss, wie z. B. dem Halbleiterelement von PTL 1, ist es wichtig, einen elektrischen Widerstand des Halbleiterlaminats in einer Dickenrichtung zu reduzieren.
  • Deswegen ist es eine Aufgabe der Erfindung, ein Halbleiterlaminat mit einem kleinen elektrischen Widerstand in der Dickenrichtung, einen Prozess zum Herstellen des Halbleiterlaminats, und ein Halbleiterelement, das mit dem Halbleiterlaminat versehen ist, bereitzustellen.
  • Lösung des Problems
  • Um das oben angegebene Ziel zu erreichen, stellt die vorliegende Erfindung ein Halbleiterlaminat in [1] bis [5], ein Halbleiterelement in [6] und einen Prozess zum Herstellen des Halbleiterlaminats in [7] bis [11] bereit.
    • [1] Ein Halbleiterlaminat mit: einem Ga2O3-Substrat; einer Pufferschicht, die auf dem Ga2O3-Substrat gebildet ist und einen AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) aufweist; und eine Nitridhalbleiterschicht, die auf der Pufferschicht gebildet ist und einen AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) aufweist, in den Si dotiert ist, wobei die Nitridhalbleiterschicht einen Bereich hoher Si-Konzentration aufweist, der in einem Bereich auf einer Seite der Pufferschicht gebildet ist und eine Si-Konzentration von nicht weniger als 5 × 1018/cm3 aufweist.
    • [2] Das Halbleiterlaminat nach [1], wobei der Bereich hoher Si-Konzentration eine Dicke von nicht weniger als 2 nm hat.
    • [3] Das Halbleiterlaminat nach [1] oder [2], wobei die Pufferschicht eine Dicke von nicht weniger als 0,5 nm und nicht mehr als 10 nm aufweist.
    • [4] Das Halbleiterlaminat nach [1], wobei der AlxGayInzN-Kristall der Pufferschicht einen AIN-Kristall aufweist.
    • [5] Das Halbleiterlaminat nach [1], wobei der AlxGayInzN-Kristall der Nitridhalbleiterschicht einen GaN-Kristall aufweist.
    • [6] Halbleiterelement mit einem Halbleiterlaminat, das aufweist: ein Ga2O3-Substrat; eine Pufferschicht, die auf dem Ga2O3-Substrat gebildet ist und einen AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) aufweist; und eine Nitridhalbleiterschicht, die auf der Pufferschicht gebildet ist und einen AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) aufweist, in den Si dotiert ist, wobei die Nitridhalbleiterschicht einen Bereich hoher Si-Konzentration aufweist, der in einem Bereich auf einer Seite der Pufferschicht gebildet ist und eine Si-Konzentration von nicht weniger als 5 × 1018/cm3 aufweist, und wobei ein elektrischer Strom in eine Richtung einer Dicke des Halbleiterlaminats zugeführt wird.
    • [7] Prozess zum Herstellen eines Halbleiterlaminats, der aufweist: einen Schritt des Bildens einer Pufferschicht durch epitaktisches Wachsen eines AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) auf einem Ga2O3-Substrat; und einen Schritt des Bildens einer Nitridhalbleiterschicht durch Wachsen eines AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) auf der Pufferschicht, wobei Si hinzugefügt wird, wobei ein Bereich hoher Si-Konzentration mit einer Si-Konzentration von nicht weniger als 5 × 1018/cm3 in der Nitridhalbleiterschicht durch Erhöhen einer Dotierungskonzentration von Si in einer Anfangsphase des Wachsens des AlxGayInzN-Kristall gebildet wird.
    • [8] Der Prozess zum Herstellen eines Halbleiterlaminats nach [7], wobei der Bereich hoher Si-Konzentration angepasst ist, eine Dicke von nicht weniger als 2 nm zu haben.
    • [9] Der Prozess zum Herstellen eines Halbleiterlaminats nach [7] oder [8], wobei die Pufferschicht angepasst ist, eine Dicke von nicht weniger als 0,5 nm und nicht mehr als 10 nm zu haben.
    • [10] Der Prozess zum Herstellen eines Halbleiterlaminats nach [7], wobei der AlxGayInzN-Kristall der Pufferschicht einen AIN-Kristall aufweist.
    • [11] Der Prozess zum Herstellen eines Halbleiterlaminats nach [7], wobei der AlxGayInzN-Kristall der Nitridhalbleiterschicht einen GaN-Kristall aufweist.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß der Erfindung ist es möglich, ein Halbleiterlaminat, das einen geringen elektrischen Widerstand in der Dickenrichtung hat, einen Prozess zum Herstellen des Halbleiterlaminats, und ein Halbleiterelement, das mit dem Halbleiterlaminat versehen ist, bereitzustellen.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht, die ein Halbleiterlaminat in einem ersten Ausführungsbeispiel zeigt.
  • 2 ist eine Querschnittsansicht, die einen vertikalen FET in einem zweiten Ausführungsbeispiel zeigt.
  • 3 ist eine Querschnittsansicht, die einen vertikalen FET in einem dritten Ausführungsbeispiel zeigt.
  • 4 ist eine Querschnittsansicht, die einen vertikalen FET in einem vierten Ausführungsbeispiel zeigt.
  • 5 ist eine Querschnittsansicht, die einen vertikalen FET in einem fünften Ausführungsbeispiel zeigt.
  • 6 ist eine Querschnittsansicht, die ein HBT in einem sechsten Ausführungsbeispiel zeigt.
  • 7 ist eine Querschnittsansicht, die eine SBD in einem siebten Ausführungsbeispiel zeigt.
  • 8 ist eine Querschnittsansicht, die eine LED in einem achten Ausführungsbeispiel zeigt.
  • 9 ist ein Graph, der eine Beziehung zwischen einer Si-Konzentration eines Bereichs hoher Si-Konzentration und einem Spannungsabfall in Beispiel 1 zeigt.
  • 10 ist ein Graph, der eine Beziehung zwischen einer Dicke einer AlGaInN-Pufferschicht und einem Spannungsabfall in Beispiel 2 zeigt.
  • 11 ist ein Graph, der eine Beziehung zwischen einer Dicke des Bereichs hoher Si-Konzentration und einem Spannungsabfall in Beispiel 3 zeigt.
  • Beschreibung der Ausführungsbeispiele
  • In den vorliegenden Ausführungsbeispielen ist es möglich, ein Halbleiterlaminat zu bilden, das ein Ga2O3-Substrat, eine AlGaInN-Pufferschicht, die aus einem AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) gebildet ist, und eine Nitridhalbleiterschicht, die aus einem AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) gebildet ist, aufweist, und einen kleinen elektrischen Widerstand in einer Dickenrichtung aufweist. Die Erfinder fanden, dass der elektrische Widerstand des Halbleiterlaminats in der Dickenrichtung durch Erhöhen einer Konzentration von Si als einem Donor in der Nitridhalbleiterschicht in der Nähe einer Oberfläche auf der AlGaInN-Pufferschichtseite reduziert wird. Ferner wurde gefunden, dass es möglich ist, den elektrischen Widerstand des Halbleiterlaminats in der Dickenrichtung durch Bilden der AlGaInN-Pufferschicht, so dass sie eine spezifische Dicke hat, weiter zu reduzieren.
  • Unter AlxGayInzN-Kristallen, ist ein AIN-Kristall (x = 1, y = z = 0) besonders bevorzugt, um die AlGaInN-Pufferschicht zu bilden. In diesem Fall ist die Adhäsion zwischen dem Ga2O3-Substrat und der Nitridhalbleiterschicht weiter erhöht.
  • Unterdessen ist unter den AlxGayInzN-Kristallen ein GaN-Kristall (y = 1, x = z = 0) mit guter Kristallqualität besonders bevorzugt, um die Nitridhalbleiterschicht zu bilden.
  • Zusätzlich ermöglicht es in den vorliegenden Ausführungsbeispielen die Verwendung eines Halbleiterlaminats mit einem geringen elektrischen Widerstand in der Dickenrichtung, ein hochperformantes Halbleiterelement zu bilden. Beispiele der Ausführungsbeispiele werden unten im Detail beschrieben.
  • Erstes Ausführungsbeispiel
  • 1 ist eine Querschnittsansicht, die ein Halbleiterlaminat 1 in dem ersten Ausführungsbeispiel zeigt. Das Halbleiterlaminat 1 enthält ein Ga2O3-Substrat 2, eine AlGaInN-Pufferschicht 3, und eine Nitridhalbleiterschicht 4.
  • Das Ga2O3-Substrat 2 ist aus einem β-Ga2O3-Einkristall gebildet. Das Ga2O3-Substrat 2 ist vorzugsweise ein Substrat, dessen Hauptfläche eine Ebene mit Sauerstoff in einer hexagonalen Gitteranordnung ist, d. h., eine der Ebenen (101), (–201), (301) und (3–10). In diesem Fall kann ein AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) mit einer flachen Oberfläche auf der AlGaInN-Pufferschicht 3 gebildet werden, um die Nitridhalbleiterschicht 4 zu bilden, selbst wenn die AlGaInN-Pufferschicht 3 dünn (z. B. nicht mehr als 10 nm) ist. Es ist besonders bevorzugt, dass die Hauptfläche des Ga2O3-Substrats eine (101)-Ebene ist.
  • Ein AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) wird epitaktisch auf den Ga2O3-Substrat 2 durch ein MOCVD-Verfahren (metallorganische chemische Verdampfungsablagerung) usw. gewachsen, wodurch die AlGaInN-Pufferschicht 3 gebildet wird. Eine Wachstumstemperatur des AlxGayInzN-Kristalls ist 350 bis 650C°, besonders bevorzugt 380 bis 500C°.
  • Unter den AlxGayInzN-Kristallen, ist ein AIN-Kristall (x = 1, y = z = 0) besonders bevorzugt, um die AlGaInN-Pufferschicht 3 zu bilden. Wenn die AlGaInN-Pufferschicht 3 aus dem AIN-Kristall gebildet ist, ist die Adhäsion zwischen dem Ga2O3-Substrat 2 und der Nitridhalbleiterschicht 4 weiter erhöht.
  • Die Dicke der AlGaInN-Pufferschicht 3 ist 0,5 bis 10 nm. In diesem Fall ist es möglich, den elektrischen Widerstand des Halbleiterlaminats 1 in der Dickenrichtung sehr zu reduzieren.
  • Ein AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) wird epitaktisch auf der AlGaInN-Pufferschicht 3 durch das MOCVD-Verfahren usw. gewachsen, wobei Si hinzugefügt wird, wodurch die Nitridhalbleiterschicht 4 gebildet wird. Eine Wachstumstemperatur des AlxGayInzN-Kristalls ist z. B. 800 bis 1100°C. Die Dicke der Halbleiterschicht 4 ist z. B. 2 μm. Unter den AlxGayInzN-Kristallen ist ein GaN-Kristall (y = 1, x = z = 0) mit guter Kristallqualität besonders bevorzugt, um die Nitridhalbleiterschicht 4 zu bilden.
  • Die Nitridhalbleiterschicht 4 enthält Si als einen Donor. Die Nitridhalbleiterschicht 4 enthält einen Bereich hoher Si-Konzentration (oder Si-reichen Bereich) 4a in der Nachbarschaft einer Oberfläche der Seite der AlGaInN-Pufferschicht 3. Der Bereich hoher Si-Konzentration 4a ist gebildet durch Hinzufügen einer höheren Menge von Si in der Anfangsphase des Wachstums des AlxGayInzN-Kristalls auf der AlGaInN-Pufferschicht 3.
  • Die Si-Konzentration des Bereichs hoher Si-Konzentration 4a ist höher als die des übrigen Bereichs 4b. Die Si-Konzentration des Bereichs hoher Si-Konzentration 4a ist nicht weniger als 5 × 1018/cm3, und besonders bevorzugt nicht weniger als 1 x 1019/cm3
  • Die Dicke des Bereichs hoher Si-Konzentration 4a ist bevorzugt nicht weniger als 2 nm.
  • Zweites Ausführungsbeispiel
  • Ein vertikaler FET (Feldeffekttransistor) mit dem Halbleiterlaminat 1 des ersten Ausführungsbeispiels wird als das zweite Ausführungsbeispiel beschrieben.
  • 2 ist eine Querschnittsansicht, die einen vertikalen FET 10 zeigt, der ein Halbleiterelement gemäß dem zweiten Ausführungsbeispiel ist. Der vertikale FET 10 enthält das Halbleiterlaminat 1, in dem das Ga2O3-Substrat, die AlGaInN-Pufferschicht 3 und die Nitridhalbleiterschicht 4 enthalten sind, einen GaN-basierten vertikalen FET 14, der auf einer Oberfläche (obere Oberfläche in 2) der Nitridhalbleiterschicht 4 gebildet ist, eine Gate-Elektrode 11 und eine Source-Elektrode 12, die auf dem GaN-basierten vertikalen FET 14 gebildet sind, und eine Drain-Elektrode 13, die auf einer Oberfläche (untere Oberfläche in 2) des Ga2O3-Substrats 2 gebildet ist.
  • Es soll bemerkt werden, dass der vertikale FET 10 ein Beispiel eines vertikalen FETs ist, der unter Verwendung des Halbleiterlaminats 1 gebildet werden kann.
  • Drittes Ausführungsbeispiel
  • Ein vertikaler FET mit dem Halbleiterlaminat 1 des ersten Ausführungsbeispiels und mit einer MIS-Gatestruktur (Metallisolatorhalbleiter) wird als das dritte Ausführungsbeispiel beschrieben.
  • 3 ist eine Querschnittsansicht, die einen vertikalen FET 20 zeigt, der ein Halbleiterelement gemäß dem dritten Ausführungsbeispiel ist. Der vertikale FET 20 enthält das Halbleiterlaminat 1, in dem das Ga2O3-Substrat 2, die ALGaInN-Pufferschicht 3 und die Nitridhalbleiterschicht 4 enthalten sind, einen p+-Bereich 25, der durch Einführen einer p-Typ-Verunreinigung in den Bereich 4b gebildet ist, eine Al0,2Ga0,8N-Schicht 26, die auf einer Oberfläche (obere Oberfläche in 3) der Nitridhalbleiterschicht 4 gebildet ist, einen n+-Bereich 27, der durch Einführen einer n-Typ-Verunreinigung wie z. B. Si in die Al0,2Gao0,8N-Schicht 26 gebildet ist, eine Gate-Elektrode 21, die auf der Al0,2Ga0,8N-Schicht 26 mittels einer Gate-Isolationsschicht 24 gebildet ist, eine Source-Elektrode 22, die mit dem n+-Bereich 27 und auch mit dem p+-Bereich 25 verbunden ist, und eine Drain-Elektrode 23, die auf einer Oberfläche (untere Oberfläche in 3) des Ga2O3-Substrats 2 gebildet ist.
  • Hier hat der Bereich 4b z. B. eine Dicke von 6 μm und eine Si-Konzentration von 1 × 1018/cm3. Unterdessen hat der p+-Bereich 25 z. B. eine Dicke von 1 μm und eine p+-Typ-Verunreinigungskonzentration von 1 × 1018/cm3. Die Al0,2Ga0,8N-Schicht 26 enthält keine Verunreinigungen. Die Source-Elektrode 22 und die Drain-Elektrode 23 sind Laminate von z. B. einer Ti-Schicht und einer Al-Schicht. Die Gate-Elektrode 21 und die Gateisolationsschicht 24 sind aus z. B. Al bzw. SiO2 gebildet.
  • Es soll bemerkt werden, dass der vertikale FET 20 ein Beispiel eines vertikalen FETs mit einer MIS-Gatestruktur ist, der unter Verwendung des Halbleiterlaminats 1 gebildet werden kann.
  • Viertes Ausführungsbeispiel
  • Ein vertikaler FET einschließlich dem Halbleiterlaminat 1 des ersten Ausführungsbeispiels und mit einer Schottky-Gatestruktur wird als das vierte Ausführungsbeispiel beschrieben.
  • 4 ist eine Querschnittsansicht, die einen vertikalen FET 30 zeigt, der ein Halbleiterelement gemäß dem vierten Ausführungsbeispiel ist. Der vertikale FET 30 enthält das Halbleiterlaminat 1, in dem das Ga2O3-Substrat 2, die AlGaInN-Pufferschicht 3 und die Nitridhalbleiterschicht 4 enthalten sind, eine p+-GaN-Schicht 34, eine n+-GaN-Schicht 35, eine GaN-Schicht 36 und eine Al0,2Ga0,8N-Schicht 37, die sequenziell auf einer Fläche (obere Oberfläche in 4) der Nitridhalbleiterschicht 4 laminiert sind, eine Gate-Elektrode 31, die auf der Al0,2Ga0,8N-Schicht 37 gebildet ist, eine Source-Elektrode 32, die mit der p+-GaN-Schicht 34, der n+-GaN-Schicht 35, der GaN-Schicht 36 und der Al0,2Ga0,8N-Schicht 37 verbunden ist, und eine Drain-Elektrode 33, die auf einer Oberfläche (untere Oberfläche in 4) des Ga2O3-Substrats 2 gebildet ist.
  • Hier hat der Bereich 4b z. B. eine Dicke von 6 μm und eine Si-Konzentration von 1 × 1016/cm3. Unterdessen hat die p+-GaN-Schicht 34 z. B. eine Dicke von 1 μm und eine p-Typ-Verunreinigungskonzentration von 1 × 1018/cm3. Zusätzlich hat die n+-GaN-Schicht 35 z. B. eine Dicke von 200 nm und eine n-Typ-Verunreinigungskonzentration von 1 × 1018/cm3. Die GaN-Schicht 36 enthält keine Verunreinigungen und hat eine Dicke von z. B. 100 nm. Die Al0,2Ga0,8N-Schicht 37 enthält keine Verunreinigungen und hat eine Dicke von z. B. 30 nm. Die Source-Elektrode 32 und die Drain-Elektrode 33 sind Laminate von z. B. einer Ti-Schicht und einer Al-Schicht. Die Gate-Elektrode 31 ist ein Laminat von z. B. einer Ni-Schicht und einer Au-Schicht.
  • Es soll bemerkt werden, dass der vertikale FET 30 ein Beispiel eines vertikalen FETs mit einer Schottky-Gatestruktur ist, der unter Verwendung des Halbleiterlaminats 1 gebildet werden kann.
  • Fünftes Ausführungsbeispiel
  • Ein anderer vertikaler FET mit dem Halbleiterlaminat 1 des ersten Ausführungsbeispiels und mit einer Schottky-Gatestruktur wird als das fünfte Ausführungsbeispiel beschreiben.
  • 5 ist eine Querschnittsansicht, die einen vertikalen FET 40 zeigt, der ein Halbleiterelement gemäß dem fünften Ausführungsbeispiel ist. Der vertikale FET 40 enthält das Halbleiterlaminat 1, in dem das Ga2O3-Substrat 2, die AlGaInN-Pufferschicht 3 und die Nitridhalbleiterschicht 4 enthalten sind, eine n–-GaN-Schicht 44, die auf einer Oberfläche (obere Oberfläche in 5) der Nitridhalbleiterschicht 4 gebildet ist, eine Gate-Elektrode 41, die auf einem flachen Abschnitt der n–-GaN-Schicht 44 gebildet ist, eine Source-Elektrode 42, die auf einem erhabenen Abschnitt der n–-GaN-Schicht 44 mittels einer n+-InAlGaN-Kontaktschicht 45 gebildet ist, und eine Drain-Elektrode 43, die auf einer Oberfläche (untere Oberfläche in 5) des Ga2O3-Substrats 2 gebildet ist.
  • Hier hat der Bereich 4b z. B. eine Dicke von 6 μm und eine Si-Konzentration von 1 × 1018/cm3. Unterdessen hat der flache Abschnitt der n–-GaN-Schicht 44 z. B. eine Dicke von 3 μm und eine n-Typ-Verunreinigungskonzentration von 1 × 1016/cm3. Die Source-Elektrode 42 ist z. B. aus WSi gebildet. Die Drain-Elektrode 43 ist ein Laminat von z. B. einer Ti-Schicht und einer Al-Schicht. Die Gate-Elektrode 41 ist z. B. aus PdSi gebildet.
  • Es soll bemerkt werden, dass der vertikale FET 40 ein Beispiel eines vertikalen FETs mit einer Schottky-Gatestruktur ist, der unter Verwendung des Halbleiterlaminats 1 gebildet werden kann.
  • Sechstes Ausführungsbeispiel
  • Ein bipolarer Transistor mit Heteroübergang (HBT) mit dem Halbleiterlaminat 1 des ersten Ausführungsbeispiels wird als das sechste Ausführungsbeispiel beschrieben.
  • 6 ist eine Querschnittsansicht, die einen HBT 50 zeigt, der ein Halbleiterelement gemäß dem sechsten Ausführungsbeispiel ist. Der HBT 50 enthält das Halbleiterlaminat 1, indem das Ga2O3-Substrat 2, die AlGaInN-Pufferschicht 3 und die Nitridhalbleiterschicht 4 enthalten sind, eine n–-GaN-Schicht 54 und eine p+-GaN-Schicht 55, die auf einer Oberfläche (obere Oberfläche in 6) der Nitridhalbleiterschicht 4 laminiert sind, eine n+-Al0,1Ga0,9N-Schicht 56 und eine n+-GaN Schicht 57, die auf der p+-GaN Schicht 55 laminiert sind, eine Basiselektrode 51, die auf der p+-GaN-Schicht 55 gebildet ist, eine Emitterelektrode 52, die auf der n+-GaN-Schicht 57 gebildet ist, und eine Kollektorelektrode 53, die auf einer Oberfläche (untere Oberfläche in 6) des Ga2O3-Substrats 2 gebildet ist.
  • Hier hat der Bereich 4b z. B. eine Dicke von 4 μm und einer Si-Konzentration von 1 × 1018/cm3. Unterdessen hat die n–-GaN-Schicht 54 z. B. eine Dicke von 2 μm und eine n-Typ-Verunreinigungskonzentration von 1 × 1016/cm3. Zusätzlich hat die p+-GaN-Schicht 55 z. B. eine Dicke von 100 nm und eine p-Typ-Verunreinigungskonzentration von 1 × 1018/cm3. Dann hat die n+-Al0,1Ga0,9N-Schicht 56 z. B. eine Dicke von 500 nm und eine n-Typ Verunreinigungskonzentration von 1 × 1018/cm3. Zusätzlich hat die n+-GaN-Schicht 57 z. B. eine Dicke von 1 μm und eine n-Typ-Verunreinigungskonzentration von 1 × 1018/cm3. Die Emitterelektrode 52 ist ein Laminat von z. B. einer Ti-Schicht und einer Al-Schicht. Die Kollektorelektrode 53 ist ein Laminat von z. B. einer Ti-Schicht und einer Au-Schicht. Die Basiselektrode 51 ist ein Laminat von z. B. einer Ni-Schicht und einer Au-Schicht.
  • Es soll bemerkt werden, dass der HBT 50 ein Beispiel eines bipolaren Transistors mit Heteroübergang ist, der unter Verwendung des Halbleiterlaminats 1 gebildet werden kann.
  • Siebtes Ausführungsbeispiel
  • Eine Schottky-Barrierendiode (SBD) mit dem Halbleiterlaminat 1 des ersten Ausführungsbeispiels wird als das siebte Ausführungsbeispiel beschrieben.
  • 7 ist eine Querschnittsansicht mit einem SBD, der ein Halbleiterelement gemäß dem siebten Ausführungsbeispiel ist. Die SBD 60 enthält das Halbleiterlaminat 1, in dem das Ga2O3-Substrat 2, die AlGaInN-Pufferschicht 3 und die Nitridhalbleiterschicht 4 enthalten sind, eine n–-GaN-Schicht 63, die auf einer Oberfläche (obere Oberfläche in 7) der Nitridhalbleiterschicht 4 gebildet ist, eine Anodenelektrode 61, die auf der n–-GaN Schicht 63 gebildet ist, und eine Kathodenelektrode 62, die auf einer Oberfläche (untere Oberfläche in 7) des Ga2O3-Substrats 2 gebildet ist.
  • Hier hat der Bereich 4b z. B. eine Dicke von 6 μm und ein Si-Konzentration von 1 × 1018/cm3. Unterdessen hat die n–-GaN-Schicht 63 z. B. eine Dicke von 7 μm und eine n-Typ-Verunreinigungskonzentration von 1 × 1016/cm3. Die Anodenelektrode 61 ist z. B. gebildet aus Au. Die Kathodenelektrode 62 ist ein Laminat von z. B. einer Ti-Schicht und einer Al-Schicht.
  • Es soll bemerkt werden, dass die SBD 60 ein Beispiel einer Schottky-Barrierendiode ist, die unter Verwendung des Halbleiterlaminats 1 gebildet werden kann.
  • Achtes Ausführungsbeispiel
  • Eine lichtemittierende Diode (LED) mit dem Halbleiterlaminat 1 des ersten Ausführungsbeispiels wird als das achte Ausführungsbeispiel beschrieben.
  • 8 ist eine Querschnittsansicht, die eine LED 70 zeigt, die ein Halbleiterelement gemäß dem achten Ausführungsbeispiel ist. Die LED 70 enthält das Halbleiterlaminat 1, in dem das Ga2O3-Substrat 2, die AlGaInN-Pufferschicht 3 und die Nitridhalbleiterschicht 4 enthalten sind, eine Emissionsschicht 73, eine p-Typ-Mantelschicht 74 und eine p-Typ-Kontaktschicht 75, die auf einer Oberfläche (obere Oberfläche in 8) der Nitridhalbleiterschicht 4 laminiert sind, eine p-Elektrode 71, die auf der p-Typ-Kontaktschicht 75 gebildet ist, und eine n-Elektrode 72, die auf einer Oberfläche (untere Oberfläche in 8) des Ga2O3-Substrats 2 gebildet ist.
  • Hier hat der Bereich 4b z. B. eine Dicke von 5 μm und eine Si-Konzentration von 1 × 1018/cm3. Der Bereich 4b fungiert als eine n-Typ-Mantelschicht. Unterdessen enthält die Emissionsschicht 73 z. B. drei Paare von Mehrfachquantenwallstrukturen, die jeweils einen 8 nm dicken GaN-Kristall und einen 2 nm dicken InGaN Kristall aufweisen. Dann ist die p-Typ Mantelschicht 74 z. B. aus einem GaN-Kristall mit einer Si-Konzentration von 5.0 × 1019/cm3 gebildet und hat eine Dicke von 150 nm. Zusätzlich ist die p-Typ-Kontaktschicht 75 z. B. gebildet aus einem GaN-Kristall mit einer Mg-Konzentration von 1.5 × 1020/cm3 und hat eine Dicke von 10 nm.
  • Es soll bemerkt werden, dass die LED 70 ein Beispiel einer lichtemittierenden Diode ist, die unter Verwendung des Halbleiterlaminats 1 gebildet werden kann.
  • Effekte der Ausführungsbeispiele
  • In dem ersten Ausführungsbeispiel ist der Bereich hoher Si-Konzentration 4a mit einer Si-Konzentration von nicht weniger als 5 × 1018/cm3 in der Nitridhalbleiterschicht 4 gebildet, und es ist dadurch möglich, das Halbleiterlaminat 1 so zu bilden, dass es einen kleinen elektrischen Widerstand in der Dickenrichtung hat. Es wird angenommen, dass dies ist, weil Elektronen durch eine Potentialbarriere an einer Heterogrenzfläche durch Bilden des Bereichs hoher Si-Konzentration 4a mit einer hohen Si-Konzentration tunneln, und dies ermöglicht es einem elektrischen Strom, dadurch einfach zu passieren.
  • Zusätzlich ermöglicht es der Bereich hoher Si-Konzentration 4a mit einer Dicke von nicht weniger als 2 nm, dass der elektrische Widerstand des Halbleiterlaminats in der Dickenrichtung weiter reduziert ist. Ferner ermöglicht es die AlGaInN-Pufferschicht mit einer Dicke von nicht weniger als 0,5 nm und nicht mehr als 10 nm, dass der elektrische Widerstand des Halbleiterlaminats in der Dickenrichtung weiter reduziert ist.
  • Zusätzlich ist es gemäß den zweiten bis achten Ausführungsbeispielen möglich, eine hochperformante vertikale Struktur durch Bilden eines vertikalen Halbleiterelements zu erhalten, das das Halbleiterlaminat 1 enthält, und in dem ein Strom in einer Dickenrichtung des Halbleiterlaminats 1 passiert.
  • Das Halbleiterlaminat 1 in den vorliegenden Ausführungsbeispielen wurde wie in den folgenden Beispielen 1 bis 4 evaluiert.
  • Beispiel 1
  • In Beispiel 1 wurden mehrere Halbleiterlaminate 1 mit Bereichen hoher Si-Konzentration 4a mit verschiedenen Verunreinigungskonzentrationen gebildet, um eine Beziehung zwischen einer Verunreinigungskonzentration des Bereichs hoher Si-Konzentration 4a und einem elektrischen Widerstand des Halbleiterlaminats 1 in der Dickenrichtung zu untersuchen. Jedes Halbleiterlaminat 1 wurde durch den folgenden Prozess gebildet.
  • Zuerst wurde das Ga2O3-Substrat 2 in eine MOCVD-Vorrichtung platziert und ein AIN-Kristall wurde auf dem Ga2O3-Substrat 2 bei einer Wachstumstemperatur von 450C° gewachsen, wodurch die AlGaInN-Pufferschicht mit einer Dicke von 5 nm gebildet wurde.
  • Dann wurde ein GaN-Kristall auf der AlGaInN-Pufferschicht 3 bei einer Wachstumstemperatur von 1050C° gewachsen, wobei Si hinzugefügt wurde, wodurch die Nitridhalbleiterschicht 4 mit einer Dicke von 2 μm gebildet wurde. Zu dieser Zeit wurde der Bereich hoher Si-Konzentration 4a mit einer Dicke von 10 nm durch Hinzufügen einer höheren Menge von Si in der Anfangsphase des GaN-Kristallwachstums gebildet. Die Verunreinigungskonzentration des Bereichs 4b war 2 × 1018/cm3.
  • Als Nächstes wurden die Elektroden jeweils auf Oberflächen des Ga2O3-Substrats 2 und der Nitridhalbleiterschicht 4 durch Photolithografie und Ablagerungstechniken gebildet. Dann wurde eine Spannung zwischen den Elektroden angelegt, und ein Spannungsabfall bei einer Stromdichte von 200 A/cm2 wurde gemessen.
  • 9 ist ein Graph, der eine Beziehung zwischen einer Si-Konzentration des Bereichs hoher Si-Konzentration 4a und einem Spannungsabfall bei einer Stromdichte von 200 A/cm2 zeigt. Wie in 9 gezeigt, ist, je höher die Si-Konzentration des Bereichs hoher Si-Konzentration 4a ist, der Spannungsabfall umso kleiner, d. h., der elektrische Widerstand des Halbleiterlaminats 1 in der Dickenrichtung umso geringer.
  • Es versteht sich, dass der elektrische Widerstand des Halbleiterlaminats 1 in der Dickenrichtung niedrig ist, insbesondere wenn die Si-Konzentration des Bereichs hoher Si-Konzentration nicht weniger als 5 × 1018/cm3 ist. Es versteht sich auch, dass der Spannungsabfall im Wesentlichen konstant ist, wenn die Si-Konzentration des Bereichs hoher Si-Konzentration 4a nicht weniger als 1 × 1019/cm3 ist.
  • Beispiel 2
  • In Beispiel 2 wurden mehrere Halbleiterlaminate 1 mit AlGaInN-Pufferschichten 3 mit verschiedenen Dicken in einem Bereich von 0,5 bis 20 nm gebildet, um eine Beziehung zwischen einer Dicke der AlGaInN-Pufferschicht 3 und dem elektrischen Widerstand des Halbleiterlaminats 1 in der Dickenrichtung zu untersuchen. Jedes Halbleiterlaminat 1 wurde durch den folgenden Prozess gebildet.
  • Zuerst wurde das Ga2O3-Substrat 2 in eine MOCVD-Vorrichtung platziert und ein AIN-Kristall wurde auf dem Ga2O3-Substrat 2 bei einer Wachstumstemperatur von 450C° gewachsen, wodurch die AlGaInN-Pufferschicht 3 gebildet wurde.
  • Anschließend wurde ein GaN-Kristall auf der AlGaInN-Pufferschiht 3 bei einer Wachstumstemperatur von 1050C° gewachsen, wobei Si hinzugefügt wurde, wodurch die Nitridhalbleiterschicht 4 mit einer Dicke von 2 μm gebildet wurde. Zu dieser Zeit wurde der Bereich hoher Si-Konzentration 4a mit einer Dicke von 10 nm durch Hinzufügen einer höheren Menge von Si in einer Anfangsphase des GaN-Kristallwachstums gebildet. Die Si-Konzentration des Bereichs hoher Si-Konzentration 4a und die des Bereichs 4b waren 2 × 1019/cm3 bzw. 2 × 1018/cm3.
  • Als Nächstes wurden die Elektroden jeweils auf Oberflächen des Ga2O3-Substrats 2 und der Nitridhalbleiterschicht 4 durch Photolithografie und Teilablagerungstechniken gebildet. Dann wurde eine Spannung zwischen den Elektroden angelegt, und ein Spannungsabfall bei einer Stromdichte von 200A/cm2 wurde gemessen.
  • 10 ist ein Graph, der eine Beziehung zwischen einer Dicke der AlGaInN-Pufferschicht 3 und einem Spannungsabfall bei einer Stromdichte von 200A/cm2 zeigt. Wie in 10 gezeigt, ist, je kleiner die Dicke der AlGaInN-Pufferschicht 3 ist, der Spannungsabfall umso kleiner, d. h. der elektrische Widerstand des Halbleiterlaminats 1 in der Dickenrichtung umso geringer.
  • Man versteht, dass der elektrische Widerstand des Halbleiterlaminats 1 in der Dickenrichtung niedrig ist, insbesondere wenn die Dicke der AlGaInN-Pufferschicht 3 bei nicht mehr als 10 nm ist. Zusätzlich versteht man, dass, wenn die AlGaInN-Pufferschicht 3 dick ist, der elektrische Widerstand des Halbleiterlaminats 1 in der Dickenrichtung sogar höher ist, wenn die Si-Konzentration des Bereichs hoher Si-Konzentration ausreichend hoch ist (2 × 1019/cm3).
  • Beispiel 3
  • In Beispiel 3 wurden mehrere Halbleiterlaminate 1 mit Bereichen hoher Si-Konzentration 4a mit verschiedenen Dicken in einem Bereich von 0 bis 10 nm gebildet, um eine Beziehung zwischen einer Dicke des Bereichs hoher Si-Konzentration 4a und dem elektrischen Widerstand des Halbleiterlaminats 1 in der Dickenrichtung zu untersuchen. Jedes Halbleiterlaminat 1 wurde durch den folgenden Prozess gebildet.
  • Zuerst wurde das Ga2O3-Substrat 2 in einer MOCVD Vorrichtung plaziert und ein AIN-Kristall wurde auf dem Ga2O3-Substrat bei einer Wachstumstemperatur von 450C° gebildet, wodurch die AlGaInN-Pufferschicht 3 mit einer Dicke von 5 nm gebildet wurde.
  • Dann wurde ein GaN-Kristall auf der AlGaInN-Pufferschicht 3 bei einer Wachstumstemperatur von 1050C° gebildet, wobei Si hinzugefügt wurde, wodurch die Nitridhalbleiterschicht 4 mit einer Dicke von 2 μm gebildet wurde. Zu dieser Zeit wurde der Bereich hoher Si-Konzentration 4a durch Hinzufügen einer höheren Menge von Si in der Anfangsphase des GaN-Kristallwachstums gebildet. Die Si-Konzentration des Bereichs hoher Si-Konzentration 4a und des Bereichs 4b waren 2 × 1019/cm3 bzw. 2 × 1018/cm3.
  • Als Nächstes wurden Elektroden auf den Oberflächen des Ga2O3-Substrats 2 bzw. der Nitridhalbleiterschicht 4 durch Photolithografie und Ablagerungstechniken gebildet. Dann wurde eine Spannung zwischen den Elektroden angelegt, und ein Spannungsabfall bei einer Stromdichte von 200 A/cm2 wurde gemessen.
  • 11 ist ein Graph, der eine Beziehung zwischen der Dicke des Bereichs hoher Si-Konzentration 4a und einem Spannungsabfall bei einer Stromdichte von 200 A/cm2 zeigt. Wie in 11 gezeigt, ist, je größer die Dicke des Bereichs hoher Si-Konzentration 4a ist, der Spannungsabfall umso kleiner, d. h. der elektrische Widerstand des Halbleiterlaminats 1 in der Dickenrichtung umso geringer.
  • Man versteht, dass der elektrische Widerstand des Halbleiterlaminats 1 in der Dickenrichtung niedrig ist, insbesondere wenn die Dicke des Bereichs hoher Si-Konzentration nicht weniger als 200 nm ist.
  • Beispiel 4
  • In Beispiel 4 wurde die LED 70 in dem achten Ausführungsbeispiel gebildet, und ein Vorwärtsspannungsabfall VF wurde gemessen.
  • Zuerst wurde ein Si-dotiertes n-Typ β-Ga2O3-Substrat als das Ga2O3-Substrat 2 vorbereitet. Hier hatte das β-Ga2O3-Substrat eine Dicke von 400 μm und eine Hauptfläche einer (101) Ebene.
  • Als Nächstes wurde ein 5 nm AIN-Kristall auf dem β-Ga2O3-Substrat unter Verwendung einer MOCVD-Vorrichtung bei einer Wachstumstemperatur von 450°C gebildet, wodurch die AlGaInN-Pufferschicht 3 gebildet wurde. Als Nächstes wurde der Bereich hoher Si-Konzentration 4a durch Wachsen von 10 nm eines GaN-Kristalls mit einer Si-Konzentration von 2,0 × 1019/cm3 bei einer Wachstumstemperatur von 1050°C gebildet, und der Bereich 4b als eine n-Typ Mantelschicht wurde anschließend durch Wachsen von 5 μm eines GaN-Kristalls mit einer Si-Konzentration von 1,0 × 1018/cm3 gebildet.
  • Als Nächstes wurden drei Paare von Mehrfachquantenwallstrukturen, die jeweils einen 8 nm dicken GaN-Kristall und einen 2 nm dicken InGaN-Kristall aufweisen, bei einer Wachstumstemperatur von 750°C gebildet, und 10 μm eines GaN-Kristalls wurden ferner gewachsen, wodurch die Emissionsschicht 73 gebildet wurde.
  • Als Nächstes wurden 150 nm eines GaN-Kristalls mit einer Mg-Konzentration von 5,0 × 1019/cm3 bei einer Wachstumstemperatur von 1000°C gewachsen, wodurch die p-Typ Mantelschicht 74 gebildet wurde. Als Nächstes wurden 10 nm eines GaN-Kristalls mit einer Mg-Konzentration von 1,5 x 1020/cm3 bei einer Wachstumstemperatur von 1000°C gewachsen, wodurch die p-Typ Kontaktschicht 75 gebildet wurde.
  • In dem obigen Prozess wurde TM (Trimethylgallium) als eine Ga-Quelle, TMI (Trimethylindium) als eine In-Quelle, SiH3CH3-Gas (Monomethylsilan) als eine Si-Quelle, Cp2Mg (Cyclopentadienylmagnesium) als eine Mg-Quelle, und NH3-Gas (Ammoniak) als eine N-Quelle verwendet.
  • Eine Oberfläche des wie oben beschrieben erhaltenen LED epitaktischen Wafers wurde unter Verwendung eines ICP-RIE-Systems von der Seite der p-Typ Kontaktschicht 75 zu einer Position geätzt, die tiefer als die Emissionsschicht 73 ist, um ihn in eine Mesaform zu bringen. Dann wurde eine SiO2-Schicht auf einer Seitenoberfläche der Emissionsschicht 73 unter Verwendung einer Sputtervorrichtung gebildet. Auf der p-Typ Kontaktschicht 75 bzw. dem Ga2O3-Substrat 2 wurden ferner Elektroden in ohmschem Kontakt damit unter Verwendung einer Ablagerungsvorrichtung ferner gebildet, wodurch die LED 70 erhalten wurde, in der eine Lichtextraktionsoberfläche auf der Seite des Ga2O3-Substrat 2 lokalisiert ist.
  • Unterdessen wurde eine LED mit einer 20 nm dicken AlGaInN-Pufferschicht 3, die nicht den Bereich hoher Si-Konzentration 4a enthält, als ein Vergleichsbeispiel gebildet.
  • Danach wurden die LED 70 und die LED des Vergleichsbeispiels jeweils auf einem becherartigen Schaft unter Verwendung einer Ag-Paste montiert, und der Spannungsabfall VF bei einem Strom IF von 20 mA wurde gemessen. Als ein Ergebnis war der Spannungsabfall VF der LED 70 2,94 V, während der der herkömmlichen LED im Vergleichsbeispiel 4,32 V war, und es wurde bestätigt, dass der Spannungsabfall VF der LED 70 auf einem Niveau ist, das seine praktische Verwendung als ein lichtemittierendes Element ermöglicht.
  • Obwohl die Ausführungsbeispiele und Beispiele der Erfindung oben beschrieben wurden, ist die Erfindung gemäß den Ansprüchen nicht auf die oben beschriebenen Ausführungsbeispiele und Beispiele zu beschränken. Ferner soll bemerkt werden, dass nicht alle Kombinationen von den in den
  • Ausführungsbeispielen und Beispielen beschriebenen Merkmalen notwendig sind, um das Problem der Erfindung zu lösen.
  • Bezugszeichenliste
    • 1
    Halbleiterlaminat
    2
    Ga2O3-Substrat
    3
    AlGaInN-Pufferschicht
    4
    Nitridhalbleiterschicht
    4a
    Bereich hoher Si-Konzentration
    4b
    Bereich
    10, 20, 30, 40
    vertikaler FET
    50
    HBT
    60
    SBT
    70
    LED

Claims (11)

  1. Halbleiterlaminat mit: einem Ga2O3-Substrat; einer Pufferschicht, die auf dem Ga2O3-Substrat gebildet ist und einen AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) aufweist; und eine Nitridhalbleiterschicht, die auf der Pufferschicht gebildet ist und einen AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) aufweist, in den Si dotiert ist, wobei die Nitridhalbleiterschicht einen Bereich hoher Si-Konzentration aufweist, der in einem Bereich auf einer Seite der Pufferschicht gebildet ist und eine Si-Konzentration von nicht weniger als 5 × 1018/cm3 aufweist.
  2. Halbleiterlaminat nach Anspruch 1, wobei der Bereich hoher Si-Konzentration eine Dicke von nicht weniger als 2 nm hat.
  3. Halbleiterlaminat nach Anspruch 1 oder 2, wobei die Pufferschicht eine Dicke von nicht weniger als 0,5 nm und nicht mehr als 10 nm hat.
  4. Halbleiterlaminat nach Anspruch 1, wobei der AlxGayInzN-Kristall der Pufferschicht einen AIN-Kristall aufweist.
  5. Halbleiterlaminat nach Anspruch 1, wobei der AlxGayInzN-Kristall der Nitridhalbleiterschicht einen GaN-Kristall aufweist.
  6. Halbleiterelement mit einem Halbleiterlaminat, das aufweist: ein Ga2O3-Substrat; eine Pufferschicht, die auf dem Ga2O3-Substrat gebildet ist und einen AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) aufweist; und eine Nitridhalbleiterschicht, die auf der Pufferschicht gebildet ist und einen AlxGayInzN-Kristall (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) aufweist, in den Si dotiert ist, wobei die Nitridhalbleiterschicht einen Bereich hoher Si-Konzentration aufweist, der in einem Bereich auf einer Seite der Pufferschicht gebildet ist und eine Si-Konzentration von nicht weniger als 5 × 1018/cm3 aufweist, und wobei ein elektrischer Strom in einer Richtung einer Dicke des Halbleiterlaminats zugeführt wird.
  7. Prozess zum Herstellen eines Halbleiterlaminats mit: einem Schritt eines Bildens einer Pufferschicht durch epitaktisches Wachsen eines AlxGayInzN-Kristalls (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) auf einem Ga2O3-Substrat; und einem Schritt des Bildens einer Nitridhalbleiterschicht durch Wachsen eines AlxGayInzN-Kristalls (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1 und x + y + z = 1) auf der Pufferschicht, wobei Si hinzugefügt wird, wobei ein Bereich hoher Si-Konzentration mit einer Si-Konzentration von nicht weniger als 5 × 1018/cm3 in der Nitridhalbleiterschicht durch Erhöhen einer Dotierungskonzentration von Si in einer Anfangsphase beim Wachsen des AlxGayInzN-Kristalls gebildet wird.
  8. Prozess des Herstellens eines Halbleiterlaminats nach Anspruch 7, wobei der Bereich hoher Si-Konzentration angepasst ist, eine Dicke von nicht weniger als 2 nm zu haben.
  9. Prozess zum Herstellen eines Halbleiterlaminats nach Anspruch 7 oder 8, wobei die Pufferschicht angepasst ist, eine Dicke von nicht weniger als 0,5 nm und nicht mehr als 10 nm zu haben.
  10. Prozess zum Herstellen eines Halbleiterlaminats nach Anspruch 7, wobei der AlxGayInzN-Kristall der Pufferschicht einen AIN-Kristall aufweist.
  11. Prozess zum Herstellen eines Halbleiterlaminats nach Anspruch 7, wobei der AlxGayInzN-Kristall der Nitridhalbleiterschicht einen GaN-Kristall aufweist.
DE112012001613.0T 2011-04-08 2012-04-03 Halbleiterlaminat und Prozess für seine Herstellung und Halbleiterelement Withdrawn DE112012001613T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-2011-086806 2011-04-08
JP2011086806 2011-04-08
PCT/JP2012/059096 WO2012137783A1 (ja) 2011-04-08 2012-04-03 半導体積層体及びその製造方法、並びに半導体素子

Publications (1)

Publication Number Publication Date
DE112012001613T5 true DE112012001613T5 (de) 2014-01-16

Family

ID=46969179

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012001613.0T Withdrawn DE112012001613T5 (de) 2011-04-08 2012-04-03 Halbleiterlaminat und Prozess für seine Herstellung und Halbleiterelement

Country Status (7)

Country Link
US (1) US20140027770A1 (de)
JP (1) JPWO2012137783A1 (de)
KR (1) KR20140040712A (de)
CN (1) CN103518008A (de)
DE (1) DE112012001613T5 (de)
TW (1) TW201248690A (de)
WO (1) WO2012137783A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015146069A1 (ja) * 2014-03-28 2015-10-01 パナソニックＩｐマネジメント株式会社 発光ダイオード素子
JP7116409B2 (ja) * 2017-02-27 2022-08-10 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029852A (ko) * 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
TWI258873B (en) * 2004-01-26 2006-07-21 Showa Denko Kk Group III nitride semiconductor multilayer structure
JP4831940B2 (ja) * 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
JP5159040B2 (ja) * 2005-03-31 2013-03-06 株式会社光波 低温成長バッファ層の形成方法および発光素子の製造方法
JP2008098245A (ja) * 2006-10-06 2008-04-24 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
EP2071053B1 (de) * 2006-09-29 2019-02-27 Toyoda Gosei Co., Ltd. Filmbildungsverfahren für gruppe-iii-nitrid-halbleiterlaminatstruktur
KR101020958B1 (ko) * 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP5529420B2 (ja) * 2009-02-09 2014-06-25 住友電気工業株式会社 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JP5378829B2 (ja) * 2009-02-19 2013-12-25 住友電気工業株式会社 エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
JP5491116B2 (ja) * 2009-09-25 2014-05-14 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP5648510B2 (ja) * 2011-02-04 2015-01-07 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
WO2012137783A1 (ja) 2012-10-11
JPWO2012137783A1 (ja) 2014-07-28
US20140027770A1 (en) 2014-01-30
KR20140040712A (ko) 2014-04-03
TW201248690A (en) 2012-12-01
CN103518008A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
DE112012001618T5 (de) Gestapelter Halbleiterkörper, Verfahren zum Herstellen desselben und Halbleiterelement
DE19725578B4 (de) Reduzierung der Rißbildung im Material von III-V-Nitrid-Halbleiterbauelementen bei gleichzeitiger Maximierung der elektrischen Dotierung
DE69629183T2 (de) Heterostrukturanordnung aus Nitrid-Verbindungshalbleitermaterialien und Substrat dafür
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE102005018318B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102014115599A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10042947A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE112016005022T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE102005006766A1 (de) Niedrig dotierte Schicht für ein nitrid-basiertes Halbleiterbauelement
DE112005003422T5 (de) Lichtemittierende Einrichtung mit mehreren in Reihe geschalteten lichtemittierenden Zellen und Verfahren zu deren Herstellung
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
WO2012025397A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE112013002033T5 (de) Epitaxialsubstrat, Halbleitervorrichtung, und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19932201A1 (de) Photonische Halbleitervorrichtung
DE102012215135A1 (de) Lichtemittierendes Bauelement aus einem Nitridhalbleiter und Verfahren zur Herstellung desselben
DE112016005025T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE112014002691T5 (de) Anregungsbereich, der Nanopunkte (auch als "Quantenpunkte" bezeichnet) in einem Matrixkristall umfasst, der auf Si-Substrat gezüchtet wurde und aus AlyInxGa1-y-xN-Kristall (y ≧ 0, x > 0) mit Zinkblendestruktur (auch als "kubisch" bezeichnet) besteht, und lichtemittierende Vorrichtung (LED und LD), die unter Verwendung desselben erhalten wurde
DE112012001613T5 (de) Halbleiterlaminat und Prozess für seine Herstellung und Halbleiterelement
WO2012035135A1 (de) Halbleiterchip und verfahren zu dessen herstellung
DE102008034299A1 (de) Licht emittierendes Bauelement auf Nitridbasis
DE10056475B4 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis mit verbesserter p-Leitfähigkeit und Verfahren zu dessen Herstellung
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
DE102018119734A1 (de) Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
DE102010052542B4 (de) Halbleiterchip und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee