CN104051386A - 具有模塑料形成的台阶的封装件 - Google Patents

具有模塑料形成的台阶的封装件 Download PDF

Info

Publication number
CN104051386A
CN104051386A CN201310389008.7A CN201310389008A CN104051386A CN 104051386 A CN104051386 A CN 104051386A CN 201310389008 A CN201310389008 A CN 201310389008A CN 104051386 A CN104051386 A CN 104051386A
Authority
CN
China
Prior art keywords
face
package substrate
moulding compound
package
packaging part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310389008.7A
Other languages
English (en)
Other versions
CN104051386B (zh
Inventor
徐语晨
林俊宏
陈玉芬
普翰屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/906,185 external-priority patent/US8970024B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104051386A publication Critical patent/CN104051386A/zh
Application granted granted Critical
Publication of CN104051386B publication Critical patent/CN104051386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

本发明提供了一种封装件，包括具有顶面的第一封装部件、接合至第一封装部件顶面的第二封装部件，以及位于第一封装部件顶面的多个电连接件。模塑料位于第一封装部件的上方并且将第二封装部件模塑在其中。模塑料包括与第二封装部件重叠的第一部分，其中，第一部分包括第一顶面；以及第二部分，第二部分包围第一部分并且将多个电连接件的底部模塑在其中。第二部分具有低于第一顶面的第二顶面。本发明还提供了具有模塑料形成的台阶的封装件。

Description

具有模塑料形成的台阶的封装件
本申请要求于2013年3月14日提交的名称为“Packages with MoldingMaterial Forming Steps”的美国临时专利申请61/782,064号的利益，其全部内容结合于此作为参考。
技术领域
本发明涉及半导体技术领域，更具体地，涉及具有模塑料形成的台阶的封装件。
背景技术
在常规的层叠封装（POP）工艺中，其内部接合有第一器件管芯的顶部封装件通过焊料球又接合至底部封装件。底部封装件也可包括接合在其内部的第二器件管芯。第二器件管芯可与焊料球位于底部封装件的同一侧。
在将顶部封装件接合至底部封装件之前，将模塑料应用于底部封装件上，并且模塑料覆盖第二器件管芯和焊料球。因为焊料球埋在模塑料中，所以进行激光烧蚀或钻孔以在模塑料中形成孔使得焊料球露出。然后，可通过底部封装件中的焊料球接合顶部封装件和底部封装件。此外，模塑料可填充底部封装件中第二器件管芯和封装衬底之间的空间。因为底部封装件中第二器件管芯和封装衬底之间的空间很小，所以在空间内可能不利地产生空隙，从而造成对第二器件管芯的应力。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种封装件，包括：
第一封装部件，包括顶面；
第二封装部件，接合至所述第一封装部件的顶面；
多个电连接件，位于所述第一封装部件的顶面；以及
模塑料，位于所述第一封装部件上方并且将所述第二封装部件模塑在其中，所述模塑料包括：
第一部分，与所述第二封装部件重叠，所述第一部分包括第一顶面；和
第二部分，包围所述第一部分并且将所述多个电连接件的底部模塑在其中，所述第二部分包括低于所述第一顶面的第二顶面。
在可选实施例中，所述模塑料还包括将所述第一顶面连接至所述第二顶面的侧壁，所述第一顶面、所述侧壁以及所述第二顶面形成台阶。
在可选实施例中，所述台阶形成包围所述第二封装部件的环。
在可选实施例中，所述台阶具有大于约30μm的高度。
在可选实施例中，所述多个电连接件还包括位于所述模塑料的第二部分的第二顶面之上的顶部。
在可选实施例中，所述第一部分的俯视面积大于所述第二封装部件的俯视面积，并且所述模塑料的第一部分的边缘延伸超出所述第二封装部件的边缘。
在可选实施例中，所述模塑料的第一部分具有大于约30μm的厚度。
根据本发明的另一方面，还提供了一种封装件，包括：
封装衬底，包括：
第一金属焊盘，位于所述封装衬底的顶面；
第二金属焊盘，位于所述封装衬底的底面；和
导电连接件，将所述第一金属焊盘与所述第二金属焊盘互连；管芯，位于所述第一金属焊盘上方并且与所述第一金属焊盘接合；多个电连接件，位于所述封装衬底上方并且与所述封装衬底接合；以及
模塑料，在所述封装衬底上方进行模塑，所述模塑料包括：
第一顶面；和
第二顶面，从上往下看所述封装件时包围所述第一顶面，所述第二顶面低于所述第一顶面。
在可选实施例中，所述第一顶面包括与所述管芯重叠的中心部分。
在可选实施例中，所述第一顶面还包括包围所述第一顶面的中心部分的外部部分，所述外部部分不与所述管芯对准。
在可选实施例中，所述第二顶面包围所述多个电连接件中的每一个。
在可选实施例中，所述第一顶面和所述第二顶面形成台阶，并且所述台阶形成包围所述管芯的环。
在可选实施例中，所述台阶具有大于约30μm的高度。
在可选实施例中，所述封装件还包括位于所述模塑料上方的顶部封装件，其中，所述顶部封装件通过所述多个电连接件接合至所述封装衬底。
根据本发明的又一方面，还提供了一种方法，包括：
将多个管芯接合至封装衬底条中的多个封装衬底；
将包封模具设置在所述封装衬底条的上方，其中，所述包封模具包括多个凹槽，每个凹槽都与所述多个管芯中的一个对准，并且所述包封模具包括：
第一底面，位于所述多个凹槽中；和
第二底面，位于所述多个凹槽的外部和所述多个凹槽之间，所述第二底面低于所述第一底面；
将模塑料注入所述包封模具和所述封装衬底条之间的空间内；
固化所述模塑料；以及
去除所述包封模具。
在可选实施例中，所述方法还包括：在将所述包封模具置于所述封装衬底条上方之前，将释放膜粘合至所述包封模具的第一底面和第二底面上；以及，将所述包封模具和所述释放膜压向位于所述多个封装衬底的上方并且与所述多个封装衬底接合的多个电连接件，所述多个电连接件的顶部被压进所述释放膜中，并且所述多个电连接件的底部位于所述释放膜的外部。
在可选实施例中，在注入所述模塑料的步骤之后，所述模塑料包括：第一部分，与所述多个管芯中的一个管芯重叠，所述第一部分包括第一顶面；以及，第二部分，包围多个电连接件的底部，所述第二部分包括低于所述第一顶面的第二顶面。
在可选实施例中，所述凹槽的深度大于约30μm。
在可选实施例中，所述凹槽的俯视面积大于所述多个管芯的俯视面积。
在可选实施例中，所述方法还包括：在去除所述包封模具之后，将所述封装衬底条和所述模塑料切割成多个底部封装件；以及，在可选实施例中，将顶部封装件接合至所述多个底部封装件中的一个。
附图说明
为了更全面地理解实施例及其有益效果，现结合附图参考以下描述，其中：
图1A至图8是根据一些示例性实施例的制造层叠封装结构的中间阶段的截面图和俯视图。
具体实施方式
下面详细讨论本发明各实施例的制造和使用。然而，应该理解，本实施例提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是说明性的，但没有限制本发明的范围。
根据不同的实施例提供了一种封装件及其形成方法。根据一些实施例示出了形成封装件的中间阶段。讨论了实施例的变化。在不同的视图和说明性的实施例中，类似的参考数字用于表示类似的元件。
参见图1A，提供了封装衬底10。封装衬底10可能是封装衬底条100的一部分。例如，图1B示出了包括按阵列布置的多个封装衬底10的示例性封装衬底条100的俯视图。在整篇描述中，虽然参考数字10表示封装衬底，但是其也可用于表示其他类型的诸如中间板的封装部件。
再次参见图1A，封装衬底10可包括由介电材料形成的衬底18。可选地，衬底18可由诸如硅的半导体材料形成。在一些实施例中，衬底18是层压衬底，其包括通过层压粘合在一起的多个介电薄膜。在可选实施例中，衬底18是积层（build-up）衬底。当衬底18由介电材料形成时，介电材料可包括与玻璃纤维和/或树脂混合的复合材料。封装衬底10被配置为将位于第一表面10A上的电连接件12电连接至位于第二表面10B上的导电部件16，其中表面10A和10B是封装衬底10的相对表面。例如，导电部件16可以是金属焊盘。封装衬底10还包括位于其中的导电连接件，诸如金属线/通孔14。可选地，部件14包括穿过衬底18的通孔。
器件管芯20通过电连接件12接合至封装衬底10。管芯20可以是包括集成电路器件（未示出）（诸如晶体管、电容器、电感器和电阻器等）的电路管芯。管芯20也可以是诸如中央处理单元（CPU）管芯的逻辑管芯。可通过焊料接合或直接金属-金属接合（如，铜-铜接合）来实现管芯20和电连接件12的接合。
电连接件24形成在封装衬底10的顶面10A上。电连接件24电连接至电连接件12和导电部件16并且可与它们物理接触。在一些实施例中，电连接件24是焊料球。在可选的实施例中，电连接件24包括金属焊盘、金属柱、在金属柱上形成的焊帽等。电连接件24的焊料区（诸如焊料球或回流后的焊帽）可具有圆形顶面，尽管焊料区的顶面也可是平面。管芯20没有覆盖电连接件24。在一些实施例中，电连接件24的顶端24A高于管芯20的顶面20A。在可选的实施例中，电连接件24的顶端24A与管芯20的顶面20A基本平齐或比其低。
参见图2，提供了包封模具（mold chase）26。包封模具26可由不锈钢、铝、铜、陶瓷或其他材料形成。凹槽28形成在包封模具26中。在包封模具26的俯视图中凹槽28可形成阵列，其中凹槽28的位置和尺寸与管芯20（图1B）的位置和尺寸相对应。在一些实施例中，凹槽28的深度D1大于约30μm或大于约50μm。然而，应该理解，整篇说明书中引用的数值仅为实例，并且可改成不同数值。因此，包封模具26包括在凹槽28外部的表面26A和在凹槽28内部的表面26B。在一些实施例中，如图2所示，表面26A和26B基本为平面。在可选的实施例中，表面26A和26B可具有其他形状。例如，如虚线所示，表面26B可以是弯曲的。凹槽28也具有侧壁27。在一些实施例中，侧壁27是垂直于表面26A和/或26B的平直的垂直侧壁。在可选的实施例中，如虚线所示，侧壁27是倾斜的。在其他可选实施例中，也如虚线所示，侧壁27也可是弯曲的。
参见图3，均厚释放膜30粘合至包封模具26。最后形成的释放膜30包括在凹槽28外部的部分和延伸至凹槽28内部的部分。释放膜30由相对柔软的材料形成，使得当焊料球被压进释放膜30中时，焊料球不会损坏，并且可基本保持它们的形状。例如，释放膜30可以是氟基膜、硅涂层聚对苯二甲酸乙二醇酯膜、聚甲基戊烯膜、聚丙烯膜等。包封模具26可包括从顶面26C延伸至表面26A和26B的小通孔（未示出），使得空气可从通孔排出，并且释放膜30可以与包封模具26的侧壁（其位于凹槽28的内部）以及包封模具26的底面26A和26B良好接触。因此，在释放膜30和包封模具26之间基本无气泡形成。释放膜30也具有沿着凹槽28轮廓形成的空腔，这种空腔也示为凹槽28。
参见图4，将包封模具26和释放膜30置于封装衬底条100的上方。管芯20的中心可以与包封模具26中的凹槽28的中心对准。在一些实施例中，管芯20的顶面20A高于包封模具26的表面26A，因此管芯20部分延伸至凹槽28内。在可选实施例中，管芯20的顶面20A低于包封模具26的表面26A，因此管芯20位于凹槽28的外部。使包封模具26和释放膜30压向封装衬底条100，其中箭头29代表压力。因此，电连接件24的顶部被压进释放膜30中。每个电连接件24的底部都露在释放膜30的外部。
参见图5A和5B，将为液态的模塑料32注入释放膜30和封装衬底条100之间的空间内。在一些实施例中，模塑料32可以是模塑底部填充物（MUF），尽管也可使用其他类型的聚合物/树脂。模塑料32填充管芯20和释放膜30之间的空隙以及管芯20和封装衬底条100之间的空间。而且，模塑料32包围电连接件24并且与其接触。如图5B所示，其为图5A中结构的俯视图，模塑料32从封装衬底条100的一侧注入，然后流到另一侧。最终，模塑料32填充在释放膜30/包封模具26和封装衬底条100之间的整个空间内。注入模塑料32后，使模塑料固化并凝固。
参见图6，去除包封模具26和释放膜30。然后，将图6所示的结构切割成多个图7所示的封装件200。每个封装件200都包括一个封装衬底10、一个管芯20和上覆的相应的模塑料32部分。在整篇说明书中，封装件200被称为底部封装件。
图7A和图7B分别示出了底部封装件200的截面图和俯视图。如图7A所示，在形成的底部封装件200中，模塑料32包括与管芯20重叠的第一部分32’。第一部分32’的厚度T1可以大于约30μm，尽管厚度T1也可以小于约30μm。也可选择厚度T1，使得在如图8所示的后续封装步骤中，模塑料部分32’不会妨碍电连接件24连接至相应的顶部封装件300。如图7A所示，使用包模方法（over-mold scheme）来模塑管芯20。另一方面，电连接件24具有露于模塑料32之外的顶部。因此，使用露模方法（exposed-mold scheme）来模塑电连接件24。模塑料32包括通过模塑料32的侧壁33而互连的表面32A和32B。因此，表面32A、32B和侧壁33形成台阶。表面32A和32B可包括大致相互平行的基本平坦的部分。表面32A和32B之间的高度差D2（其也是台阶34的高度）可大于约30μm。此外，在一些实施例中，表面32A的面积大于管芯20的面积并且可横向延伸，超出管芯20边缘的距离为D3，其为非零值。在一些示例性实施例中，距离D3大于约30μm。因此，台阶34位于管芯20的边缘和相应的与管芯20最近的电连接件24之间。图7B示出了图7A中结构的俯视图。在一些实施例中，台阶34基本垂直。在可选的实施例中，台阶34是倾斜的，其中模塑料部分32’的下部宽于相应的上部。例如，倾斜角α可在90度至约135度之间，尽管倾斜角α可以取更大的值。可使台阶34的拐角圆化或基本形成为直角。
如图7B所示，台阶34可形成包围管芯20的环。电连接件24位于由台阶34形成的环的外部，并且也可与包围台阶34的环的多个环对准。
在可选实施例中，其中电连接件24具有平坦的表面，在模塑料32（图5A和图5B中所示的步骤）的模塑中，可不使用释放膜30。相反地，包封模具26可与电连接件24的顶面接触。在根据这些实施例形成的结构中，模塑料32的顶面32B（图7A所示）与电连接件24的平坦的顶面齐平，其中电连接件24的平坦的顶面露在模塑料32之外。
图8示出了顶部封装件300和底部封装件200的接合。在接合工艺中，首先将顶部封装件300置靠在底部封装件200上。顶部封装件300可以是包括器件管芯302和封装衬底304的封装件，其中器件管芯302接合至封装衬底304。在一些示例性实施例中，器件管芯302包括存储器管芯，诸如静态随机存取存取器（SRAM）管芯、动态随机存取存取器（DRAM）管芯等。此外，在顶部封装件300接合至底部封装件200之前，可在器件管芯302和封装衬底304上对模塑料306进行预先模塑。在一些实施例中，顶部封装件300包括与电连接件24（图7A所示）对准的焊料区（未示出）。在回流工艺之后，顶部封装件300中的焊料区与电连接件24中的焊料合并以形成焊料区36，其将顶部封装件300连接至底部封装件200。
在本发明的实施例中，使用混合方案来对模塑料进行模塑，其中，将底部封装件中的管芯模塑在模塑料中。因此，使用包模方法来模塑管芯。然而，使用露模方法来模塑底部封装件中的电连接件。有利地，由于对管芯的包模，可在底部封装件中设置更多的模塑料。在经过模塑后，模塑料可能收缩（例如，在固化工艺过程中），因此具有降低底部封装件翘曲的效果。所以，在底部封装件中使用更多的模塑料可更好地降低翘曲。另一方面，通过对底部封装件中的电连接件使用露模方法，底部封装件中的电连接件的尺寸可以减小，并且底部封装件中的电连接件的间距也可以减小。此外，为了实现露模，使包围电连接件的模塑料的高度减小。因此，在模塑过程中，用于供模塑料围绕电连接件流动的沟道会变得更小。这促使模塑料流过底部封装件中的管芯和封装衬底之间的空间，因此，降低了在管芯和封装衬底之间的空间内形成空隙的可能性。
根据一些实施例，一种封装件包括具有顶面的第一封装部件、接合至第一封装部件的顶面的第二封装部件，以及位于第一封装部件的顶面的多个电连接件。模塑料位于第一封装部件的上方并且将第二封装部件模塑其中。模塑料包括与第二封装部件重叠的第一部分，其中，第一部分包括第一顶表面，以及包围第一部分并且将多个电连接件的底部模制在其中的第二部分。第二部分的第二顶表面低于第一顶表面。
根据其他实施例，一种封装件包括：封装衬底，其包括位于封装衬底顶面的第一金属焊盘、位于封装衬底底面的第二金属焊盘，以及将第一金属焊盘和第二金属焊盘互连的导电连接件。管芯位于第一金属焊盘的上方并且与其接合。多个电连接件位于封装衬底上方并且与封装衬底接合。在封装衬底上方对模塑料进行模塑。模塑料具有第一顶面和第二顶面，在封装件的俯视图中第二顶面包围第一顶面，其中，第二表面低于第一顶面。
根据其他实施例，一种方法包括：将多个管芯接合至封装衬底条中的多个封装衬底上；以及将包封模具放置在封装衬底条上方。包封模具具有多个凹槽，每个凹槽都与多个管芯中的一个对准。包封模具还包括在多个凹槽中的第一底面，以及在多个凹槽外部和它们之间的第二底面，其中第二底面低于第一底面。该方法还包括：将模塑料注入至包封模具和封装衬底条之间的空间内；固化模塑料；以及去除包封模具。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明原理和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器装置、制造、材料组分、工具、方法和步骤的具体实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结构的工艺、机器装置、制造、材料组分、工具、方法或步骤可以被使用。因此，所附权利要求应该将这样的工艺、机器装置、制造、材料组分、工具、方法或步骤包括在他们的保护范围内。此外，每项权利要求都构成单独的实施例，并且各权利要求和实施例的组合都在本发明的范围内。

Claims (10)

1.一种封装件，包括：
第一封装部件，包括顶面；
第二封装部件，接合至所述第一封装部件的顶面；
多个电连接件，位于所述第一封装部件的顶面；以及
模塑料，位于所述第一封装部件上方并且将所述第二封装部件模塑在其中，所述模塑料包括：
第一部分，与所述第二封装部件重叠，所述第一部分包括第一顶面；和
第二部分，包围所述第一部分并且将所述多个电连接件的底部模塑在其中，所述第二部分包括低于所述第一顶面的第二顶面。
2.根据权利要求1所述的封装件，其中，所述模塑料还包括将所述第一顶面连接至所述第二顶面的侧壁，所述第一顶面、所述侧壁以及所述第二顶面形成台阶。
3.一种封装件，包括：
封装衬底，包括：
第一金属焊盘，位于所述封装衬底的顶面；
第二金属焊盘，位于所述封装衬底的底面；和
导电连接件，将所述第一金属焊盘与所述第二金属焊盘互连；管芯，位于所述第一金属焊盘上方并且与所述第一金属焊盘接合；多个电连接件，位于所述封装衬底上方并且与所述封装衬底接合；以及
模塑料，在所述封装衬底上方进行模塑，所述模塑料包括：
第一顶面；和
第二顶面，从上往下看所述封装件时包围所述第一顶面，所述第二顶面低于所述第一顶面。
4.根据权利要求3所述的封装件，其中，所述第一顶面包括与所述管芯重叠的中心部分。
5.根据权利要求4所述的封装件，其中，所述第一顶面还包括包围所述第一顶面的中心部分的外部部分，所述外部部分不与所述管芯对准。
6.根据权利要求3所述的封装件，其中，所述第二顶面包围所述多个电连接件中的每一个。
7.根据权利要求3所述的封装件，其中，所述第一顶面和所述第二顶面形成台阶，并且所述台阶形成包围所述管芯的环。
8.根据权利要求7所述的封装件，其中，所述台阶具有大于约30μm的高度。
9.根据权利要求3所述的封装件，还包括位于所述模塑料上方的顶部封装件，其中，所述顶部封装件通过所述多个电连接件接合至所述封装衬底。
10.一种方法，包括：
将多个管芯接合至封装衬底条中的多个封装衬底；
将包封模具设置在所述封装衬底条的上方，其中，所述包封模具包括多个凹槽，每个凹槽都与所述多个管芯中的一个对准，并且所述包封模具包括：
第一底面，位于所述多个凹槽中；和
第二底面，位于所述多个凹槽的外部和所述多个凹槽之间，所述第二底面低于所述第一底面；
将模塑料注入所述包封模具和所述封装衬底条之间的空间内；
固化所述模塑料；以及
去除所述包封模具。
CN201310389008.7A 2013-03-14 2013-08-30 具有模塑料形成的台阶的封装件 Active CN104051386B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361782064P 2013-03-14 2013-03-14
US61/782,064 2013-03-14
US13/906,185 US8970024B2 (en) 2013-03-14 2013-05-30 Packages with molding material forming steps
US13/906,185 2013-05-30

Publications (2)

Publication Number Publication Date
CN104051386A true CN104051386A (zh) 2014-09-17
CN104051386B CN104051386B (zh) 2018-12-14

Family

ID=51504045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310389008.7A Active CN104051386B (zh) 2013-03-14 2013-08-30 具有模塑料形成的台阶的封装件

Country Status (1)

Country Link
CN (1) CN104051386B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080073769A1 (en) * 2006-09-27 2008-03-27 Yen-Yi Wu Semiconductor package and semiconductor device
US20090189310A1 (en) * 2008-01-29 2009-07-30 Shinji Takase Semiconductor chip compression molding method and mold for compression molding
US20090261465A1 (en) * 2008-04-17 2009-10-22 Masatoshi Shinagawa Semiconductor device and its manufacturing method
CN101976651A (zh) * 2009-11-18 2011-02-16 日月光半导体制造股份有限公司 堆栈式半导体封装件的制造方法
US20120119360A1 (en) * 2010-11-16 2012-05-17 Kim Youngchul Integrated circuit packaging system with connection structure and method of manufacture thereof
CN102842510A (zh) * 2011-06-21 2012-12-26 意法半导体(格勒诺布尔2)公司 具有封装的电连接元件的半导体器件及其制造方法
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080073769A1 (en) * 2006-09-27 2008-03-27 Yen-Yi Wu Semiconductor package and semiconductor device
US20090189310A1 (en) * 2008-01-29 2009-07-30 Shinji Takase Semiconductor chip compression molding method and mold for compression molding
US20090261465A1 (en) * 2008-04-17 2009-10-22 Masatoshi Shinagawa Semiconductor device and its manufacturing method
CN101976651A (zh) * 2009-11-18 2011-02-16 日月光半导体制造股份有限公司 堆栈式半导体封装件的制造方法
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
US20120119360A1 (en) * 2010-11-16 2012-05-17 Kim Youngchul Integrated circuit packaging system with connection structure and method of manufacture thereof
CN102842510A (zh) * 2011-06-21 2012-12-26 意法半导体(格勒诺布尔2)公司 具有封装的电连接元件的半导体器件及其制造方法

Also Published As

Publication number Publication date
CN104051386B (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN103219293B (zh) 在封装工艺中切割底部填充物
JP6422508B2 (ja) 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法
CN104584209B (zh) 薄型衬底PoP结构
US9673184B2 (en) Packages with molding material forming steps
CN104465577A (zh) 半导体装置以及其制造方法
CN104364902A (zh) 半导体封装、其制造方法及封装体叠层
TWI509716B (zh) 疊合式裝置及其製造方法
CN104025288A (zh) 半导体封装及其制造方法
CN103201833A (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
CN103177977A (zh) 通过选择性处理暴露封装件中的连接件
CN103050462A (zh) 半导体器件封装件及方法
US20140104799A1 (en) 3d stacked package structure and method of manufacturing the same
CN105470230A (zh) 封装结构及其制法
CN102800601B (zh) 用于涂敷模塑料的层叠封装工艺
CN102088015B (zh) 半导体封装件及其制造方法
TW201427526A (zh) 核心基板及其製造方法與具有內建電子元件之基板及其製造方法
CN103227164A (zh) 半导体封装构造及其制造方法
WO2018113574A1 (zh) 一种贴装预包封金属导通三维封装结构的工艺方法
WO2018113290A1 (zh) 半导体元件以及制造方法
US9343427B2 (en) Manufacturing method of semiconductor device and semiconductor device manufactured thereby
CN104051386A (zh) 具有模塑料形成的台阶的封装件
CN105428326A (zh) 封装结构及其制法
TWI694555B (zh) 晶片封裝結構及其製作方法
CN112992696A (zh) 堆叠芯片的封装方法和封装结构
US8105877B2 (en) Method of fabricating a stacked type chip package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant