CN104051233A - 集成电路中的电容器及其制造方法 - Google Patents

集成电路中的电容器及其制造方法 Download PDF

Info

Publication number
CN104051233A
CN104051233A CN201410090637.4A CN201410090637A CN104051233A CN 104051233 A CN104051233 A CN 104051233A CN 201410090637 A CN201410090637 A CN 201410090637A CN 104051233 A CN104051233 A CN 104051233A
Authority
CN
China
Prior art keywords
capacitor element
capacitor
coupled
capacitors
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410090637.4A
Other languages
English (en)
Other versions
CN104051233B (zh
Inventor
M·勒纳
S·阿里苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104051233A publication Critical patent/CN104051233A/zh
Application granted granted Critical
Publication of CN104051233B publication Critical patent/CN104051233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供了集成电路中的电容器及其制造方法。在一个实施例中，电容器包括含有并联耦合的第一电容器元件和第二电容器元件的第一行，以及含有并联耦合的第三电容器元件和第四电容器元件的第二行。第一行与第二行串联连接。在工件上的金属化层中，第二电容器元件被放置在第一电容器元件和第三电容器元件之间。在金属化层中，第三电容器元件被放置在第二电容器元件和第四电容器元件之间。第一、第二、第三和第四电容器元件被放置在金属化层中。

Description

集成电路中的电容器及其制造方法
技术领域
本发明总体涉及半导体装置,更具体而言,涉及集成电路中的电容器及其制造方法。
背景技术
半导体装置被用于各种电子应用中，举例来说，诸如个人电脑、手机、数码相机以及其它电子装备。半导体装置典型地通过在半导体衬底上依次沉积材料的绝缘或介电层、导电层、以及半导电层制造，并使用光刻技术图案化各个层以在其上形成电路部件和元件。
电容器是在半导体装置中使用的用于存储电荷的元件。电容器包括由绝缘材料分隔开的两个导电板。当电流被施加到电容器上时，数量相等但极性相反的电荷积聚在电容器板上。每施加1V电压，电容量或由电容器容纳的电荷量取决于很多参数，举例来说，诸如板的面积、板之间的距离、以及板之间绝缘材料的介电常数值。电容器被用于诸如电子滤波器、模拟-数字转换器、存储装置、控制应用、以及许多其他类型的半导体装置应用的应用中。
发明内容
根据本发明的一个实施例，制造电容器阵列的方法包括形成包括串联耦合的第一电容器元件和第二电容器元件的第一列。该方法进一步包括形成包括串联耦合的第三电容器元件和第四电容器元件的第二列。第一列与第二列并联耦合。第二电容器元件被放置在金属化层中的第一电容器元件和第四电容器元件之间。第四电容器元件被放置在金属化层中的第二电容器元件和第三电容器元件之间。
在本发明的一个替代实施例中，制造装置的方法包括提供包括具有第一电容量和第一面积的单个电容器的第一电路设计，以及通过用电容器阵列替代单个电容器产生第二电路设计。电容器阵列包括含有串联的电容器元件的多个列。多个列并联耦合以形成多个行。多个列中的每个电容器元件的电容量具有的值等于或小于第一电容量的值。多个列中的每个电容器元件具有的面积小于第一面积。该方法进一步包括用含有在工件上的金属化层中的电容器阵列的第二电路设计制造电路。
在本发明的另一个替代实施例中，制造装置的方法包括提供包括具有第一电容量的单个电容器的第一电路设计，以及通过用电容器阵列替代单个电容器产生第二电路设计。电容器阵列包括含有串联的电容器元件的多个列。多个列并联耦合以形成多个行。多个列中的每个电容器元件的电容量具有的值为第一电容量乘以换算系数。换算系数是多个列中的一列上的元件总数除以多个行中的一行上的元件总数。该方法进一步包括用含有在工件上的金属化层中的电容器阵列的第二电路设计制造电路。
在本发明的一个替代实施例中，制造装置的方法包括提供包括具有第一电容量的单个电容器的第一电路设计，以及通过用具有第一电容量的电容器阵列替代单个电容器产生第二电路设计。电容器阵列包括含有串联耦合的第一电容器元件和第二电容器元件的第一列，以及含有串联耦合的第三电容器元件和第四电容器元件的第二列。第一列与第二列并列耦合。该方法进一步包括用含有在工件上的电容器阵列的第二电路设计制造电路。第一、第二、第三和第四电容器元件被放置在相同的金属化层中。第二电容器元件被放置在金属化层中的第一电容器元件和第四电容器元件之间。第四电容器元件被放置在金属化层中的第二电容器元件和第三电容器元件之间。
在本发明的另一个替代实施例中，电容器包括含有并联耦合的第一电容器元件和第二电容器元件的第一行，以及含有并联耦合的第三电容器元件和第四电容器元件的第二行。第一行与第二行串联耦合。在工件上的金属化层中，第二电容器元件被放置在第一电容器元件和第三电容器元件之间。在金属化层中，第三电容器元件被放置在第二电容器元件和第四电容器元件之间。第一、第二、第三和第四电容器元件被放置在金属化层中。
在本发明的又一个替代实施例中，电容器包括沿第一方向放置在第一金属层中的衬底上的第一导线，以及沿第一方向放置在第一金属层的衬底上的第二导线。第二导线容性耦合至第一导线。第三导线沿第一方向放置在第一金属层的衬底上。第二导线被放置在第一和第三导线之间。第一垂直导线沿第二方向放置在第一金属层上方的第二金属层中。第一导线耦合至第一垂直导线。第一方向垂直于第二方向。第二垂直导线沿第二方向放置在第二金属层中。第二垂直导线耦合至第三导线。第一垂直导线耦合至第一电位节点，以及第二垂直导电线耦合至第二电位节点。
附图说明
为了更完整地理解本发明及其优点，结合附图的参考以下描述，其中：
图1图示了与不同电容器结构的失效有关的缺陷密度；
图2，其包括图2A至图2C，图示了堆叠电容器的原理图；
图3图示出了用于理解本发明的一个实施例的电容器结构；
图4图示出了用于理解本发明的一个实施例的表格；
图5，其包括图5A至图5D，图示了根据本发明一个实施例的示意多维阵列的电容器阵列，其中图5A图示了电路布局，图5B图示了电容器阵列的俯视图，以及图5C和图5D图示了电容器阵列的横截面视图；
图6，其包括图6A至图6B，示出了根据本发明的一个替代实施例图示在串联电路中局部分离的电容器的电容器阵列，其中图6A图示了示意性布局以及图6B图示了俯视图；
图7，其包括图7A至图7B，图示了根据本发明的一个替代实施例图示在串联电路中像素化和局部分离的电容器的电容器阵列，其中图7A图示了示意性布局以及图7B示出了俯视图；
图8，其包括图8A至图8B，图示了根据本发明的一个替代实施例图示多于两个电容器串联的电容器阵列，其中图8A图示了示意性布局以及图8B图示了俯视图；
图9，其包括图9A至图9C，图示了根据本发明的一个替代实施例图示浮动电位钳位的电容器阵列，其中图9A图示了示意性布局，图9B图示了俯视图，以及图9C图示出了横截面视图；
图10，其包括图10A至图10C，图示了竖直平行板电容器，其中图10A图示了示意性电路，图10B图示了俯视图，以及图10C图示了透视图；以及
图11图示了应用本发明的实施例。
除非另有说明，不同的图中的相应的标号和符号一般指的是相应的部分。图被绘制用于清楚地示出实施例的相关方面，并且并不需要按比例绘制。
具体实施方式
下面详细讨论各种实施例的制造和使用。然而，应当理解的是，本发明提供能够在各种各样的特定背景下实施的许多可应用的发明性概念。所讨论的特定实施例仅说明制造和使用本发明的特定方式，并非旨在限定本发明的范围。
本发明将结合特定上下文中的优选实施例进行描述，即实现在CMOS装置应用中。本发明的实施例也可以实现在其他半导体应用中，举例来说，诸如存储器装置、逻辑装置、模拟装置、功率装置、射频（RF）装置、数字装置、以及其它使用电容器的应用中。
电容器的某些属性是尺寸的函数。例如，电容器板越大，由电容器存储的能量或电荷的量越大。在一些半导体装置应用中，期望减小或缩小芯片上的电容器面积。然而，减小电容的面积可能引起电容器的电容量减小或电容器的失效率增加。在本发明的各种实施例中，提出了具有串联和并联电容器、具有增强的可靠性的电容器网络、更小的面积消耗以及更好的电容器稳定性的改进的集成电路。
图1图示了与不同电容器结构的失效有关的缺陷密度。
诸如汽车应用的各种技术的失效率目标变得更加严格。例如，对于许多应用来说，期望失效率低于1ppm。另一方面，在CMOS技术中使用的更高的电压增加了失效的倾向。诸如竖直平行板（VPP）电容器、电网电容器等的后段工程（BEOL）电容器很难只通过技术改进满足这些严格的可靠性要求，因为可靠性可以由可能不是由半导体装置制造者控制的外部缺陷密度水平确定。例如，尘埃粒子可能沉积到电容性结构上短路电容器。
参照图1，使用第一曲线11和第二曲线12示出了两个不同电容器的击穿特性。第一曲线11代表具有第一间隙（电容器板之间的分隔）的电容器，而第二曲线12代表具有第二间隙的电容器。在图示中，第一曲线11的第一间隙小于第二曲线12的第二间隙。曲线的较浅分支与外部击穿有关，而曲线的较陡部分是由于内部失效。因此，第一曲线11与第二曲线12相比在更高的缺陷密度处失效，示出了较小的间隙距离具有较高的失效概率。
堆叠电容器（串联连接的电容器）的使用相比于单个电容器提高了可靠性。这对外部缺陷来说尤其正确。然而，互相堆叠的两个电容器比单个电容器具有更好的失效率。两个电容器的堆叠可以显著地提高失效率。有缺陷的单个电容器故障或引起失效，而在堆叠电容器设计中，在电容器堆失效前所有电容器必须被短路。因此，如果仅仅堆叠装置中的一个装置失效，堆叠电容器仍然正常工作。在堆中的所有装置失效的概率被显著地降低，因此可靠性被有效地提高。例如，单个电容器具有100ppm的失效率，由于堆的失效率是每个单个电容器的失效率的乘积，堆叠使得电容器具有0.01ppm的失效率。此外，电容器的内部可靠性通过堆叠得到提高，因为只有一半的电压被施加到串联的单个电容器上。
图2，其包括图2A至图2C，图示了根据本发明的一个实施例的堆叠电容器的原理图。
图2A图示了被重新设计为堆叠电容器的标准单个电容器。如果保持一个电容器的间隔（即特定面积电容），两个串联电容器的堆叠可能引起更大的面积消耗。然而，当具有电容量“C1”的两个电容器堆叠时，有效电容量减少为C1/2。作为补偿，如图2B所示，每个电容器的面积必须增大使得堆中的每个单独的电容器具有“2C1”的电容量，当其堆叠时导致有效电容量为C1。然而，这种堆叠电容器具有的面积为具有电容量“C1”的单个电容器的4倍。类似地，另一个选择是堆叠电容器中的两个为串联并增加一个并联堆。如果每个电容器具有“C1”的电容量，所得到的电容器阵列具有C1的有效电容量，而仍然占用了图2A中的单个电容器的4倍的面积。
此外，当堆中的电容器中的一个电容器击穿时，堆叠电容器的电容量变化。例如，在图2B中，如果单个电容器失效，所得到的堆叠电容器的电容量从“C1”变为“2C1”。类似地，在图2C中，如果单个电容器失效，所得到的堆叠电容器的电容量从“C1”变为“1.5C1”。
在各种实施例中，正如将在下面进一步描述的，总面积的增加可以通过减小隔离厚度补偿。在各种实施例中，由于将使用基于像素的电容器结构设计描述失效，电容器堆不受电容量的值变化的影响。
图3图示了用于理解本发明的一个实施例的电容器结构。
参考图3，图示了具有第一板21和第二板22的电容器。电容器的每个板具有高度H、长度L和宽度W。第一板21与第二板22通过间隔d隔开。衬底（芯片上的尺寸）上的电容器的面积尺寸（AFP）是长度以及距离和宽度的总和的乘积，即AFP=L x(d+W)。相反，电容器的电容量正比于高度和长度的乘积而与间隔d成反比。
根据一个实施例，如果长度L和间隔d被同时以相同的量（比例因子SF）缩放，电容器的电容量等于较大电容器的电容量。然而，电容器的面积尺寸（AFP）现在是由比例因子的平方（SF2）缩放的。电容器板长度L的减小也将减小寄生电容。当在诸如图2C中的电容器设计中使用该缩放后的电容器，如果每个电容器被缩放大约0.5，电容器的有效电容量被保持而不增加面积。缩放到较低的间隔将明显增加单个电容器的失效率，但总体失效率（单个失效率的乘积）将如上所述仍然下降。
图4图示了用于理解本发明的一个实施例的表格。
图4总结了本发明的替代实施例，其概括了上述构思。不同于之前的实施例，本实施例提供了即使单个电容器失效时接近恒定的电容量。
参考图4，表格示出了三个示例。第二列是标准的单个电容器，其在第三和第四列中的被替代设计所替换但保持相同的总电容量的值。第三列示出了具有并联耦合的两列电容器的2x2电容器阵列的特性。如果电容器中的一个电容器失效了这种对称阵列易于漂移。例如，当一个电容器失效时，有效电容量增加到1.5C。相反，第四列示出了其中每个电容器通过缩放因子（m/n）缩放的多维阵列，其中m是一列中元件的数量以及n是一行中元件的数量。在特定示例中，列m中元件的数量为2，而一行中元件的数量是非具体的。因此，阵列的有效电容量保持在C。然而，即使电容器中的一个电容器失效了，电容器阵列不会显著地漂移。当多维阵列的一个失效后，有效电容量为(C/n)x(1-n+nm)/(m-1)。对于图示的示例，当列m中元件的数量等于2时，一个失效后的有效电容量变为(n+1)C/n。当行数很大时，例如，大于100，电容量的变化仅为1%。即使当行数是20时，电容量的变化仅为5%。类似地，当一行中元件的数量被限制为2时，一个失效后的有效电容量变为(C/2)x(2m-1)/(m-1)。例如，当一列中元件的数量很大时，例如，大于100，电容量的变化仅为0.5%。
此外，如表中的最后一行所示，由于失效取决于单个失效的概率的乘积，失效概率显著地下降。对于两个装置的堆（如图示），需要堆中的两个电容器元件都失效。两个装置都失效的概率是单独装置失效的概率的乘积。因此，堆叠装置大大降低了失效率。
相应地，在各种实施例中，用缩放后的电容器阵列替换单个电容器是有利的，阵列中每个缩放后的电容器具有较小的电容量。然而，较小的电容量是精心选择的，使得电容器阵列具有与被替换的单个电容器相同的电容量。
在各种实施例中，包含在图3和图4的构思的像素化的电容器将使用图5至图10描述。
图5，其包括图5A至图5D，图示了根据本发明的一个实施例图示多维阵列的电容器阵列，其中图5A图示了电路布局，其中图5B图示了电容器阵列的俯视图，以及图5C和图5D图出了电容器阵列的横截面视图。
图5A图示了具有包括第一元件C11、第二元件C12、第三元件C21、第四元件C22、第五元件C31、第六元件C32等多个电容器元件的电容器阵列。在各种实施例中，电容器阵列耦合在第一电位节点V1和第二电位节点V2之间。在各种实施例中，如前面所描述的，电容器阵列中的诸如第一元件C11、第二元件C12、第三元件C21、第四元件C22、第五元件C31、第六元件C32的各种元件具有相同的电容量。总的来说，堆叠和像素化的概念可以被用于基于电路要求也具有不同电容量的值的不同类型的电容器（不仅仅是VPP电容器），例如，MOSCAP或MIMCAP可以与VPP电容器堆叠。
图5A的原理图可以在图5B中以一个或多个实施例示出的竖直平行板电容器中实现。图5B图示了具有沿相同方向布置的第一多条金属线30、第二多条金属线40、第三多条金属线50的竖直平行板电容器。第一多条金属线30耦合至第一竖直线60，而第二多条金属线40耦合至第二竖直线70。在各种实施例中，第三多条金属线50是浮动的且未耦合至任何固定的电位节点。因此，第三多条金属线50的每一条线被放置在第一多条金属线30的一条线和第二多条金属线40的一条线之间。相应地，第一竖直线60在跨越三条金属线（第二多条金属线40的一条和第三多条金属线50的两条）后耦合至通孔。类似地，第二竖直线70在跨越三条金属线（第一多条金属线30的一条和第三多条金属线50的两条）后耦合至通孔。
图5B所示的实施例示出了最大化电容器阵列的像素化方面。例如，为短路单个堆（例如，包括第一元件C11和第二元件C12），故障需要从第一多条金属线30的一条金属线延伸至第二多条金属线40。故障仅仅短路诸如第一多条金属线30的一条金属线和第三多条金属线50的一条金属线的邻近金属线，而不短路第一元件C11和第二元件C12。
然后，在本实施例中，耦合至第一多条金属线30和第二多条金属线40的第一元件C11和第二元件C12的电容器互相邻近。因此，短路可以通过具有第一长度L1的故障形成。
有利的是，使用这种像素化的方法，即使单独的电容器元件中的一个失效了，电容器阵列的电容量的漂移被避免。
图5C和图5D图示了根据本发明的一个实施例的电容器阵列的横截面视图，其中图5C示出了沿第一竖直金属线的横截面视图，而图5D示出了沿第二竖直金属线的横截面视图。
电容器阵列可以包括在各种实施例中的大量金属层或金属化层。图5C和图5D示出了仅仅作为图示的七个金属层。更多或更少数量的金属层可以被用于各种实施例中。如图示，电容器阵列可以在工件100上形成。在各种实施例中，工件100可以是半导体衬底。例如，工件100可以包括含有由绝缘层覆盖的硅或其它半导体材料的半导体衬底。例如，工件100可以包括单晶硅上的氧化硅。在一个或多个实施例中，举例来说，复合半导体GaAs、InP、Si/Ge、或SiC，可以被用于替换硅。例如，工件100可以包括硅晶绝缘体（SOI）衬底或类似玻璃、印刷电路板的其它衬底。
工件100也可以包括未示出的其它有源部件或电路。工件100可以包括未示出的其它导电层或其它半导体元件，例如晶体管、二极管等。
工件100可以包括不同区域。例如，工件100可以包括图5C中所示的电容器区域但也可以包括其它互连的区域。竖直平行板电容器在工件100的电容器区域中形成，而用于互连工件的其它元件的多个互连（导线和通孔）可以在其它区域中形成。
如图示，电容器阵列可以在绝缘层101中形成。实际上，绝缘层101包括多个绝缘层或由蚀刻停止层隔开的层间介电层。每个层间介电层可以进一步包括多个层。
第一导电材料层M1形成在工件100上方。在各种实施例中，镶嵌过程可以被用于形成第一导电材料层M1。第一绝缘材料101a形成在工件100上方。举例来说，第一绝缘材料101a可以包括大约1,000至4,000埃，或大约5,000埃或更小的诸如SiO2的氧化物、诸如Si3N4的氮化物、具有小于大约3.9的介电常数的低k介电材料、覆盖层、衬垫、蚀刻停止层、或者其组合和多个层。可替代地，例如，第一绝缘材料101a可以包括其它尺寸和材料。举例来说，第一绝缘材料101a可以使用化学气相沉积（CVD）、原子层沉积（ALD）、金属有机化学气相沉积（MOCVD）、物理气相沉积（PVD）、旋涂过程、或喷射气相沉积（JVD）形成，虽然可替代地，也可以使用其它方法。
第一绝缘材料101a用多个第一平行导电构件112的图案图案化。图案化的第一绝缘材料101a由导电材料填充以填充图案，并且过量的导电材料可以使用例如蚀刻过程和/或化学机械抛光（CMP）过程从第一绝缘材料101a的顶部表面移除，剩下多个第一平行导电构件112在第一绝缘材料101a中形成。例如，导电材料可以包括一个或多个导电衬垫和形成在衬垫上的填充材料。举例来说，衬垫可以包括Ta、TaN、WN、WCN、Ru、Ti、TiN、TiSiN、其它材料，或者其组合，并且填充材料可以包括Al、Cu、W、Ag、其它金属、半导体材料、或者其组合。
可替代地，第一导电材料层M1可以使用消减式蚀刻工艺形成。例如，导电材料可以形成在工件100上，并且导电材料可以被消减式地蚀刻以形成多个第一平行导电构件112。然后第一绝缘材料101a可以沉积在多个第一平行导电构件112之间。
然后，第二导电材料层V1可以在第一导电材料层M1上形成。第二导电材料层V1包括在电容器阵列的多层互连中的通孔层或通孔面。例如，单或双镶嵌工艺（例如，第二平行导电构件113也在其中形成）可以被用于形成第二导电材料层V1。可替代地，可以使用消减式蚀刻工艺。
例如，在单镶嵌工艺中，第二绝缘材料101b可以形成在第一导电材料层M1上方。例如，第二绝缘材料101b可以包括类似的材料和尺寸，并且可以使用与所述的用于第一绝缘材料101a相似的方法形成。第二绝缘材料101b使用光刻工艺在多个第一平行导电构件112的每一个构件上方用用于多个第一通孔122的图案来图案化。图案化的第二绝缘材料101b由导电材料填充以填充图案，并且过量的导电材料可以使用CMP和/或蚀刻工艺从第二绝缘材料101b的顶部表面移除。导电衬垫可以在填充针对多个通孔122的图案之前在图案化的第二绝缘材料101b上形成。例如，导电材料和导电衬垫可以包括与所述的用于第一导电材料层M1相同的材料。
第三导电材料层M2可以形成在第二导电材料层V1上方。第三导电材料层M2可以包括用于导线113的金属化层。可以使用镶嵌工艺以形成第三导电材料层M2。第三绝缘材料101c可以在第二绝缘材料101b上方形成。例如，第三绝缘材料101c可以包括与所描述的用于第一绝缘材料101a相似的材料和尺寸。第三绝缘材料101c用针对多个第二平行导电构件113的图案来图案化。图案化的第三绝缘材料101c由导电材料填充以填充图案，并且过量的导电材料可以使用CMP和/或蚀刻工艺从第三绝缘材料101c的顶部表面移除。可替代地，第三导电材料层M2可以使用消减式蚀刻工艺形成。
在替代实施例中，第二导电材料层V1和第三导电材料层M2也可以使用双镶嵌工艺形成，其中单个绝缘材料层101b/101c形成在第一绝缘材料101a上方。第一光刻掩模被用于图案化多个第一通孔122，以及第二光刻掩模被用于图案化第二平行导电构件113。然后绝缘材料101b/101c中的图案同时被导电材料填充。
随后的金属层和通孔层可以如上所述形成。因此，多个第二通孔123在第四绝缘材料101d中形成，多个第三平行导电构件114在第五绝缘材料101e中形成，多个第三通孔124在第六绝缘材料101f中形成，多个第四平行导电构件115在第七绝缘材料101g中形成，多个第四通孔125在第八绝缘材料101h中形成，多个第五平行导电构件116在第九绝缘材料101h中形成，多个第五通孔126在第十绝缘材料101j中形成，多个第六平行导电构件117在第十一绝缘材料101k中形成，多个第六通孔127在第十二绝缘材料101l中形成，多个第七平行导电构件118在第十三绝缘材料101m中形成。
图5B中示出的第一、第二和第三多条金属线30、40、50被示出于图5C和图5D中用于说明。因此，第一多条金属线30可以是来自金属层中的每一个金属层的金属线。第一、第二和第三多条金属线30、40、50的命名基于与电位节点或者不存在（浮动）的电位节点连接的顺序。
图6，其包括图6A至图6B，示出了根据本发明的一个替代实施例图示串联电路中的局部分离的电容器的电容器阵列，其中图6A示出了示意性布局以及图6B示出了俯视图。
在本实施例中，第一元件C11和第三元件C21被放置为彼此靠近。类似地，第二元件C12、第四电容器C22和第六电容器C32被放置为彼此相邻。因此，电容器阵列仅在第二元件C12和第三元件C21之间易于短路。
参考图6B，第三金属线65可以使用如之前所述的通孔耦合至第三多条金属线50。进一步地，第一多条金属线30和第二多条金属线40被局部地分离至两个分隔的区域，工件100上方的第一区域R1和第二区域R2。第一区域R1包括第一元件C11、第三元件C21以及其它这种元件，而第二区域R2包括第二元件C12、第四元件C22、第六元件C32等。
参考图6A，本实施例的电容器阵列更不受由故障导致的短路的影响。如上所述，在本实施例中，第一多条金属线30被尽可能地从第二多条金属线40分离。因此，除了第三元件C21和第二元件C12，其他电容器是分离的。例如，在图6B中，在第二多条金属线40和第三多条金属线50上方形成的故障D1不能够短路在第一多条金属线30和第三多条金属线50之间的电容器元件以及第二多条金属线40和第三多条金属线50之间的电容器元件。因此，通过故障D2所示，只有故障的特定位置可以短路两个电容器。因此，这会大大减小两个电容器被短路的概率。
图7，其包括图7A至图7B，图示了根据本发明的一个替代实施例图示串联电路中像素化和局部分离的电容器的电容器阵列，其中图7A示出了示意性布局以及图7B示出了俯视图。
本实施例结合图5和图6中所描述的实施例。因此，在本实施例中，几个电容器组合在一起。例如，如图7A和图7B所示，第一组电容器元件（C11、C21、C31、C41、C51)形成在一起。第二组电容器元件（C12、C22、C32、C42、C52和C62)形成在一起。该串用第三组电容器元件(C61、C71、C81、C91、和C101)重复。奇数串的电容器元件耦合至第一电位节点V1和中间电位之间，而双数组的电容器元件（C12、C22、C32、C42、C52、C62）形成在第二电位节点V2和中间电位之间。进一步地，为提高可靠性，每一组电容器元件被细分为如图7B的布局所示。
参考图7B，第三金属线65在每几个连接后被中断。在各种实施例中，第三金属线65不是连续的单条线。相反，第三金属线65包括多个线段。线段可以连接所选择数量的电容器元件。在一个实施例中，线段可以是共线的。在另一个实施例中，线段可以是交错的。例如，在图7B中，第三金属线65的每个线段耦合至第三多条金属线50的仅仅三条金属线。在替代实施例中，第三金属线65的每个线段可以耦合至第三多条金属线50的两条或四条或五条金属线。
这种包括十二个电容器的图案再次重复（参见图7B中的虚线矩形）。
图8，其包括图8A至图8B，图示了根据本发明的一个替代实施例图示多于电容器串联的电容器阵列，其中图8A示出了示意性布局以及图8B示出了俯视图。
在各种实施例中，多于两个的电容器可以被串联堆叠。例如，图5至图7中描述的实施例可以包括多于两个的串联的电容器元件。如图示，在本实施例中，图5的实施例被修改为包括三个串联的电容器。在一个或多个实施例中，这可以通过修改第一竖直金属线60和第二竖直金属线70下方的通孔的位置实现。
因此，在本实施例中，形成了两条浮动的金属线。如图8B所示，第三多条金属线50和第四多条金属线45是浮动的，并且因此不直接电耦合至任何固定的电位节点。因此，在本实施例中，每一串具有三个电容器。例如，第一元件C11、第二元件C21、和第三元件C31形成第一列。第四元件C21、第五元件C22、和第六元件C32形成第二列，而第七元件C31、第八元件C32、和第九元件C33形成第三列，等等。
图9，其包括图9A至图9C，示出了根据本发明的一个替代实施例图示浮动电位的钳位的电容器阵列，其中图9A示出了示意性布局，图9B示出了俯视图，以及图9C示出了横截面视图。
参考图9A，在各种实施例中，例如之前描述的实施例，图4至图8可以进一步被修改为转换浮动节点至具有固定电位。例如，浮动节点的电位可以被固定至第一电位节点V1和第二电位节点V2之间的中间电位。这可以通过在第一电位节点V1和浮动节点之间增加第一电阻器R1，和在第二电位节点V2和浮动节点之间增加第二电阻器R2来实现。在各种实施例中，电阻器可以使用金属化层下方的多晶硅线80（图9B和图9C）实现。
相应地，在各种实施例中，电容器的可靠性可以通过堆叠大大提高而不显著地增加芯片上的面积消耗。在各种实施例中，有利的是，由于堆叠电容器的像素化，少数几个电容器的击穿不会使电容器阵列的电容量值显著地漂移。这使得堆叠电容器的使用相比于未像素化的堆叠电容器具有很强的吸引力。由于简单的连接原理，本发明的实施例可以不增加制造成本的设计成本而实现。在各种实施例中，竖直平行板电容器阵列的并联和串联（堆叠）电路可以在没有额外面积消耗的情况下实现。有利的是，在各种实施例中，连接原理可以通过仅仅改变两个金属化层（例如，最上层的金属线和通孔）改变。
图10，其包括图10A至图10C，图示了竖直平行板电容器，其中图10A示出了示意性电路，图10B示出了俯视图，以及图10C示出了3D透视图。如图10C所示，最后的金属层可以被用于连接下方的单条金属线，并且也可以被用于作为竖直电容器板的一部分。
电容器可以通过如图10A所示的布置多个并联电容器形成。这通过第一多条金属线30和第二多条金属线40的交替布置实现。第一多条金属线30耦合至第一竖直金属线60，而第二多条金属线40耦合至第二竖直金属线70。
如各种实施例中所述的，图10中所示的竖直平行板电容器可以用根据图1至图9中描述的本发明的实施例的电容器阵列替换。
图11示出了应用本发明实施例的本发明的一个实施例。
参考图11，框610，提供了第一电路，其可以为图10所示的电路。如框620所描述的，第一电路被转换为具有电容器阵列的第二电路。然后，如框630所描述的，第二电路使用半导体工艺制造。
虽然本发明已参照示例性实施例进行描述，这种描述并非旨在以限制性的意义进行解释。各种修改和示例性实施例的组合，以及本发明的其它实施例，通过参照描述对于本领域的技术人员将是显而易见的。作为图示，图5至图9中描述的实施例可以与替代实施例互相结合。因此，所附权利要求旨在涵盖任何这种修改或实施例。
尽管本发明及其优点已经被详细说明，应当理解的是，各种变化、替换和改动可以不脱离由所附权利要求所限定的本发明的精神和范围作出。例如，本领域技术人员容易理解，本文所描述的许多特征、功能、工艺和材料可以被改变但仍然在本发明的范围之内。
此外，本申请的范围并不旨在限于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。由于本领域普通技术人员将容易从本发明的公开理解，根据本发明可以利用可以执行基本上相同的功能或实现与本文所描述的相应的实施例基本上相同的结果的当前存在或待改进的过程、机器、制造、物质组成、装置、方法或步骤。相应地，所附权利要求旨在包括诸如这种过程、机器、制造、物质组成、装置、方法或步骤于其范围中。

Claims (42)

1.一种制造电容器阵列的方法，所述方法包括：
形成包括串联耦合的第一电容器元件和第二电容器元件的第一列；以及
形成包括串联耦合的第三电容器元件和第四电容器元件的第二列，其中所述第一列与所述第二列并联耦合，其中所述第二电容器元件被放置在金属化层内的所述第一电容器元件和所述第四电容器元件之间，其中所述第四电容器元件被放置在所述金属化层内的所述第二电容器元件和所述第三电容器元件之间。
2.根据权利要求1所述的方法，其中所述第一电容器元件包括第一板和第二板，其中所述第二电容器元件包括第三板和第四板，其中所述第二板和所述第三板包括公共的金属线。
3.根据权利要求2所述的方法，其中所述公共的金属线是浮动的。
4.根据权利要求2所述的方法，其中所述第一板通过第一电阻器耦合至所述第二板，其中所述第三板通过第二电阻器耦合至所述第四板。
5.根据权利要求4所述的方法，其中所述电容器阵列包括放置在工件上方的所述第一电容器元件和所述第二电容器元件下方的多晶硅线，其中所述第一电阻器包括所述多晶硅线的第一部分，并且其中所述第二电阻器包括所述多晶硅线的第二部分。
6.一种制造装置的方法，所述方法包括：
提供包括具有第一电容量和第一面积的单个电容器的第一电路设计；
通过用电容器阵列替换所述单个电容器而产生第二电路设计，所述电容器阵列包括：
多个列，所述多个列包括串联的电容器元件，所述多个列并联耦合以形成多个行，其中所述多个列中的每个电容器元件的电容量具有的值等于或小于所述第一电容量的值，其中所述多个列中的每个电容器元件具有的面积小于所述第一面积；以及
用包括在工件上方的金属化层中的所述电容器阵列的所述第二电路设计来制造电路。
7.根据权利要求6所述的方法，其中所述多个行中的行的数目与所述多个列中列的数目相同。
8.根据权利要求6所述的方法，其中所述电容器阵列是竖直平行板电容器阵列。
9.根据权利要求6所述的方法，其中所述电容器阵列的总面积与所述单个电容器的总面积基本相似。
10.根据权利要求6所述的方法，其中所述第一电路设计包括耦合至所述单个电容器的其它电路系统，并且其中所述第二电路设计包括以与所述单个电容器相同的方式耦合至所述电容器阵列的其它电路系统。
11.一种制造装置的方法，所述方法包括：
提供包括具有第一电容量的单个电容器的第一电路设计；
通过用电容器阵列替换所述单个电容器而产生第二电路设计，所述电容器阵列包括：
多个列，所述多个列包括串联的电容器元件，所述多个列并联耦合以形成多个行，其中所述多个列中的每个电容器元件的电容量具有所述第一电容量乘以换算系数的值，其中所述换算系数是所述多个列中的一列中的元件的总数量除以所述多个行的一行中的元件的总数量；以及
用包括工件上方的金属化层中的所述电容器阵列的所述第二电路设计来制造电路。
12.根据权利要求11所述的方法，其中所述单个电容器具有第一面积，并且其中所述多个列中的每个电容器元件具有的面积小于所述第一面积。
13.根据权利要求12所述的方法，其中所述电容器阵列的总面积与所述单个电容器的总面积基本相似。
14.根据权利要求11所述的方法，其中所述电容器阵列是竖直平行板电容器阵列。
15.根据权利要求11所述的方法，其中所述第一电路设计包括耦合至所述单个电容器的其它电路系统，并且其中所述第二电路设计包括以与所述单个电容器相同的方式耦合至所述电容器阵列的其它电路系统。
16.一种制造装置的方法，所述方法包括：
提供包括具有第一电容量的单个电容器的第一电路设计；
通过用具有所述第一电容量的电容器阵列替换所述单个电容器而产生第二电路设计，所述电容器阵列包括：
第一列，所述第一列包括串联耦合的第一电容器元件和第二电容器元件，
第二列，所述第二列包括串联耦合的第三电容器元件和第四电容器元件，其中所述第一列与所述第二列并联耦合；以及
用包括工件上方的所述电容器阵列的所述第二电路设计来制造电路，其中所述第一电容器元件、所述第二电容器元件、所述第三电容器元件、和所述第四电容器元件被放置在相同的金属化层，其中所述第二电容器元件被放置在金属化层内的所述第一电容器元件和所述第四电容器元件之间，其中所述第四电容器元件被放置在所述金属化层内的所述第二电容器元件和所述第三电容器元件之间。
17.根据权利要求16所述的方法，其中所述第一列包括与所述第一电容器元件和所述第二电容器元件串联的第五电容器元件，并且其中所述第二列包括与所述第三电容器元件和所述第四电容器元件串联的第六电容器元件。
18.根据权利要求17所述的方法，其中所述第五电容器元件被放置在所述第一电容器元件和所述第二电容器元件之间，其中所述第六电容器元件被放置在所述第三电容器元件和所述第四电容器元件之间。
19.根据权利要求16所述的方法，其中所述第一电容器元件包括第一板和第二板，其中所述第二电容器元件包括第三板和第四板，其中所述第二板和所述第三板包括公共的金属线。
20.根据权利要求19所述的方法，其中所述公共的金属线是浮动的。
21.根据权利要求19所述的方法，其中所述第一板通过第一电阻器耦合至所述第二板，其中所述第三板通过第二电阻器耦合至所述第四板。
22.根据权利要求21所述的方法，其中所述电路包括放置在所述工件上方的所述第一电容器元件和所述第二电容器元件下方的多晶硅线，其中所述第一电阻器包括所述多晶硅线的第一部分，以及其中所述第二电阻器包括所述多晶硅线的第二部分。
23.根据权利要求22所述的方法，其中所述第一电阻器和所述第二电阻器包括含有多晶硅线、扩散区、或者有源装置的电阻性装置。
24.根据权利要求16所述的方法，其中所述电容器阵列是竖直平行板电容器阵列。
25.一种电容器包括：
第一行，包括并联耦合的第一电容器元件和第二电容器元件；以及
第二行，包括并联耦合的第三电容器元件和第四电容器元件，其中所述第一行与所述第二行串联耦合，其中，在工件上方的金属化层中，所述第二电容器元件被放置所述第一电容器元件和所述第三电容器元件之间，其中，在所述金属化层中，所述第三电容器元件被放置在所述第二电容器元件和所述第四电容器元件之间，其中所述第一电容器元件、所述第二电容器元件、所述第三电容器元件、和所述第四电容器元件被放置在所述金属化层中。
26.根据权利要求25所述的电容器，其中所述第一电容器元件、所述第二电容器元件、所述第三电容器元件、和所述第四电容器元件具有相同的第一电容量。
27.根据权利要求25所述的电容器，其中所述第一行包括与所述第一电容器元件和所述第二电容器元件并联耦合的第五电容器元件，其中所述第二行包括与所述第三电容器元件和所述第四电容器元件并联耦合的第六电容器元件。
28.根据权利要求27所述的电容器，其中所述第一行包括与所述第一电容器元件和所述第二电容器元件并联耦合的第五电容器元件，其中所述第四电容器元件被放置在所述第三电容器元件和所述第五电容器元件之间。
29.根据权利要求25所述的电容器，其中所述电容器是竖直平行板电容器阵列。
30.根据权利要求25所述的电容器，其中所述第一电容器元件包括第一金属线和第二金属线，其中所述第二电容器元件包括所述第二金属线和第三金属线，其中所述第一电容器元件的所述第一金属线通过第一竖直金属线耦合至所述第二电容器元件的所述第三金属线，所述第一竖直金属线定向为在垂直于所述第一电容器元件和所述第二电容器元件的第一金属线和所述第三金属线的方向。
31.一种电容器，包括：
第一导线，被定向为沿第一方向放置在第一金属层中的衬底上方；
第二导线，被定向为沿所述第一方向放置在所述第一金属层中的所述衬底上方，并且电容性地耦合至所述第一导线；
第三导线，被定向为沿所述第一方向放置在所述第一金属层中的所述衬底上方，所述第二导线被放置在所述第一导线和所述第三导线之间；
第一垂直导线，被定向为沿第二方向放置在所述第一金属层上方第二金属层中，其中所述第一导线耦合至所述第一垂直导线，其中所述第一方向垂直于所述第二方向；以及
第二垂直导线，被定向为沿所述第二方向放置在所述第二金属层中，其中所述第二垂直导线耦合至所述第三导线，其中所述第一垂直导线耦合至第一电位节点，其中所述第二垂直导线耦合至第二电位节点。
32.根据权利要求31所述的电容器，其中所述第三导线电容性地耦合至所述第二导线。
33.根据权利要求31所述的电容器，其中所述第二导线是浮动的。
34.根据权利要求31所述的电容器，其中所述第二导线通过第一电阻器耦合至所述第一电位节点，并且通过第二电阻器耦合至所述第二电位节点。
35.根据权利要求34所述的电容器，其中所述第一电阻器是多晶硅线的第一部分，其中所述第二电阻器是所述多晶硅线的第二部分。
36.根据权利要求34所述的电容器，其中所述第一电阻器和所述第二电阻器包括含有多晶硅线、扩散区、或者有源装置的电阻装置。
37.根据权利要求31所述的电容器，进一步包括：
第四导线，被定向为沿所述第一方向放置在所述第一金属层中的所述衬底上方，其中所述第四导线电容性地耦合至所述第三导线；以及
第五导线，被定向为沿所述第一方向放置在所述第一金属层中的所述衬底上方，其中所述第五导线电容性地耦合至所述第四导线，其中所述第四导线被放置在所述第三导线和所述第五导线之间，其中所述第五导线耦合至所述第二垂直导线。
38.根据权利要求37所述的电容器，进一步包括被定向为沿所述第二方向放置在所述第二金属层中的第三垂直导线，并且其中所述第二导线和所述第四导线耦合至所述第三垂直导线。
39.根据权利要求38所述的电容器，进一步包括：
第六导线，被定向为沿所述第一方向放置在所述第一金属层中的所述衬底上方，其中所述第六导线电容性地耦合至所述第五导线；以及
第七导线，被定向为沿所述第一方向放置在所述第一金属层中的所述衬底上方，其中所述第七导线电容性地耦合至所述第六导线，其中所述第六导线被放置在所述第五导线和所述第七导线之间。
40.根据权利要求39所述的电容器，其中所述第六导线耦合至第四垂直导线，并且其中所述第七导线耦合至所述第二垂直导线。
41.根据权利要求39所述的电容器，其中所述第六导线耦合至所述第三垂直导线，并且其中所述第七导线耦合至所述第二垂直导线。
42.根据权利要求31所述的电容器，进一步包括：
第四导线，被定向为沿所述第一方向放置在所述第一金属层中的所述衬底上方，其中所述第四导线被放置在所述第二导线和所述第三导线之间，其中所述第四导线电容性地耦合至所述第二导线和所述第三导线。
CN201410090637.4A 2013-03-13 2014-03-12 集成电路中的电容器及其制造方法 Active CN104051233B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/798,898 US9508788B2 (en) 2013-03-13 2013-03-13 Capacitors in integrated circuits and methods of fabrication thereof
US13/798,898 2013-03-13

Publications (2)

Publication Number Publication Date
CN104051233A true CN104051233A (zh) 2014-09-17
CN104051233B CN104051233B (zh) 2017-10-13

Family

ID=51419123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410090637.4A Active CN104051233B (zh) 2013-03-13 2014-03-12 集成电路中的电容器及其制造方法

Country Status (3)

Country Link
US (2) US9508788B2 (zh)
CN (1) CN104051233B (zh)
DE (1) DE102014103294A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962909A (zh) * 2017-05-19 2018-12-07 爱思开海力士有限公司 包括电容器的半导体存储装置
CN109716520A (zh) * 2016-09-26 2019-05-03 美光科技公司 用于半导体电路布局的设备及方法
CN110444399A (zh) * 2018-05-02 2019-11-12 苹果公司 在带有多图案化的技术中带有相关误差抑制和改进的系统不匹配的电容器结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101831346B1 (ko) 2015-08-07 2018-02-23 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
DE102015115442A1 (de) 2015-09-14 2017-03-30 Epcos Ag Elektronisches Bauelement und elektronische Signalverarbeitungseinheit mit einem solchen Bauelement
KR20170114398A (ko) * 2016-04-04 2017-10-16 에스케이하이닉스 주식회사 아날로그 캐패시터
US10686031B2 (en) * 2018-03-27 2020-06-16 Qualcomm Incorporated Finger metal-oxide-metal (FMOM) capacitor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1151613A (zh) * 1995-09-04 1997-06-11 三菱电机株式会社 具有优良面积利用率的电容元件的半导体器件
US20070296013A1 (en) * 2006-06-26 2007-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
CN101672900A (zh) * 2008-09-09 2010-03-17 光宝科技股份有限公司 电源装置及电源阵列的测试方法
WO2012065229A1 (en) * 2010-11-18 2012-05-24 The Silanna Group Pty Ltd Single-chip integrated circuit with capacitive isolation
US20130049086A1 (en) * 2011-08-30 2013-02-28 SK Hynix Inc. Semiconductor device and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249559A (ja) 2002-02-22 2003-09-05 Handotai Rikougaku Kenkyu Center:Kk 多層配線装置および配線方法並びに配線特性解析・予測方法
TWI248096B (en) 2003-09-23 2006-01-21 Samsung Electronics Co Ltd On-chip bypass capacitor and method of manufacturing the same
KR100672673B1 (ko) 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 커패시터 구조 및 그 제조방법
DE102005056906B4 (de) 2005-11-29 2010-01-07 Infineon Technologies Ag Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung
JP5214169B2 (ja) 2007-05-17 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
US20090014832A1 (en) 2007-07-09 2009-01-15 Peter Baumgartner Semiconductor Device with Reduced Capacitance Tolerance Value
US8138539B2 (en) 2007-11-29 2012-03-20 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US8436408B2 (en) 2008-09-17 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with decoupling capacitor design
US8618635B2 (en) 2010-10-27 2013-12-31 Infineon Technologies Ag Capacitors in integrated circuits and methods of fabrication thereof
JP5569354B2 (ja) 2010-11-17 2014-08-13 富士通セミコンダクター株式会社 キャパシタおよび半導体装置
US8963286B2 (en) 2011-05-09 2015-02-24 Marvell International Ltd. Finger metal oxide metal capacitor structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1151613A (zh) * 1995-09-04 1997-06-11 三菱电机株式会社 具有优良面积利用率的电容元件的半导体器件
US20070296013A1 (en) * 2006-06-26 2007-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
CN101672900A (zh) * 2008-09-09 2010-03-17 光宝科技股份有限公司 电源装置及电源阵列的测试方法
WO2012065229A1 (en) * 2010-11-18 2012-05-24 The Silanna Group Pty Ltd Single-chip integrated circuit with capacitive isolation
US20130049086A1 (en) * 2011-08-30 2013-02-28 SK Hynix Inc. Semiconductor device and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109716520A (zh) * 2016-09-26 2019-05-03 美光科技公司 用于半导体电路布局的设备及方法
CN109716520B (zh) * 2016-09-26 2023-09-29 美光科技公司 用于半导体电路布局的设备及方法
CN108962909A (zh) * 2017-05-19 2018-12-07 爱思开海力士有限公司 包括电容器的半导体存储装置
CN108962909B (zh) * 2017-05-19 2021-07-30 爱思开海力士有限公司 包括电容器的半导体存储装置
CN110444399A (zh) * 2018-05-02 2019-11-12 苹果公司 在带有多图案化的技术中带有相关误差抑制和改进的系统不匹配的电容器结构
CN110444399B (zh) * 2018-05-02 2022-08-05 苹果公司 在带有多图案化的技术中带有相关误差抑制和改进的系统不匹配的电容器结构

Also Published As

Publication number Publication date
US10446534B2 (en) 2019-10-15
US20170033095A1 (en) 2017-02-02
CN104051233B (zh) 2017-10-13
US20140273394A1 (en) 2014-09-18
US9508788B2 (en) 2016-11-29
DE102014103294A1 (de) 2014-09-18

Similar Documents

Publication Publication Date Title
CN104051233B (zh) 集成电路中的电容器及其制造方法
US8138539B2 (en) Semiconductor devices and methods of manufacture thereof
KR100793200B1 (ko) 집적 회로를 위한 개선된 서로 맞물린 용량성 구조
CN101533838B (zh) 与气隙结合的金属-氧化物-金属电容器
US8817451B2 (en) Semiconductor devices and methods of manufacture thereof
KR20010082647A (ko) 집적 회로에 사용하기 위한 서로 맞물린 커패시터 구조체
JP2004214668A (ja) Ｍｉｍキャパシタおよびその作製方法
CN101414606A (zh) 半导体器件中的叠层电容器及其制造方法
US10008560B2 (en) Capacitors in integrated circuits and methods of fabrication thereof
US20100090308A1 (en) Metal-oxide-metal capacitors with bar vias
US7678659B2 (en) Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
US7960811B2 (en) Semiconductor devices and methods of manufacture thereof
US6800923B1 (en) Multilayer analog interconnecting line layout for a mixed-signal integrated circuit
US20140151848A1 (en) Mimcap structure in a semiconductor device package
US8748257B2 (en) Semiconductor devices and methods of manufacture thereof
WO2010131079A1 (en) Semiconductor Device Comprising a Metal System Including a Separate Inductor Metal Layer
US6909591B2 (en) Complimentary metal oxide semiconductor capacitor and method for making same
TW201545184A (zh) 電容器結構及其製造方法
KR20060067389A (ko) 높은 정전용량을 갖는 금속-절연체-금속 커패시터의 제조방법
KR100834238B1 (ko) 엠아이엠 캐퍼시터를 가지는 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant