CN103985645A - 一种半导体封装件及制造方法 - Google Patents

一种半导体封装件及制造方法 Download PDF

Info

Publication number
CN103985645A
CN103985645A CN201410228272.7A CN201410228272A CN103985645A CN 103985645 A CN103985645 A CN 103985645A CN 201410228272 A CN201410228272 A CN 201410228272A CN 103985645 A CN103985645 A CN 103985645A
Authority
CN
China
Prior art keywords
semiconductor chip
open area
groove
packaged
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410228272.7A
Other languages
English (en)
Other versions
CN103985645B (zh
Inventor
周刚
徐锋
代啸宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Jingxin Sensor Technology Co ltd
Original Assignee
BEIJING BEETECH TECHNOLOGY Inc
WUXI BICHUANG SENSING TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING BEETECH TECHNOLOGY Inc, WUXI BICHUANG SENSING TECHNOLOGY Co Ltd filed Critical BEIJING BEETECH TECHNOLOGY Inc
Priority to CN201410228272.7A priority Critical patent/CN103985645B/zh
Publication of CN103985645A publication Critical patent/CN103985645A/zh
Application granted granted Critical
Publication of CN103985645B publication Critical patent/CN103985645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体封装件及其制造方法，在半导体芯片顶面的预定义封装开口区形成至少一圈环绕封装开口区域中心的沟槽，以在进行压膜工艺发生封装胶体溢胶时，溢胶可沿沟槽扩散，有效的改变了溢胶的形貌，提高半导体封装件批量生产时的一致性的同时，降低溢胶对半导体封装件温度特性的不良影响。

Description

一种半导体封装件及制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体封装件及其制造方法。
背景技术
传统以引线框架为芯片承载件的半导体封装件，例如四方扁平式半导体封装件(Quad Flat Package，QFP)或四方扁平无管脚式(Quad Flat Non-leaded，QFN)半导体封装件等，制作方式均是在一具有芯片座及多个管脚的引线框架上粘置半导体芯片，通过多条引线典型连接该芯片表面的焊垫与其对应的多条管脚，以封装胶体包覆该芯片及引线形成半导体封装件。
针对不同的半导体芯片及其工作特性，现有技术中会对封装工艺进行一定的变化。典型的，针对压阻式压力传感器芯片，多采用QFN开口封装工艺，如图1所示，压阻式压力传感器芯片封装件包括具有芯片座11以及多个管脚12的引线框架、压阻式压力传感器芯片13以及封装胶体；其中，压阻式压力传感器芯片13下表面置于芯片座11之上，引线14一端连接压阻式压力传感器芯片13的焊盘(未示出)，另一端连接管脚12，使压阻式压力传感器芯片13与管脚电连接；封装胶体15包覆压阻式压力传感器芯片13及引线形成半导体封装件，且封装胶体15在压阻式压力传感器芯片13顶面形成一个开口16，暴露部分压阻式压力传感器芯片13，以便于压阻式压力传感器芯片13通过开口16散逸热量。但是，在实际的封装胶体的模压工序时，会出现封装胶体15向开口16溢胶的问题，如图1所示，由于封装胶体15具有一定的流动性，因此，会导致压阻式压力传感器芯片13暴露于开口16的部分表面出现溢胶15a，从而影响压阻式压力传感器芯片13通过开口16散逸热量，降低传感器的温度特性，并且由于溢胶的产生具有随机性，因此会导致批量生产的封装件一致性差。
发明内容
有鉴于此，本发明提供了一种半导体封装件及其制造方法，以提高传感器的温度特性，解决批量生产中的一致性问题。
本发明采用的技术手段如下：一种半导体封装件的制造方法，包括：
提供待封装半导体芯片，所述待封装半导体芯片的顶面具有预定义的封装开口区域；
在所述待封装半导体芯片的顶面形成光敏涂覆层；
对所述光敏涂覆层进行曝光显影，以在位于所述封装开口区域的所述光敏涂覆层中形成至少一圈环绕所述封装开口区域中心的沟槽；
将待封装半导体芯片的底面设置于引线框架的芯片座；
通过打线工艺将引线一端与所述待封装半导体芯片的焊盘键合，将引线另一端与所述引线框架的管脚键合；
执行压膜工艺，以利用封装胶体包覆所述待封装半导体芯片及引线，并暴露预定义的封装开口区域。
进一步，所述沟槽的个数为多个，每圈所述沟槽的形貌为矩形，且多个所述沟槽之间以所述封装开口区域中心为中心点，由内向外彼此嵌套。
进一步，对所述光敏涂层进行曝光显影时，在由内向外彼此嵌套的所述沟槽中，除最内侧所述沟槽外，在两相邻的沟槽之间形成导流槽。
进一步，对所述光敏涂层进行曝光显影时，所述沟槽及导流槽底部均暴露所述待封装半导体芯片的顶面。
本发明还提供了一种半导体封装件，包括半导体芯片、引线、引线框架以及封装胶体，所述半导体芯片的顶面预定义有封装开口区域，且在所述封装开口区域的半导体芯片的顶面形成有至少一圈环绕所述封装开口区域中心的沟槽；
所述引线框架包括芯片座及管脚，所述半导体芯片的底面设置于所述芯片座；所述引线一端与所述半导体芯片的焊盘键合，另一端与所述管脚键合；
所述封装胶体包覆所述半导体芯片及引线，并在半导体芯片顶面形成一个开口，所述开口暴露预定义的所述封装开口区域。
进一步，所述沟槽的个数为多个，每圈所述沟槽的形貌为矩形，且多个所述沟槽之间以所述封装开口区域中心为中心点，由内向外彼此嵌套。
进一步，对所述光敏涂层进行曝光显影时，在由内向外彼此嵌套的所述沟槽中，除最内侧所述沟槽外，在两相邻的沟槽之间形成导流槽。
进一步，所述沟槽及导流槽底部均暴露所述待封装半导体芯片的顶面。
本发明所提供的半导体封装件及其制造方法，在半导体芯片顶面的预定义封装开口区形成至少一圈环绕封装开口区域中心的沟槽，以在进行压膜工艺发生封装胶体溢胶时，溢胶可沿沟槽扩散，有效的改变了溢胶的形貌，提高半导体封装件批量生产时的一致性的同时，降低溢胶对半导体封装件温度特性的不良影响。
附图说明
图1为现有技术中QFN开口封装工艺结构示意图；
图2为本发明半导体封装件制造方法流程图；
图3a-3d为本发明半导体封装制造方法的流程结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
本发明提供了一种半导体封装件的制造方法，如图2所示，包括：
提供待封装半导体芯片，待封装半导体芯片的顶面具有预定义的封装开口区域；
在待封装半导体芯片的顶面形成光敏涂覆层；
对光敏涂覆层进行曝光显影，以在位于封装开口区域的光敏涂覆层中形成至少一圈环绕所述封装开口区域中心的沟槽；
将待封装半导体芯片的底面设置于引线框架的芯片座；
通过打线工艺将引线一端与待封装半导体芯片的焊盘键合，将引线另一端与引线框架的管脚键合；
执行压膜工艺，以利用封装胶体包覆待封装半导体芯片及引线，并暴露预定义的封装开口区域。
作为本申请一种半导体封装件的制造方法的典型实施例，如图3a-3d所示：
首先，如图3a所示，提供待封装半导体芯片20，待封装半导体芯片的顶面具有预定义的封装开口区域A；
在待封装半导体芯片20的顶面形成光敏涂覆层21，光敏涂覆层21的材料可以选用光刻胶；
如图3b所示并参照图3a，对光敏涂覆层21进行曝光显影，以在位于半导体开口区域A的光敏涂覆21中形成至少一圈环绕待封装开口区域中心C的沟槽22；在本实施例中，每个沟槽22的形貌优选为矩形，多个沟槽22分别环绕封装开口区域中心C一圈，且多个沟槽22之间以封装开口区域中心C为中心点，由内向外彼此嵌套；在此基础上为了应对大量的溢胶，避免溢胶在沟槽22中分配不均，在本实施例中，如图3c所示，除最内侧沟槽22外，两相邻矩形沟槽之间形成导流槽22a，进一步，为了保证曝光显影后的光敏涂层21覆盖半导体芯片20顶面的面积，沟槽22及导流槽22a底部均暴露待封装半导体芯片20的顶面；
如图3d所示，将待封装半导体芯片20的底面设置于引线框架的芯片座23；通过打线工艺将引线24一端与待封装半导体芯片的焊盘(未示出)键合，将引线24另一端与引线框架的管脚25键合；
如图3d所示，执行压膜工艺，以利用封装胶体26包覆待封装半导体芯片20及引线24，并暴露预定义的封装开口区域A。
在执行压膜工艺时，若封装胶体26产生溢胶，则溢胶首先会沿沟槽22发生扩散，若产生大量溢胶，则由导流槽22a进行导流，使沟槽22中的溢胶分配的更为均匀，并且由于最内侧沟槽中没有形成导流槽22a，因此，不会将多余的溢胶引入封装开口区域的中心位置，有效的改变了溢胶的形貌，提高半导体封装件批量生产时的一致性的同时，降低溢胶对半导体封装件温度特性的不良影响。
本发明还提供了一种根据上述方法制造的半导体封装件。
采用本发明提供的半导体封装件及其制造方法，在半导体芯片顶面的预定义封装开口区形成至少一圈环绕封装开口区域中心的沟槽，以在进行压膜工艺发生封装胶体溢胶时，溢胶可沿沟槽扩散，有效的改变了溢胶的形貌，提高半导体封装件批量生产时的一致性的同时，降低溢胶对半导体封装件温度特性的不良影响。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (8)

1.一种半导体封装件的制造方法，其特征在于，包括：
提供待封装半导体芯片，所述待封装半导体芯片的顶面具有预定义的封装开口区域；
在所述待封装半导体芯片的顶面形成光敏涂覆层；
对所述光敏涂覆层进行曝光显影，以在位于所述封装开口区域的所述光敏涂覆层中形成至少一圈环绕所述封装开口区域中心的沟槽；
将待封装半导体芯片的底面设置于引线框架的芯片座；
通过打线工艺将引线一端与所述待封装半导体芯片的焊盘键合，将引线另一端与所述引线框架的管脚键合；
执行压膜工艺，以利用封装胶体包覆所述待封装半导体芯片及引线，并暴露预定义的封装开口区域。
2.根据权利要求1所述的方法，其特征在于，所述沟槽的个数为多个，每圈所述沟槽的形貌为矩形，且多个所述沟槽之间以所述封装开口区域中心为中心点，由内向外彼此嵌套。
3.根据权利要求2所述的方法，其特征在于，对所述光敏涂层进行曝光显影时，在由内向外彼此嵌套的所述沟槽中，除最内侧所述沟槽外，在两相邻的沟槽之间形成导流槽。
4.根据权利要求3所述的方法，其特征在于，对所述光敏涂层进行曝光显影时，所述沟槽及导流槽底部均暴露所述待封装半导体芯片的顶面。
5.一种半导体封装件，包括半导体芯片、引线、引线框架以及封装胶体，其特征在于，所述半导体芯片的顶面预定义有封装开口区域，且在所述封装开口区域的半导体芯片的顶面形成有至少一圈环绕所述封装开口区域中心的沟槽；
所述引线框架包括芯片座及管脚，所述半导体芯片的底面设置于所述芯片座；所述引线一端与所述半导体芯片的焊盘键合，另一端与所述管脚键合；
所述封装胶体包覆所述半导体芯片及引线，并在半导体芯片顶面形成一个开口，所述开口暴露预定义的所述封装开口区域。
6.根据权利要求5所述的半导体封装件，其特征在于，所述沟槽的个数为多个，每圈所述沟槽的形貌为矩形，且多个所述沟槽之间以所述封装开口区域中心为中心点，由内向外彼此嵌套。
7.根据权利要求6所述的半导体封装件，其特征在于，在由内向外彼此嵌套的所述沟槽中，除最内侧所述沟槽外，在两相邻的沟槽之间形成导流槽。
8.根据权利要求7所述的半导体封装件，其特征在于，所述沟槽及导流槽底部均暴露所述待封装半导体芯片的顶面。
CN201410228272.7A 2014-05-27 2014-05-27 一种半导体封装件及制造方法 Active CN103985645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410228272.7A CN103985645B (zh) 2014-05-27 2014-05-27 一种半导体封装件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410228272.7A CN103985645B (zh) 2014-05-27 2014-05-27 一种半导体封装件及制造方法

Publications (2)

Publication Number Publication Date
CN103985645A true CN103985645A (zh) 2014-08-13
CN103985645B CN103985645B (zh) 2017-02-15

Family

ID=51277563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410228272.7A Active CN103985645B (zh) 2014-05-27 2014-05-27 一种半导体封装件及制造方法

Country Status (1)

Country Link
CN (1) CN103985645B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711319A (zh) * 2016-12-23 2017-05-24 无锡市好达电子有限公司 Csp封装的声表面波滤波器芯片隔离槽
WO2018126336A1 (zh) * 2017-01-03 2018-07-12 深圳市汇顶科技股份有限公司 一种封装芯片的基板结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
CN1221982A (zh) * 1997-11-21 1999-07-07 罗姆股份有限公司 半导体装置及其制造方法
US6724080B1 (en) * 2002-12-20 2004-04-20 Altera Corporation Heat sink with elevated heat spreader lid
US20040164390A1 (en) * 2003-02-26 2004-08-26 Sung-Fei Wang [semiconductor package with a heat spreader]
US20040217485A1 (en) * 2003-05-02 2004-11-04 Advanced Semiconductor Engineering Inc. Stacked flip chip package
CN102362347A (zh) * 2009-01-20 2012-02-22 阿尔特拉公司 具有布置在插入层上的电容器的集成电路封装件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
CN1221982A (zh) * 1997-11-21 1999-07-07 罗姆股份有限公司 半导体装置及其制造方法
US6724080B1 (en) * 2002-12-20 2004-04-20 Altera Corporation Heat sink with elevated heat spreader lid
US20040164390A1 (en) * 2003-02-26 2004-08-26 Sung-Fei Wang [semiconductor package with a heat spreader]
US20040217485A1 (en) * 2003-05-02 2004-11-04 Advanced Semiconductor Engineering Inc. Stacked flip chip package
CN102362347A (zh) * 2009-01-20 2012-02-22 阿尔特拉公司 具有布置在插入层上的电容器的集成电路封装件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711319A (zh) * 2016-12-23 2017-05-24 无锡市好达电子有限公司 Csp封装的声表面波滤波器芯片隔离槽
WO2018126336A1 (zh) * 2017-01-03 2018-07-12 深圳市汇顶科技股份有限公司 一种封装芯片的基板结构

Also Published As

Publication number Publication date
CN103985645B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
CN101656234B (zh) 先进四方扁平无引脚封装结构及其制造方法
TWI455213B (zh) 無外引腳封裝結構及其製作方法
TWI419290B (zh) 四方扁平無引腳封裝及其製作方法
JP2012227445A (ja) 半導体装置及びその製造方法
JP5278037B2 (ja) 樹脂封止型半導体装置
CN103985645A (zh) 一种半导体封装件及制造方法
CN106373896A (zh) 芯片封装制程及芯片封装体
US20190096788A1 (en) Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN201838581U (zh) 四面无引脚封装结构
CN103779306B (zh) 一种封装结构、封装方法及在封装方法中使用的模板
TWI734109B (zh) 封裝結構及其製作方法
CN106373935A (zh) 一种无基岛框架封装工艺及其封装结构
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN103107145A (zh) 半导体封装件、预制导线架及其制法
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
CN107086182B (zh) 一种低成本的智能芯片载带以及制造方法
CN100394569C (zh) 防止封装元件溢胶的方法
JP2008182060A (ja) 半導体装置の製造方法
CN201149867Y (zh) 无引脚半导体封装结构
JP5585637B2 (ja) 樹脂封止型半導体装置用フレーム
WO2013037188A1 (en) Pre-encapsulated islandless lead frame structures and manufacturing method
CN216818282U (zh) 一种半导体封装设备
JP2015503233A (ja) バレルめっきクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法
CN103779287B (zh) 超薄微型贴片微功耗声控传感器用封装芯片及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 214024 floor, building B, No. 789 South Lake Avenue, Wuxi, Jiangsu, China

Patentee after: WUXI BEETECH SENSOR Inc.

Patentee after: BEIJING WILL CREATE TECHNOLOGY Co.,Ltd.

Address before: 214024 floor, building B, No. 789 South Lake Avenue, Wuxi, Jiangsu, China

Patentee before: WUXI BEETECH SENSOR Inc.

Patentee before: BEIJING BEETECH TECHNOLOGY CO.,LTD.

CP03 Change of name, title or address
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230626

Address after: 233010 6 # factory building in the intelligent display industrial park at the west side of H-2 Road, the south side of Xinghua Road, Changqing Township, Yuhui District, Bengbu Free Trade Pilot Zone, Bengbu City, Anhui Province

Patentee after: Anhui Jingxin Sensor Technology Co.,Ltd.

Address before: 214024 5 building, No. 789 nanhu road, Nanchang District, Wuxi, Jiangsu Province, B

Patentee before: WUXI BEETECH SENSOR Inc.

Patentee before: BEIJING WILL CREATE TECHNOLOGY Co.,Ltd.