CN1221982A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN1221982A CN1221982A CN 98125104 CN98125104A CN1221982A CN 1221982 A CN1221982 A CN 1221982A CN 98125104 CN98125104 CN 98125104 CN 98125104 A CN98125104 A CN 98125104A CN 1221982 A CN1221982 A CN 1221982A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- semiconductor chip
- membranaceous
- circuit board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Micromachines (AREA)
Abstract
一种半导体装置包含膜状底板和在这个膜状底板的表面上按叠层状接合的半导体芯片。上述半导体芯片具有形成多个端子垫片的主面,上述膜状底板除了在其底面配设有按矩阵状并排的多个用于外部连接的接线端部外,在其表面上还形成有与各个用于外部连接的接线端部导通的多个模式布线,而且,要使上述膜状底板表面的各个模式布线分别与在上述半导体芯片的主面上形成的端子垫片导电连接。
Description
本发明涉及一种半导体装置及其制造方法,具体来说,是一种具有使封装尺寸小型化、在这个封装的底面形成了按矩阵状并排的多个用于外部连接的接线端的形式的半导体装置及其制造方法。
具有BGA(Ball Grid Array)封装或者称作分区阵列封装的封装形式的半导体装置是具有在底面上形成按矩阵状并排的多个用于外部连接的接线端部且在绝缘底板上叠层配置着半导体芯片的基本构造。以往,通常采用由玻璃环氧树脂组成的刚性底板作为绝缘底板。这个刚性底板除了在其底面配设有由焊球组成的按矩阵状并排的多个用于外部连接的接线端部外,另外,在其表面上还形成有与各个用于外部连接的接线端部导通的和使半导体芯片的各端子垫片与各个用于外部连接的接线端部导通的模式布线。用于外部连接的接线端部的形成是通过在绝缘底板上设置按矩阵状并排的多个孔、然后使各模式布线的一部分布向与底板的底面相对应的孔内、再把焊球装入孔内、通过加热熔融使焊料的一部分与模式布线相连接而进行的。由此,形成了与绝缘底板表面的模式布线导通,且从绝缘底板的底面凸出规定量的凸缘状的用于外部连接的接线端部。因如上所形成的多个用于外部连接的接线端部在封装的底面按矩阵状并排,使得封装尺寸变小,因此,这种半导体装置成为可适用于对主印刷电路板的高密度安装。
可是,因上述以往的半导体装置采用由玻璃环氧树脂组成的刚性底板作为半导体芯片叠层的绝缘底板,具有如下该解决的问题。
第1、刚性底板的厚度占整个半导体装置厚度的比例偏大,使这个半导体装置在厚度方向的小型化受到限制,而且对减轻重量也受到限制。
第2,玻璃环氧树脂制的刚性底板和半导体芯片的热膨胀率相差较大,因此,在主印刷电路板上安装半导体装置时,因受热的影响,可能会在半导体芯片和绝缘底板之间发生机械接合脱落或电性连接中断。
第3、因刚性底板具有相当的厚度,很难使在这个刚性底板的底面应该配置的用于外部连接的接线端部的配置密度高于规定的密度。具体来说,如上所述,这个用于外部连接的接线端部是通过在绝缘底板上所开的孔中装入焊球、加热这些焊球使之与孔上面的模式布线接合而形成的。因此,为形成从绝缘底板的底面凸出规定量的形状的用于外部连接的接线端部,在绝缘底板上该开的孔要大些,而且,要往这个孔里装的焊球也要大些。因此,无法提高这个用于外部连接的接线端部的配置密度,这就意味着为构成这种半导体装置可使用的半导体芯片的端子数是有限的,无法充分满足高密度安装的要求。而且还增加了焊料的使用量,这会产生成本增加的问题。
因此,本发明的目的在于提供一种半导体装置,这种装置具备有在封装的底面按矩阵状配置用于外部连接的接线端部的形式,而且可以使得在在厚度方向的尺寸更加小型化、轻量化。
本发明另外的目的在于提供一种半导体装置,它具备有在封装的底面按矩阵状配置用于外部连接的接线端部的形式,可以使用端子数较多的半导体芯片作为内置半导体芯片。
本发明还有的另一目的在于提供一种比较有效的制造半导体装置的方法,具备有在封装的底面按矩阵状配置用于外部连接的接线端部的形式,而且可以使得在在厚度方向的尺寸更加小型化、轻量化,或者可以使用端子数较多的半导体芯片作为内置半导体芯片。
本发明提供一种具有如下构成的半导体装置。
具体来说,这个半导体装置是包含膜状底板和在这个膜状底板的表面上按叠层状接合的半导体芯片的半导体装置,其特征在于上述半导体芯片具有形成多个端子垫片的主面,上述膜状底板除了在其底面配设有按矩阵状并排的多个用于外部连接的接线端部外,在其表面上还形成有与各个用于外部连接的接线端部导通的多个模式布线,而且,要使上述膜状底板上面的各个模式布线分别与在上述半导体芯片的主面上形成的端子垫片导电连接。
适合使用的膜状底板比如是在厚度为数十微米的聚酰亚胺膜的基材上形成箔状的用铜等材料制的模式布线。这个底板因是膜状的,所以可弯曲。这个半导体装置因其绝缘底板是如上所述的膜状的,因此,与以往例相比整体厚度缩短了相当多,重量也减轻了。而且,可以使用于外部连接的接线端部的配置更密集。还有,因底板因是膜状的,即便这个底板和半导体芯片的热膨胀率有差别,在半导体装置安装时,也不会因所受的热的影响使得半导体芯片从底板上脱落。
在理想的实施例中,上述各个用于外部连接的接线端部的形成是通过把上述模式布线的一部分朝向膜状底板的底面布向在这个膜状底板上形成的孔上、然后把焊球装入孔内使其一部分朝着膜状底板的底面凸出。
因底板因是膜状的,在使这个底板上的模式布线导通的同时,也可以使形成从底板的底面凸出规定量的用于外部连接的接线端部的焊球变小,而且,也可使装填该焊球的孔变小。因此,可以密集地配置这个用于外部连接的接线端部。而这意味着可以使用端子数较多的半导体芯片。
还有,在理想的实施例中,上述半导体芯片的各端子垫片在被形成为凸缘状的同时,上述半导体芯片其主面向下并接合在上述膜状底板的表面上,而且,上述各凸缘状的端子垫片与上述膜状底板的模式布线相向并与之导通。
在这个实施例中,对于膜状底板,半导体芯片是以面朝下的方式接合的。这种情况下,半导体芯片主面的各端子垫片半直接地与膜状底板的模式布线导通,从而,半导体芯片主面被膜状底板所覆盖,因此,没有必要用树脂封装把芯片整体封住。所以,这个实施例的半导体装置的平面大小基本上与半导体芯片的大小相同。
在理想的实施例中,还可以通过在上述半导体芯片和上述膜状底板之间加入树脂粘合剂使得上述半导体芯片和上述膜状底板机械性地接合着,同时,使上述半导体芯片的端子垫片和上述膜状底板的模式布线导电连接。
比如可以采用在环氧树脂中掺入导电微粒所形成的所谓非均匀性导电板或用非均匀性导电粘合剂作为上述树脂粘合剂,因此,在这个实施例中,膜状底板和在这个底板上主面相向的半导体芯片之间加入了非均匀性导电板或非均匀性导电粘合剂,在加热状态下两者之间只是互相挤压,在使半导体芯片上的端子垫片和膜状底板的模式布线之间合理地导通的同时还使两者之间完成机械性的接合。
还有,在理想的实施例中,还可以用含有多孔性树脂的粘合剂作为上述树脂粘合剂。
因在上述树脂粘合剂中含有多孔性树脂,树脂粘合剂自身就具有多孔性,透气性非常好。因此,即便在上述树脂粘合剂的内部含有水分或气泡的状态下加热了树脂粘合剂,体积膨胀了的水分或胀大了的气泡也不会残留在树脂粘合剂的内部,这些会被排到树脂粘合剂的外面。也就是说,即便在对通过上述树脂粘合剂连接的半导体芯片和膜状底板加了热的情况下,也不会通过水分的体积膨胀和气泡的胀大对半导体芯片产生应力作用或者产生使半导体芯片和膜状底板分离的应力作用。
还有,在理想的实施例中,在上述树脂粘合剂的周围及上述半导体芯片的周围由保护树脂围着。
在这个实施例中,因在半导体芯片和膜状底板之间的接合部分(树脂粘合剂)的周围由保护树脂围着,可以避免不纯物入侵到上述接合部分(树脂粘合剂内)。而且,由于在半导体芯片的周围由保护树脂围着,半导体芯片的周围受到保护,使得半导体芯片对外力的抵抗力增强。当然,可以采用含有多孔性树脂的东西作为上述保护树脂,在此情况下,不会因为由保护树脂围在上述树脂粘合剂的周围而影响上述树脂粘合剂的通气性。
还有,在理想的实施例中,上述保护树脂可以围到上述半导体芯片的表面。
如果这样做的话,在半导体芯片上部的角部就由保护树脂围着而受到保护。因此,即便在裸芯片的状态下把半导体芯片接合在上述膜状底板上,也不会在操作时因外力作用使半导体芯片缺损。
还有,在理想的实施例中,上述多孔性树脂可以使用酚醛类的热固化性树脂。而且,在这里所说的酚醛类的热固化性树脂中含有酚醛树脂或以酚醛类为原料的环氧树脂。
还有,在理想的实施例中,与上述模式布线的一端导电连接的用于外部连接的接线端部和与上述模式布线的另一端导电连接的半导体芯片的端子垫片在俯视图中是互相错位的。
在理想的实施例中,半导体芯片的各端子垫片配设在半导体芯片外面的周边部,另一方面,从俯视看,通过模式布线与各端子垫片导电连接的各个用于外部连接的接线端部是在比上述各端子垫片更内侧的区域中按矩阵状配设的。
还有,在理想的实施例中,在上述膜状底板的的表面上的各模式布线中,除了与半导体芯片的各端子垫片相向的且与各端子垫片导电连接的区域之外的一部分或整个区域形成α射线屏蔽性绝缘膜。比较理想的情况下,上述α射线屏蔽性绝缘膜至少要在各个用于外部连接的接线端部的正上方的区域上形成。还有,这个α射线屏蔽性绝缘膜比如可以由聚酰亚胺树脂形成。
在这个实施例中,用于外部连接的接线端部即便是由含铅(Pb)的焊料形成的,半导体芯片也不会因从这个外部接线端部产生的α射线而被暴光。
还有,在理想的实施例中,上述半导体芯片是具有存储单元区的存储芯片。
还有,在其它的理想的实施例中,让上述半导体芯片的表面实质上露到外部,而且,在这个表面的边缘部的一部分或全部形成倒角。
具体来说,在这个实施例中,预先去掉半导体芯片上因外力作用而容易缺损的部分。因此,即便有什么外力作用在半导体芯片上,半导体芯片受损伤的可能性也低。因此,在与这个实施例有关的半导体装置中,没有必要为保护半导体芯片而封住半导体芯片形成树脂封装,从工作效率和成本来说都有利。
还有,在其它的理想的实施例中,实际上让上述半导体芯片的表面露到外部,同时,在这个芯片的表面形成微小的凹凸,而且,通过印刷在这个芯片的表面上附上标识。这个微细的凹凸比如按2~5μm左右的平均面粗糙度形成的。
还有,在理想的实施例中,上述半导体芯片的表面(主面和相反侧的面)通过树脂膜覆盖,而且,在该树脂膜的表面附上印刷的标识。
还有,在其它的理想的实施例中,让上述半导体芯片的主面向上接合在上述膜状底板的上面,同时,上述膜状底板的各模式布线具有引向该膜状底板边缘部的引线结合垫片,而且,上述半导体芯片的各端子垫片是通过连接这个端子垫片和上述引线结合垫片的引线与上述模式布线导电连接的。
还有,在这个实施例中,上述膜状底板的表面、上述半导体芯片以及上述引线都通过树脂封装被封住。
在与这个实施例有关的半导体装置中,虽然半导体芯片通过树脂封装被封住,但半导体芯片是接合在膜状底板的表面上,而且,因膜状底板的底面是露出的,封装的厚度方向的尺寸比通常的树脂封装型的半导体装置要小。而且,在露出的膜状底板的底面上,用于外部连接的接线端部是按矩阵状并排着的,可以使用端子数多的半导体芯片,而且,半导体装置平面大小也比通常的树脂封装型的半导体装置小得多。
还有,在与这个实施例有关的半导体装置中,上述树脂封装中包含着包围上述半导体芯片的框状加固材料。
由此,提高了对半导体芯片以至对连接半导体芯片和膜状底板的引线的保护性能。
本发明提供一种如下的方法,可以高效地制造具有把半导体芯片接合在膜状底板上的构造的半导体装置及与本发明的上述有关的半导体装置。
具体来说,这种方法的特征在于使用一种膜状集成板,上述膜状集成板具备有按矩阵状配设的多个孔和在表面上形成的其一部分朝向来自底面的孔的多个模式布线的多个布线区,在纵向上重复上述多个布线区形成的,该方法包含有在上述膜状集成板上添加具有朝向各布线区的多个窗孔的板状刚性材的工序、在上述膜状集成板的各布线区的表面上接合半导体芯片的同时,导电连接半导体芯片的各端子垫片和膜状集成板的各模式布线的工序、在从上述膜状集成板的底面方向往上述孔中装填焊球的同时,通过把其中一部分与上述模式布线熔融,连接在上述膜状集成板的各布线区的底面上形成凸出的按矩阵状配置的用于外部连接的接线端部的工序、从上述板上切下与上述布线区对应的部分获得单位半导体装置的工序。
根据这样的方法,通过添加上述板状刚性材确保包含这个板状刚性材在内的集成板整体达到所要求的刚性,而且,由于在上述膜状底板中该处理的各布线区露在外面,可以一边自动搬运集成板整体,一边防止集成板的弯曲,使各工序按所希望的样进行。因此,用添加了上述板状刚性材的集成板、再利用现有的制造从导引框到半导体装置的生产线使得高效地制造与上述本发明的有关的半导体装置成为可能。
而且,这个方法可以制造与上述本发明的有关的各种形式的半导体装置。具体来说,具有把半导体芯片使其主面向下接合在膜状底板上的构造的形式、把半导体芯片使其主面向上接合在膜状底板上并通过引线连接主面的端子垫片与膜状底板的模式布线,且通过树脂封装把膜状底板的表面至半导体芯片都封住的构造的形式。
在理想的实施例中,上述方法是使用一种膜状集成板,上述膜状集成板具备有按矩阵状配设的多个孔和在表面上形成的一部分布向来自底面的孔的多个模式布线的多个布线区,在纵向上重复上述多个布线区形成,该方法包含有在上述膜状集成板上添加具有朝向各布线区的多个窗孔的板状刚性材的工序、在上述膜状集成板的各布线区的表面上安装加固材料的工序、在上述膜状集成板的各布线区的表面上接合半导体芯片的同时,导电连接半导体芯片的各端子垫片和膜状集成板的各模式布线的工序、通过树脂封装把在上述膜状集成板中的各布线区的表面和与之接合的半导体芯片以及上述加固材料都封住的工序、在从上述膜状集成板的底面方向往上述孔中装填焊球的同时通过把其中一部分与上述模式布线熔融连接在上述膜状集成板的各布线区的底面上形成凸出的按矩阵状配置的用于外部连接的接线端部的工序、从上述板上切下与上述布线区对应的部分获得单位半导体装置的工序。
理想的上述框状的加固材料是由质料与形成上述树脂封装的树脂相同的树脂形成的。
这样,在膜状的集成板中对着板状刚性材的窗孔的布线区的面刚性进一步得到提高。因此,即便弯曲的应力作用在膜状集成板的各布线区,通过这个框状的加固材料可以对付弯曲应力。因此,在引线结合上述半导体芯片之时以及在树脂封装工序中加热时,可以避免上述膜状集成板发生变形,还可以避免对半导体芯片和膜状底板之间的机械接合以及导电接合产生不利的影响。而且,作为制品的半导体装置的树脂封装内框状的加固材料是包围在半导体芯片上,提高了对树脂封装的半导体芯片的保护性能。
本发明提供一种具有如下构成的用于制造半导体装置的框架,用于与上述本发明的有关的方法中。
具体来说,这个用于制造半导体装置的框架其特征在于具有按矩阵状配设的多个孔和在表面上形成的一部分布向来自底面的孔的多个模式布线的多个布线区,在纵向上重复上述多个布线区形成的述膜状集成板,具有朝向各布线区的多个窗孔以及添加在上述膜状集成板上的刚性材。
如已在本发明的方法中所述,通过使用这个用于制造半导体装置的框架,可以高效地进行制造具有在膜状底板的表面上接合半导体芯片的基本构造的半导体装置,而且避免产生不利的因素。
下面对附图进行简单的说明。
图1是与本发明的实施例1有关的半导体装置的分解立体图。
图2是图1的关键部分的放大剖面图。
图3是表示在膜状底板的孔中装上焊球后的状态的放大剖面图。
图4是表示从图3的状态经过加热工序形成焊球状的用于外部连接的接线端部的状态的放大剖面图。
图5是与本发明的实施例1有关的半导体装置的立体图。
图6是图5的关键部分的放大剖面图。
图7是与本发明的实施例2有关的半导体装置的整体立体图。
图8是从上述半导体装置的内侧面看到的整体立体图。
图9是图7沿9-9线的剖面图。
图10是表示用于制造上述半导体装置的膜状集成板的一例的关键部分的立体图。
图11是为说明上述半导体装置的制造方法的剖面图。
图12是为说明上述半导体装置的制造方法的剖面图。
图13是为说明上述半导体装置的制造方法的剖面图。
图14是为说明上述半导体装置的制造方法的关键部分的放大剖面图。
图15是为说明上述半导体装置的制造方法的关键部分的放大剖面图。
图16是表示与本发明的实施例3有关的半导体装置的整体立体图。
图17是从上述半导体装置的内侧面看到的整体立体图。
图18是图16沿18-18线的剖面图。
图19是表示与本发明的实施例4有关的半导体装置的整体立体图。
图20是从上述半导体装置的内侧面看到的整体立体图。
图21是图19沿21-21线的剖面图。
图22是为说明一部分制造方法的剖面图。
图23是表示与本发明的实施例5有关的半导体装置的纵向剖面图。
图24是表示与本发明的实施例6有关的半导体装置的整体立体图。
图25是图24沿25-25线的剖面图。
图26是图25的A部放大图。
图27是表示这个实施例的变异例的关键部分的放大剖面图。
图28是表示与本发明的实施例7有关的半导体装置的整体立体图。
图29是从上述半导体装置的内侧面看到的整体立体图。
图30是图28沿30-30线的剖面图。
图31是表示用于制造上述半导体装置的膜状集成板的一例的整体立体图。
图32是从上述集成板的内侧面看到的放大立体图。
图33是表示在上述集成板上接合了半导体芯片后的状态的关键部分立体图。
图34是表示通过引线连接上述集成板的模式布线和半导体芯片后的状态的关键部分立体图。
图35是表示在上述集成板上进一步形成树脂封装后的关键部分立体图。
图36是表示与本发明的实施例8有关的半导体装置的整体示意图。
图37是从上述集成板的内侧面看到的放大立体图。
图38是图36沿38-38线的剖面图。
图39是为说明上述半导体装置的制造方法的图,表示板状刚性材和膜状集成板的立体图。
图40是表示上述板状刚性材和膜状集成板互相附着后的状态的关键部分放大图。
图41是关于安装框状加固材料的工序的说明图。
图42是关于半导体芯片的结合工序的说明图。
图43是关于引线结合工序的说明图。
图44是关于树脂封装工序的说明图。
图45是关于树脂封装工序的说明图。
图46是关于形成用于外部连接的接线端部的工序的说明图。
下面,一边参照附图一边对本发明的理想的实施例进行具体的说明。
首先,参照图1~图6,对与本发明有关的半导体装置1的实施例1进行说明。
这个半导体装置1具有使半导体芯片3面朝下地接合在膜状底板2的表面上的基本构造。
上述膜状底板2比如是以厚度为数十微米的聚酰亚胺树脂膜为基材的底板,除了由铜等金属箔在其表面上形成多个模式布线21之外,在其底面还形成有与上述模式布线21导电连接的在纵向上以及横向上等距的按矩阵状配置的多个用于外部连接的接线端部4。
具体来说,除了在上述膜状底板2上按矩阵状形成多个规定大小的孔24外,在这个膜状底板2的表面上形成的模式布线21的一个端部21a从膜状底板2的内面布向各孔24内。而且,各模式布线21的另一个端部21b配设在膜状底板2的周边区并与在半导体芯片3的主面的周围所形成的端子垫片30相对应。还有,在膜状底板2的表面上除了留下各模式布线21的另一端部21b即与导体芯片3的端子垫片30相连接的部位外覆盖上由环氧树脂等组成的保护膜25。
还有,在上述膜状底板2的表面上形成的模式布线21是通过对在聚酰亚胺树脂膜的表面上形成的铜等金属箔进行光蚀刻形成的。
还有,在上述膜状底板2上按矩阵状形成的孔24虽然是通过从底面光蚀刻聚酰亚胺膜形成的,但如图2所示,通过采用这样的光蚀刻形成孔24的方法可以形成上述孔24,其内径可以大到膜状底板2的内面的半径。
在半导体芯片3主面的周边部配置着多个端子垫片30。理想的情况下,这个端子垫片30是通过未图示的屏障金属在芯片主面上形成的铝电极上叠层镀金而形成凸缘状的。
使半导体芯片3的主面向下,并在相对于上述膜状底板2的表面进行定位的同时,通过规定的树脂粘合剂5挤压半导体芯片3。可以采用在环氧树脂中掺和导电微粒形成的非均匀性导电板或用非均匀性导电粘合剂等非均匀性导电材料作为这个树脂粘合剂5。此时,可根据需要在规定的温度下进行加热。通过这样的过程,在半导体芯片3的凸缘状的端子垫片30和膜状底板2的表面上模式布线21的露出状的的另一端部21b之间,上述非均匀性导电材料5被压挤,通过导电微粒使上述端子垫片30与模式布线21完成导电连接。而且,因导电微粒是分散着的,除了上述被挤压的部位之外,非均匀性导电材料5具有绝缘性而起着粘合剂的作用,把膜状底板2和半导体芯片3的主面机械性地接合起来。
在膜状底板2的内面按矩阵状配置的用于外部连接的接线端部4是按如下形成的。
具体来说,如图3所示,把焊球40和未图示的焊剂一起从膜状底板2的内面方向装入在上述膜状底板2中的各孔24内。这个焊球40的大小要使得在装到孔24中的状态下,焊球的一部分与布到孔24深处的模式布线21接触,或者在接近的状态,设定成使焊球朝膜状底板2的内面方向凸出规定的量。还有,孔24的大小可根据上述焊球40的大小相应适当地设定。然后,加热到焊球的熔融温度,如图4所示,通过使焊球40的一部分与上述模式布线21连接,如图5所示,在膜状底板2的内面方向上按矩阵状配置,而且,由从膜状底板的底面凸出规定量的焊球形成了用于外部连接的接线端部4。
因膜状底板2与玻璃环氧树脂制的底板相比其厚度小得多,可以使在这个膜状底板2上所形成的孔24的内径以及要装入到这个孔24上的焊球40的尺寸变小。其结果使得在膜状底板2的内面上可配置的用于外部连接的接线端部4的数目增加,这意味着可以使用端子数多的半导体芯片并构成集成度高的半导体装置。
还有,在图上所示的实施例中,膜状底板2中的孔24是做成底面方向的内径扩大状的形式,因此,在焊球40装到这个孔24上的状态下球的放置状态较好,因此,可以选择焊球40的大小使得焊球状的用于外部连接的接线端部4从膜状底板2的底面凸出足够的量。
还有,因使用膜状底板2作为与半导体芯片3接合的底板,减小了半导体装置整体的厚度及重量。还有,由于膜状底板2是可弯曲的,在半导体芯片3和膜状底板2之间即便有膨胀率的差别,加热时也不会发生相互脱落的现象。
下面,参照图7~图15,对与本发明有关的半导体装置1的实施例2进行说明。
如图7~图9所示,与这个实施例有关的半导体装置1,也具有使半导体芯片3接合在膜状底板2上、通过非均匀性导电粘合剂5使半导体芯片3机械性地且导电性地和膜状底板2连接的构成。然后,通过保护树脂6把上述半导体芯片3的外侧面3c围起来,同时,使从膜状底板2的内面方向凸出的多个用于外部连接的接线端部4按矩阵状排列形成。
上述半导体芯片3是指IC芯片或LSI芯片等裸芯片,在主面3a周边部形成有多个电极垫片30。这些电极垫片30也是在与半导体芯片3的主面3a做入一个整体的铝电极上进行镀金等而形成从主面3a凸出的凸缘状。
膜状底板2比如是聚酰亚胺树脂制的,如图8及图9所示,俯视为矩形状,同时,俯视面积比上述半导体芯片3略大。因此,把半导体芯片3接合在膜状底板2的状态下,膜状底板2的周边部会露出到半导体芯片3的外面。而且,在上述膜状底板2上形成多个按矩阵状排列的孔24,同时,在其上还形成了分别与上述半导体芯片3的各端子垫片30导电连接的多个模式布线21。各模式布线21的一个端部21b与上述各端子垫片30相向,同时,另一个端部21a各自延伸到相对应的孔24上并封住各孔24的上方开口。也就是说,上述模式布线21的一个端部21a从上述膜状底板2的内面方向布到各孔24的。这样,如图9所示,各自形成球状的用于外部连接的接线端部4,使之可以掩埋上述各孔24并分别使之与各模式布线21接触。
如图9所示,上述非均匀性导电粘合剂5是在热固化性的树脂成分50中掺和进球状的导电微粒51而构成的。这样,上述半导体芯片3和上述膜状底板2在通过上述树脂成分50形成机械性的连接的同时,通过上述导电微粒51形成导电性的连接。上述树脂成分50比如含有作为多孔性树脂的酚醛类树脂,可以只由多孔性树脂构成,也还可以包含其它类的树脂。还有,这里所说的酚醛类树脂中,除了酚醛树脂,还包含有以酚醛类为原料的环氧树脂等。上述导电微粒51介在上述导体芯片3的各端子垫片30和上述膜状底板2的各模式布线21的一个端部之间导电连接各端子垫片30和各模式布线21。比如可以采用在树脂球上镀镍或镀金等后获得的导电的球作为上述导电微粒51比较合适,但用金属球作为导电成分51也是可以的。
上述保护树脂6在封住上述膜状底板2的周边部23的表面的同时,还覆盖了上述半导体芯片3的周围,并封到上述半导体芯片3的表面3b(与主面3a相反的面)上。也就是说,围住上述半导体芯片3和上述膜状底板2的连接部分(非均匀性导电粘合剂5)的周围以及上述半导体芯片3的外侧面3c,通过保护树脂6使上述膜状底板2的周边部23与半导体芯片3一体化。还有,作为上述保护树脂6,与上述非均匀性导电粘合剂5的树脂成分50一样,采用比如含有作为多孔性树脂的酚醛类树脂的东西比较合适。
这样,在上述半导体装置1中,半导体芯片3的外侧面3c以及表面3b的周边部通过上述保护树脂6而直接受到保护。因此,在对上述半导体装置1进行操作时,即便有外力作用在上述半导体芯片3上,对半导体芯片3的损伤也会减小。而且,因通过保护树脂6使上述膜状底板2的周边部23与上述半导体芯片3一体化,外力不容易直接作用到膜状底板2的周边部23上。由此,有效地避免了因外力作用在膜状底板2的周边部23上而使膜状底板2从半导体芯片3上脱落。
下面,参照图10~图15对上述半导体装置1的制造方法进行说明,但为方便起见,先参照图10对用于上述半导体装置1的制造的膜状集成板2A进行说明。
如图10所示,上述膜状集成板2A其整体是长方形状的、在长的方向上连续设着多个接合着该图中用虚线围成的半导体芯片3的矩形区26。作为这个膜状集成板2A,使用由聚酰亚胺树脂等绝缘膜材料形成薄长方形状或带状的底板比较合适。在各矩形区26中,除了形成有按矩阵状并排的多个孔24外,在其表面上还形成多个模式布线21。这些模式布线21比如可以在上述膜状集成板2A的表面上形成铜等金属膜,或者在贴上金属膜后再通过蚀刻处理形成,还可以通过贴上预先制好模样的金属箔形成。上述各模式布线21其一个端部把各孔24的上方开口面封住,同时,另一个端部是与在半导体芯片3上形成的端子垫片30相对应而形成的。还有,在上述膜状集成板2A的宽度方向的两端部上,按一定距离连续形成用于固定的孔27,利用这些用于固定的孔27把上述膜状集成板2A装在适当的支撑台上便于搬运。还有,也可以使各模式布线21的一个端部露出并通过绝缘的保护膜(图示略)覆盖上述各矩形区26。
如图10及图11所示,在上述膜状集成板2A的矩形区26上装载有大致对应于上述矩形区26的俯视面积的片状的非均匀性导电粘合剂5,在这个非均匀性导电粘合剂5的上面装载有主面向下的半导体芯片3,并使端子垫片30与上述模式布线21的一个端部相向。还有,也可以使用粘液状的树脂成分50所形成的粘合剂作为非均匀性导电粘合剂5。
这样,在加热上述非均匀性导电粘合剂5的同时,通过把半导体芯片3压向膜状集成板2A使半导体芯片3被接合在膜状集成板2A上变成图12所示的状态。因上述非均匀性导电粘合剂5的树脂成分50是热固化性树脂,如果对此加热,树脂成分50会软化。在此状态下,如果把半导体芯片3压向膜状集成板2A,半导体芯片3的各端子垫片30与膜状集成板2A的各模式布线21之间的树脂成分50会被压开,导电成分51有选择地被介在各端子垫片30与各模式布线21之间。由此,在各端子垫片30与各模式布线21之间实现导电连接。还有,当把半导体芯片3压向膜状集成板2A时,也可以加上超声波。在此情况下,介在各端子垫片30与各模式布线21之间的导电微粒51会分别与各端子垫片30和各模式布线21合金化,可以获得坚固的机械连接和良好的导电连接。如果进一步加热,短暂软化后的树脂成分会固化,由此实现半导体芯片3和膜状集成板2A之间的机械性连接。
然后,如图13所示,通过热固化性保护树脂6把半导体芯片3和膜状集成板2A的连接部分的周围以及上述半导体芯片3的外侧面3c围住。作为这个保护树脂6,使用液状的树脂比较合适,但也可以用上述非均匀性导电粘合剂5作为保护树脂、还可以使用其它树脂。当然,也可以在使上述非均匀性导电粘合剂5的树脂成分固化前通过上述保护树脂6围住半导体芯片3的周围。在此情况下,与固化上述非均匀性导电粘合剂5的工序一样使上述保护树脂6固化。
然后,如图14所示,把上述膜状集成板2A的表里面反转,与在上述膜状集成板2A的矩形区26上所形成的各孔24相对应,在上述膜状集成板2A的里面形成按矩阵状并排的多个用于外部连接的接线端部4。具体来说,如已在实施例1的说明中所述,把焊球40和焊剂(图示略)一起装入各孔24内,加热焊球使之熔融后通过冷却固化各自形成如图15所示的球状的用于外部连接的接线端部4。
如果按这样完成处理后,在上述保护树脂6的边缘附近切断,使该成为膜状底板2的区域从上述膜状集成板2A上分开,得到如图7~图9所示的半导体装置1。
上述半导体装置1比如可以和其它电子器件一起装在形成有规定布线的主印刷电路板(图示略)上被使用。在主印刷电路板上安装上述半导体装置1是在把上述半导体装置1的各个用于外部连接的接线端部4与在主印刷电路板上形成的端子部对应并装载后放入加热炉中再熔融用于外部连接的接线端部4(球状焊料)而完成安装。此时,用于外部连接的接线端部4被加热到200℃至300℃左右,上述非均匀性粘合剂5也被加热到同一温度水平。此时,非均匀性粘合剂5中所含的水分发生体积膨胀,会担心因气泡胀大而在非均匀性粘合剂5内产生应力。
可是,在与本实施例有关的半导体装置1中,采用含多孔性树脂的成分作为上述非均匀性粘合剂5的树脂成分50,而且,作为包围非均匀性粘合剂5的保护树脂6采用含多孔性树脂的成分。也就是说,采用透气性非常好的树脂作为非均匀性粘合剂5及保护树脂6。因此,即便通过加热使在半导体装置1的非均匀性粘合剂5中的水分发生体积膨胀而且气泡胀大,这些会被排到上述非均匀性粘合剂5的外部,进而被排到保护树脂6的外部。因此,在与本实施例有关的上述半导体装置1中,当把上述半导体装置1安装到主印刷电路板上时,即便对半导体装置1(非均匀性粘合剂5)进行加热也不会在非均匀性粘合剂5内产生应力,更不会因此应力使半导体芯片3受到损伤。而且,也没有使膜状底板2从半导体芯片3脱落的力发生作用。
还有,在本实施例中,作为粘合剂,采用了在树脂成分50中掺和导电微粒51所形成的非均匀性导电粘合剂,但采用只由树脂成分构成的粘合剂也是可以的。这种情况下,在半导体芯片3被使劲压向膜状底板2的同时对膜状底板2施加超声波振动,半导体芯片3的端子垫片30与膜状底板2的模式布线21之间的导电连接是通过两者的直接接触实现的。
下面,参照图16~图18,对与本发明有关的半导体装置1的实施例3进行说明。
与此实施例有关的半导体装置1与如图7~图9所示的与实施例2有关的半导体装置1类似。在与实施例3有关的半导体装置1中,不使用保护树脂包围半导体芯片3。而且,相对于半导体芯片3的各端子垫片30,在膜状底板2的表面上形成的各模式布线21中与用于外部连接的接线端部4相对应的一个端部21a从俯视看全被延到偏向内侧的区域上。对于其余的构成,因与上述实施例2本质上相同,相应的部件或部分使用相同的符号而略去说明。还有,这个与实施例3有关的半导体装置1可以用实质上和在实施例2中所述的相同的制造方法制造。
通过这样的构成,在把半导体芯片3接合在膜状底板2上的时候,通过非均匀性导电粘合剂5把半导体芯片3压到膜状底板2上的时候,底板的模式布线21有效地承受来自半导体芯片3的凸缘状端子垫片30的压力,因非均匀性导电粘合剂5受到部分的挤压使得端子垫片30和模式布线21之间的导电连接可靠地实现。这个可以假设当把半导体芯片3的端子垫片30的位置对准模式布线21中封住膜状底板上的孔24的部位时,由于在正下方存在着孔24,模式布线21无法充分地承受来自端子垫片30的压力,这么考虑之后就明了了吧。
下面,参照图19~图22,对与本发明有关的半导体装置1的实施例4进行说明。
在与此实施例有关的半导体装置1中,在半导体芯片3的表面3b(与主面3a相反的面)的周边部上形成有倒角部33,这点与图16~图18所示的与实施例3有关的半导体装置1不同。对于其余的构成,因与上述实施例3本质上相同,相应的部件或部分使用相同的符号而略去说明。还有,这个与实施例4有关的半导体装置1可以用实质上和在实施例2中所述的相同的制造方法制造。
这样的半导体芯片3的倒角部33是在做成各个半导体芯片3之前的衬板阶段形成的。具体来说,如图22(a)所示,利用外边缘的剖面形状为锥状的刀片71从衬板3A的底面32a方向开始进行切割,在衬板3A上形成剖面三角形的凹沟33a。然后,如图22(b)所示,再用剖面形状为直线的刀片72从衬板3A的另一面30a上与凹沟33a相对的部分开始进行通常的切割,得到各个半导体芯片3。
在以面朝下的方式安装的半导体芯片3的构造中,在半导体芯片3的表面3b一侧的周边部是尖状的易受损伤,但如果对这样的部分预先进行倒角处理,即便有什么外力作用在半导体芯片3上,半导体芯片3受损伤的可能性也低。
下面,参照图23,对与本发明有关的半导体装置1的实施例5进行说明。
在与此实施例有关的半导体装置1中,在膜状底板2的各模式布线21上除了与半导体芯片3的各端子垫片30相向的且与之导电连接的区域21b之外的一部分或整个区域上形成α射线屏蔽性绝缘膜25。具体来说,这个α射线屏蔽性绝缘膜25至少要在各个用于外部连接的接线端部4的正上方的区域上形成。还有,这个α射线屏蔽性绝缘膜25比如可以通过聚酰亚胺树脂形成。由此,可以有效地防止在半导体芯片3的主面3a上的电路元件被暴露于从由焊料组成的用于外部连接的接线端部4放射出的α射线。还有,作为半导体芯片3,特别是使用存储芯片的情况下采用这样的构造比较合适。对于其余的构成,因与上述实施例3本质上相同,相应的部件或部分使用相同的符号而略去说明。还有,这个与实施例5有关的半导体装置1可以用实质上和在实施例2中所述的相同的制造方法制造。
在装载了存储芯片的以往的半导体装置中,在存储芯片的PN结界面上受α射线照射时会产生电荷,由此电荷会可能导致对存储单元的信息的破坏(软错误)。对此,在与本实施例有关的半导体装置中,通过α射线屏蔽性绝缘膜25可以避免半导体芯片3被暴露于从由焊料组成的用于外部连接的接线端部4放射出的α射线。其结果可以避免发生对存储单元的信息的破坏(软错误)。
下面,参照图24~图26,对与本发明有关的半导体装置1的实施例6进行说明。
首先,在图24~图26所示的半导体装置1中,上述半导体芯片3的表面3b(与主面3a相反的面)实际上是露在外面的,同时,在这个芯片的表面形成微小的凹凸32,而且,通过印刷在这个芯片的表面上附上标识M。这个微细的凹凸32比如按2~5μm左右的平均面粗糙度形成的。对于其余的构成,因与上述实施例2本质上相同,相应的部件或部分使用相同的符号而略去说明。
作为形成上述微小的凹凸32的方法有在衬板阶段用规定粒径的涂抹材进行喷涂处理的方法、用具有定粒径的磨沙的磨石进行研磨的方法、或者用金属刷处理衬板表面的方法等。如果按这么处理的话,印刷用的墨对由硅组成的半导体芯片的表面(与主面相反的面)的附着力增强了,这样通过印刷可以形成可靠而且不容易消去的标识。
还有,在图27所示的半导体装置1中,上述半导体芯片3的表面3b(与主面相反的面)由树脂膜35覆盖着,而且,在这个树脂膜35的表面上,通过印刷在附上标识M。这个树脂膜35的厚度至多也就数十微米。
要想在硅表面上用树脂制的墨可靠地进行标识印刷是比较困难的,标识可能会容易地消失,但如果是树脂膜35的表面,即便用树脂制的墨也可以可靠地进行标识印刷。而且,也有用激光进行标识印刷,但这种情况下,来自激光的热一定程度上被树脂膜35吸收,热不会直接加到半导体芯片3上,因此,通过形成树脂膜35可以减轻对半导体芯片3的损伤。
还有,树脂膜35可以根据墨的种类选择适当的树脂,比如采用环氧树脂等热固化性树脂比较合适。在采用热固化性树脂的情况下,比如把粘液状的热固化性树脂旋涂在衬板上,在使之热固化并在衬板上全面形成树脂膜后,通过切割得到在主面和在其反面形成上述树脂膜35的半导体芯片。使用环氧树脂等的情况下,因与在以往的半导体装置中的树脂封装上进行标识印刷的条件没什么不同,可以用现有的设备进行标识印刷。
下面,参照图28~图35,对与本发明有关的半导体装置1的实施例7进行说明。
如图28~图30所示,这个半导体装置1其构成是在形成有规定的模式布线21的膜状底板2的表面上装载着半导体芯片3,通过引线8使之与上述模式布线21导通,同时,在膜状底板2的内面形成按矩阵状并排的多个球状的用于外部连接的接线端部4。
如图28及图29所示,上述膜状底板2是由具有绝缘性的聚酰亚胺等树脂膜按矩形状形成的,在其表面上形成具有多个端子部21b的模式布线21。这个膜状底板2是在对具有长胶片带状或薄长方形状的在纵向上重复模式布线所形成的集成板2A进行半导体芯片3的粘合等规定的处理后切断分开上述集成板2A而形成的。
如图29及图30所示,在上述膜状底板2的中部,除了按矩阵状排列形成多个孔24外,上述各端子部21b被排列在上述膜状底板2的周边部,从各端子部21b到与各自对应的孔24的前端为止连续形成上述模式布线21。上述各孔24其上方开口被上述模式布线21的前端部21a封住,在还没有形成上述用于外部连接的接线端部4的状态下,通过上述各孔24从上述膜状底板2的内面导引上述模式布线21的前端部21a。
如图29及图30所示,在上述膜状底板2的中部,即在按矩阵状排列的孔24所形成的区域,除了留下模式布线21的端子部21b外都用具有绝缘性的保护膜25覆盖着。上述保护膜25比如可以用环氧树脂等形成,由此可以提高上述底板2的弯曲刚性(面刚性)。
如图30所示,在作为上述半导体芯片3表面的主面3a上形成多个端子垫片(图示略),而且,通过树脂制的具有绝缘性的环氧树脂等粘合剂50,上述半导体芯片3以主面朝上安装在上述保护膜25上并被机械地接合在上述膜状底板2上。还有,作为上述半导体芯片3,可以用IC芯片或LSI芯片等裸芯片,作为粘合剂50,可以是常温固化性的也可以是热固化性的粘合剂。
如图28及图30所示,对于上述半导体芯片3,通过金线等引线8使得上述端子垫片与上述各端子部21b之间形成连接,通过这个引线8可以使上述半导体芯片3与上述各端子部21b完成导电连接。
如图29及图30所示,在上述膜状底板2的内面按矩阵状排列形成与上述各孔24对应的多个用于外部连接的接线端部4。与上述各实施例一样,比如可以由焊剂形成球状的这些用于外部连接的接线端部4。这样可以使各个用于外部连接的接线端部4与上述半导体芯片3的各端子垫片实现导电连接。
然后,封住上述膜状底板2的表面、半导体芯片3以及引线8,通过用如环氧树脂的金属模具成形形成树脂封装9。
这样构成的半导体装置1,比如被装在电路板上使用,由于上述用于外部连接的接线端部4做成焊球,因此,对上述半导体装置1采用回流焊接法比较合适。
下面,参照图31~图35对上述半导体装置1的制造方法进行说明。
上述半导体装置1是通过添加有如图31及图32所示的板状刚性材10的膜状集成板2A制造的。这个膜状集成板2A是用聚酰亚胺膜形成薄长方形状、并由在长的方向上连续重复形成具有多个端子部21b的模式布线21的区域20A而形成的。这些模式布线21比如可以在上述膜状集成板2A的表面上形成铜箔后再通过蚀刻处理形成。
在上述各模式布线的形成区域20A的周围形成开口部20c,使之围住这些各区域20A并使上述模式布线的形成区域20A成矩形状,各区域20A通过连接粱20b为四个角部所支持,即其形状为岛状。在上述集成板2A的表面上形成模式布线21以及与之导通的通电线20d、再在电解液中对上述模式布线21通电进行镀金等之后才形成上述开口部20c。上述开口部20c比如用规定的金属模具通过压力形成,这种情况下,打通和上述模式布线的形成区域20A直接连接的通电线20d形成上述开口部20c。也就是说,在形成上述开口部20c的状态下,上述模式布线的形成区域20A和上述通电线20d之间的导电连接被切断。
这样,在被支撑的岛状模式布线的形成区域20A上形成按矩阵状排列多个孔24,与上述各端子部21b导通的模式布线21的前端部21a布到上述各孔24为止封住上述各孔24的上方开口。也就是说,通过各孔24从上述模式布线的形成区域20A的内面导引上述模式布线21的前端部21a的布向。还有,在上述模式布线的形成区域20A的中部,即形成上述各孔24的区域20A上形成矩形状的保护膜25,用于覆盖上述各端子部21b的一端部区域。当然,这个保护膜25具有绝缘性。
另一方面,如图31所示,上述板状刚性材10比如是由铜等形成的厚度为0.25mm左右的板状材。其形状从俯视看还比上述集成板2A大一圈。而且,如图32所示,在上述板状刚性材10上形成与上述集成板2A的模式布线的形成区域20A相对应的多个窗部18。如图32所示,如通过环氧树脂制的粘合剂把上述集成板2A附着在上述板状刚性材10的内面,在附着了上述集成板2A的状态下,可从上述窗部18看到在上述集成板2A中的模式布线的形成区域20A的内面即按矩阵状排列形成的孔24所形成的区域。然后,在上述板状刚性材10的宽度方向的两侧部每一定间隔连续设有固定孔17。具体来说,带爪的轮子等旋转体的爪部被上述固定孔17挂住的同时,通过旋转上述旋转体使上述板状刚性材10和上述集成板2A一起被连续或者间断地传送。
在上述集成板2A中,因装有上述板状刚性材10,这种状态与上述集成板2A处于单独的状态相比其刚性显著提高,而且,上述模式布线的形成区域20A依然露在外面。在上述模式布线21的形成区域20A上装上半导体芯片3、接合引线8、再形成树脂封装9,因上述板状刚性材10使上述集成板2A可以看成与导引框具有同等程度的刚性,利用用了导引框的现有的生产线,以上述集成板2A可以制造半导体装置1。
安装上述半导体芯片3的工序是通过先在上述模式布线的形成区域20A上涂抹或放好液体状或固体状的环氧树脂等热固化性的粘合剂、再用众所周知的芯片安装器在有上述粘合剂的状态下装载半导体芯片3来进行的。然后,用加热器等使上述粘合剂热固化,从而使上述半导体芯片3被安装在上述集成板2A上,成为如图33所示的状态。
此时,上述集成板2A被加热而要膨胀,在上述集成板2A上形成的模式布线21也要膨胀。因上述集成板2A是由具有绝缘性的树脂形成的,上述模式布线21是由导体金属形成的,膨胀率各自不同,担心上述集成板2A会发生翘曲。特别是如果上述模式布线的形成区域20A发生翘曲,引线结合工序中的结合精度或用于外部连接的接线端部的形成工序中的外部接线端部的形成精度会受到影响。
可是,理想的情况下,上述集成板2A是由聚酰亚胺树脂膜形成的、上述模式布线21是由铜形成的。虽然聚酰亚胺树脂膜和铜其各自的膨胀率不同,但比较接近,所以,上述集成板2A的膨胀量和上述模式布线21的膨胀量相差并不怎么大,在一定程度上避免了当上述集成板2A受热时发生翘曲的现象。而且,上述集成板2A附着在上述板状刚性材10上,上述集成板2A受上述板状刚性材10的束缚,因此也可以避免上述集成板2A因受热而翘曲。也就是说,首先,理想的情况下,上述板状刚性材10是由铜形成的,加热时,上述集成板2A和上述板状刚性材10发生同等程度的膨胀,因此可以避免上述集成板2A因受热而翘曲。还有,上述模式布线的形成区域20A被形成为受四个角部的支撑岛状态物,同时,因上述集成板2A附着在上述板状刚性材10上,上述模式布线的形成区域20A的向各个方向的移动会受到限制,且上述模式布线的形成区域20A的翘曲也会受到限制。因此,对于上述模式布线的形成区域20A,即便上述集成板2A受热,只要岛状支撑着的连接粱20b不短路,上述模式布线的形成区域20A就不会发生翘曲。
当上述半导体芯片3的安装工序完了的时候,在上述模式布线的形成区域20A的周边部配设的各端子部21b和在上述半导体芯片上形成的端子垫片(图示略)通过引线8连接,成为如图34所示的状态。这个工序可以用引线结合器自动进行。在这个工序中,通过所谓热压接进行引线结合的情况下,虽然上述半导体芯片3以至上述集成板2A被加热,与上述半导体芯片3的安装工序一样,上述模式布线的形成区域20A不会发生翘曲。因此,不会因为模式布线的形成区域20A翘曲而使在上述模式布线的形成区域20A上进行引线结合的部位(端子部21b)偏离当初设定的状态,可以高精度地按照要求进行引线结合。
其次,把上述半导体芯片3和结合引线8封入形成树脂封装9,成为如图35所示的状态。在这个工序中,采用所谓转移造型法比较合适。具体来说,使用在封闭模具的状态下形成空腔空间的上下的金属模具,以在上述空腔空间内装放了上述半导体芯片3和结合引线8的形式夹着上述集成板2A并封闭上述各金属模具,在上述空腔空间内注入熔融状态的环氧树脂等以后,通过固化,只在上述模式布线的形成区域20A上的表面一侧形成树脂封装9。在这样的树脂封装工序中,注入熔融树脂使上述集成板2A被加热,但在这个过程中,上述集成板2A也不会发生翘曲。
再者,使上述集成板2A反转,在上述模式布线的形成区域20A的内面一侧,即按矩阵状排列形成的多个孔24的各个孔上,用上述各实施例中所述的相同方法形成用于外部连接的接线端部4。在上述集成板2A的内面上贴着上述板状刚性材10,但如上所述,从上述板状刚性材10的窗部18向着上述各孔24,在上述板状刚性材10贴着的状态下可以形成上述各个用于外部连接的接线端部4。如上所述,在上述半导体芯片的安装工序、引线结合工序、或树脂封装工序中,虽然上述集成板2A被加热,因上述集成板2A(模式布线的形成区域20A)在加热时可避免翘曲,在形成各个用于外部连接的接线端部4的工序中对模式布线的形成区域20A不会留下翘曲。因此,不会因为模式布线的形成区域20A翘曲而使上述各孔24的形成部位偏离当初设定的状态,可以高精度地按照要求形成用于外部连接的接线端部4。
完成了上述各工序等的情况下,最终要从上述集成板2A上把该成为半导体装置1的部位切断分开来得到如图28至图30所示的各个半导体装置1。对上述集成板2A的情况,因在上述模式布线的形成区域20A的周围形成开口部20c,该切断的部分较少。在上述集成板2A中,因上述模式布线的形成区域20A通过连接粱20b形成岛状支撑的形态,只要切断上述连接粱20b就可以了。而且,因上述开口部20c是通过打通和上述模式布线的形成区域20A直接连接的通电线20d形成的,在上述连接粱20b没有加铜模也没有镀金等。因此,当切断上述连接粱20b分割成为半导体装置1的部位时,无须用金属模具等进行切断,通过激光等简单的装置就可以进行切断,非常方便。
还有,上述制造方法除了用于制造如图28~图30所示形式的半导体装置外,一般也可以适用于参照图1~图27所说明的半导体装置等具有在膜状底板2的表面上接合半导体芯片3的构造的半导体装置。
还有,在图所示的形式中,在膜状集成板2A的底面上贴着上述板状刚性材10,但用在膜状集成板2A的表面上贴着上述板状刚性材10的构成也是可以的。
下面,参照图36~图46,对与本发明有关的半导体装置的实施例8及其制造方法进行说明。
与此实施例有关的半导体装置1和与如图28~图30所示的实施例7有关的半导体装置1相近。不同点是在树脂封装9内围住半导体芯片3的框状加固材料95被装入一个整体里去。理想的情况下,这个框状加固材料95用与形成树脂封装的树脂材料同质地的树脂材料形成。对于其余的构成,因与上述实施例7本质上相同,相应的部件或部分使用相同的符号而略去说明。如果这样构成,会进一步提高树脂封装9对半导体芯片的保护性能。
下面,参照图39~图46,对半导体装置1的制造方法进行说明。上述半导体装置1是通过添加了板状刚性材10的膜状集成板2A被制造的。这个膜状集成板2A的构成基本上与关于实施例7的制造方法所说明的基本相同。
在这个实施例中,在膜状集成板2A的表面上贴着具有朝向膜状集成板2A的各模式布线的形成区域20A的窗孔18的板状刚性材10。如图40所示,在贴了上述膜状集成板2A的状态下,上述窗部18朝向着膜状集成板2A上的模式布线的形成区域20A。然后,在上述板状刚性材10的宽度方向的两侧部每一定间隔连续设有固定孔17。
在把上述膜状集成板2A接合在上述板状刚性材10上的状态下,上述模式布线的形成区域20A依然露在外面,因此可以在上述模式布线21的形成区域20A上装上半导体芯片3、接合引线8、再形成树脂封装9。而且,因上述膜状集成板2A是接合在上述支撑材10上的,这种状态与上述集成板2A处于单独的状态相比其刚性显著提高。因有上述板状刚性材10使得上述集成板2A可以看成与导引框具有同等程度的刚性,利用用了导引框的现有的生产线,以上述集成板2A可以制造半导体装置1。
本实施例中,首先,在膜状集成板2A的模式布线的形成区域20A上把框状加固材料95装上。如图41所示,这个框状加固材料95是通过把它渐渐地嵌入在上述板状刚性材10所形成的各窗部18内并把它接合在上述膜状集成板2A上安装的。还有,理想的情况下,这个框状加固材料95采用与树脂封装9同种的树脂,这是因为它要覆盖膜状集成板2A的模式布线的形成区域20A的适当部位,必须采用具有绝缘性的材料,而且,还考虑到下述的与树脂封装9的接合性。
其次,把半导体芯片3装在上述模式布线的形成区域20A上。这个的工序是先在上述模式布线的形成区域20A上涂抹或放好液体状或固体状的环氧树脂等热固化性的粘合剂、再用现有的芯片安装器等在有上述粘合剂的状态下把半导体芯片3装载在膜状集成板2A上。然后,用加热器等使上述粘合剂热固化,从而使上述半导体芯片3被安装在上述集成板2A上,成为如图42所示的状态。
此时,上述膜状集成板2A被加热而要膨胀,在上述集成板2A上形成的模式布线21也要膨胀。因上述膜状集成板2A是由具有绝缘性的树脂形成的,上述模式布线21是由导体金属形成的,膨胀率各自不同,担心上述膜状集成板2A会发生翘曲。特别是如果上述模式布线的形成区域20A发生翘曲,引线结合工序中的结合精度或下述的外部接线端部的形成工序中的外部接线端部的形成精度会受到影响。
可是,在上述膜状集成板2A中,因在模式布线的形成区域20A的周边部设有框状加固材料95,与在实施例7的制造方法中所说明的相比,进一步提高了模式布线的形成区域20A的面刚性。这样,用上述膜状集成板2A,不容易因外力作用使模式布线的形成区域20A翘曲。
在上述半导体芯片3的安装工序完了的情况下,在模式布线的形成区域20A的周边部配设的各端子部21b和在上述半导体芯片上形成的电极垫片(图示略)通过引线8连接,成为如图43所示的状态。
然后,把上述半导体芯片3、框状加固材料95以及结合引线8封入形成树脂封装9。具体来说,如图44所示,首先,以在上述空腔空间90内装放了上述半导体芯片3和结合引线8的形式把上述膜状集成板2A夹住并封闭上下金属模具9A、9B。然后,在上述空腔空间90内注入熔融状态的环氧树脂等以后,通过固化,如图45所示,只在上述模式布线的形成区域20A上的表面一侧形成树脂封装9。
然后,使上述膜状集成板2A的表里面反转,在上述模式布线的形成区域20A的内面一侧,即按矩阵状排列形成的多个孔24的各个孔上,形成用于外部连接的接线端部4。这些形成用于外部连接的接线端部4的方法与在上述的实施例中所述的方法相同。
如上所述,在上述半导体芯片的安装工序、引线结合工序、或树脂封装工序中,虽然上述膜状集成板2A被加热,但上述各工序处理是在安装了上述框状加固材料的状态下进行的,上述膜状集成板2A(模式布线的形成区域20A)在加热时可避免翘曲,在形成各个用于外部连接的接线端部4的工序中不会对模式布线的形成区域20A留下翘曲。
最后,从上述膜状集成板2A上把该成为半导体装置1的部位(模式布线的形成区域20A)切断分开来得到如图36至图38所示的各个半导体装置1。
Claims (30)
1.一种半导体装置,是包含膜状底板和在这个膜状底板的表面上按叠层状接合的半导体芯片的半导体装置,其特征在于上述半导体芯片具有形成多个端子垫片的主面,上述膜状底板除了在其底面配设有按矩阵状并排的多个用于外部连接的接线端部外,在其表面上还形成有与各个用于外部连接的接线端部导通的多个模式布线,而且,要使上述膜状底板表面的各个模式布线分别与在上述半导体芯片的主面上形成的端子垫片导电连接。
2.根据权利要求1所述的半导体装置,其特征在于上述各个用于外部连接的接线端部的形成是通过在膜状底板上形成的从上述模式布线的一部分朝向膜状底板的底面的孔上、装入焊球使其一部分朝着膜状底板的底面凸出、而且把这个焊球与上述模式布线熔融连接而形成的。
3.根据权利要求2所述的半导体装置,其特征在于上述半导体芯片的各端子垫片在被形成为凸缘状的同时,上述半导体芯片其主面向下并接合在上述膜状底板的表面上,而且,上述各凸缘状的端子垫片与上述膜状底板的模式布线相向并与之导通。
4.根据权利要求3所述的半导体装置,其特征在于通过在上述半导体芯片和上述膜状底板之间加入树脂粘合剂使得上述半导体芯片和上述膜状底板机械性地接合着,同时,使上述半导体芯片的端子垫片和上述膜状底板的模式布线导电连接。
5.根据权利要求4所述的半导体装置,其特征在于上述树脂粘合剂是在绝缘性的树脂成分中掺入导电成分的非均匀性导电粘合剂。
6.根据权利要求4所述的半导体装置,其特征在于上述树脂粘合剂含有多孔性树脂。
7.根据权利要求4所述的半导体装置,其特征在于在上述树脂粘合剂的周围及上述半导体芯片的周围由保护树脂围着。
8.根据权利要求7所述的半导体装置,其特征在于上述保护树脂含有多孔性树脂。
9.根据权利要求8所述的半导体装置,其特征在于上述保护树脂围到上述半导体芯片的表面上。
10.根据权利要求6至8中的任一权利要求所述的半导体装置,其特征在于上述多孔性树脂是酚醛类的热固化性树脂。
11.根据权利要求4所述的半导体装置,其特征在于与上述模式布线的一端导电连接的用于外部连接的接线端部和与上述模式布线的另一端导电连接的半导体芯片的端子垫片从俯视看是互相错位的。
12.根据权利要求11所述的半导体装置,其特征在于半导体芯片的各端子垫片配设在半导体芯片外面的周边部,另一方面,从俯视看,通过模式布线与各端子垫片导电连接的各个用于外部连接的接线端部是在比上述各端子垫片更内侧的区域中按矩阵状配设的。
13.根据权利要求3或4所述的半导体装置,其特征在于在上述膜状底板的的表面上的各模式布线中,除了与半导体芯片的各端子垫片相向的且与各端子垫片导电连接的区域之外的一部分或整个区域形成α射线屏蔽性绝缘膜。
14.根据权利要求13所述的半导体装置,其特征在于上述α射线屏蔽性绝缘膜至少要在各个用于外部连接的接线端部的正上方的区域上形成。
15.根据权利要求13所述的半导体装置,其特征在于上述α射线屏蔽性绝缘膜是由聚酰亚胺树脂形成。
16.根据权利要求13所述的半导体装置,其特征在于上述半导体芯片是具有存储单元区的存储芯片。
17.根据权利要求3或4所述的半导体装置,其特征在于让上述半导体芯片的表面实质上露到外部,而且,在这个表面的边缘部的一部分或全部形成倒角。
18.根据权利要求3或4所述的半导体装置,其特征在于让上述半导体芯片的表面实质上露到外部的同时,在这个芯片的表面形成微小的凹凸,而且,通过印刷在这个芯片的表面上附上标识。
19.根据权利要求3或4所述的半导体装置,其特征在于上述半导体芯片的表面由树脂膜覆盖着,而且,在这个树脂膜的表面上,通过印刷在附上标识。
20.根据权利要求2所述的半导体装置,其特征在于让上述半导体芯片的主面向上接合在上述膜状底板的上面,同时,上述膜状底板的各模式布线具有引向该膜状底板边缘部的引线结合垫片,而且,上述半导体芯片的各端子垫片是通过连接这个端子垫片和上述引线结合垫片的引线与上述模式布线导电连接的。
21.根据权利要求20所述的一种半导体装置,其特征在于上述膜状底板的表面、上述半导体芯片以及上述引线都通过树脂封装被封住。
22.根据权利要求21所述的一种半导体装置,其特征在于上述树脂封装中包含着包围上述半导体芯片的框状加固材料。
23.一种半导体装置的制造方法,其特征在于使用膜状集成板,该膜状集成板具备有按矩阵状配设的多个孔和在表面上形成的其一部分朝向来自底面的孔的多个模式布线的多个布线区,在纵向上重复上述多个布线区形成的,该方法包含有在上述膜状集成板上添加具有朝向各布线区的多个窗孔的板状刚性材的工序、在上述膜状集成板的各布线区的表面上接合半导体芯片的同时,导电连接半导体芯片的各端子垫片和膜状集成板的各模式布线的工序、在从上述膜状集成板的底面方向往上述孔中装填焊球的同时,通过把其中一部分与上述模式布线熔融连接在上述膜状集成板的各布线区的底面上形成突出的按矩阵状配置的用于外部连接的接线端部的工序和从上述板上切下与上述布线区对应的部分获得单位半导体装置的工序。
24.根据权利要求23所述的半导体装置的制造方法,其特征在于上述半导体芯片的各端子垫片在被形成为凸缘状的同时,上述半导体芯片其主面向下并接合在上述膜状底板的各布线区的表面上,而且,上述各凸缘状的端子垫片与上述膜状底板的模式布线相向并与之导通。
25.根据权利要求24所述的半导体装置的制造方法,其特征在于通过在上述半导体芯片和上述膜状底板的各布线区之间加入树脂粘合剂使得上述半导体芯片和上述各布线区机械性地接合着,同时,使上述半导体芯片的端子垫片和上述各布线区的模式布线导电连接。
26.一种半导体装置的制造方法,其特征在于使用膜状集成板,该膜状集成板具备有按矩阵状配设的多个孔和在表面上形成的其一部分朝向来自底面的孔的多个模式布线的多个布线区,在纵向上重复上述多个布线区形成的,该方法包含有在上述膜状集成板上添加具有朝向各布线区的多个窗孔的板状刚性材的工序、在上述膜状集成板的各布线区的表面上接合半导体芯片的同时,导电连接半导体芯片的各端子垫片和膜状集成板的各模式布线的工序、在从上述膜状集成板的底面方向往上述孔中装填焊球的同时,通过把其中一部分与上述模式布线熔融连接在上述膜状集成板的各布线区的底面上形成凸出的按矩阵状配置的用于外部连接的接线端部的工序、通过树脂封装把在上述膜状集成板中的各布线区的表面和与之接合的半导体芯片都封住的工序和从上述板上切下与上述布线区对应的部分获得单位半导体装置的工序。
27.一种半导体装置的制造方法,其特征在于使用膜状集成板,该膜状集成板具备有按矩阵状配设的多个孔和在表面上形成的其一部分朝向来自底面的孔的多个模式布线的多个布线区,在纵向上重复上述多个布线区形成的,该方法包含有在上述膜状集成板上添加具有朝向各布线区的多个窗孔的板状刚性材的工序、在上述膜状集成板的各布线区的表面上安装框状加固材料的工序、在上述膜状集成板上的表面上接合半导体芯片的同时,导电连接半导体芯片的各端子垫片和膜状集成板的各模式布线的工序、通过树脂封装把在上述膜状集成板中的各布线区的表面和与之接合的半导体芯片以及上述加固材料都封住的工序、在从上述膜状集成板的底面方向往上述孔中装填焊球的同时,通过把其中一部分与上述模式布线熔融连接在上述膜状集成板的各布线区的底面上形成凸出的按矩阵状配置的用于外部连接的接线端部的工序和从上述板上切下与上述布线区对应的部分获得单位半导体装置的工序。
28.根据权利要求27所述的一种半导体装置的制造方法,其特征在于上述加固框是由质料与形成上述树脂封装的树脂相同的树脂形成的。
29.根据权利要求26至28中的任一权利要求所述的半导体装置的制造方法,其特征在于上述膜状底板的各布线区中的各模式布线具有引向布线区边缘部的引线结合垫片,上述半导体芯片以形成端子垫片的主面向上的方式接合在上述膜状集成板的布线区的上面,而且,上述半导体芯片的各端子垫片是通过连接这个端子垫片和上述引线结合垫片的引线与上述模式布线导电连接的。
30.一种半导体装置制造用的框架,其特征在于具备有按矩阵状配设的多个孔、在表面上形成的其一部分朝向来自底面的孔的多个模式布线的多个布线区、在纵向上重复上述多个布线区形成的上述膜状集成板、以及朝向各布线区的多个窗孔和在上述膜状集成板的表面上添加的板状刚性材。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP321303/97 | 1997-11-21 | ||
JP32130397A JP3519924B2 (ja) | 1997-11-21 | 1997-11-21 | 半導体装置の構造及びその製造方法 |
JP028156/98 | 1998-02-10 | ||
JP230620/98 | 1998-08-17 | ||
JP232635/98 | 1998-08-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1221982A true CN1221982A (zh) | 1999-07-07 |
CN1238897C CN1238897C (zh) | 2006-01-25 |
Family
ID=18131076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 98125104 Expired - Fee Related CN1238897C (zh) | 1997-11-21 | 1998-11-20 | 半导体装置及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3519924B2 (zh) |
CN (1) | CN1238897C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100524744C (zh) * | 2001-06-01 | 2009-08-05 | 株式会社东芝 | 芯片层叠型半导体装置 |
CN1856877B (zh) * | 2003-09-25 | 2012-10-10 | 英飞凌科技股份公司 | 互连连接结构及相关制造方法 |
CN103295994A (zh) * | 2012-02-29 | 2013-09-11 | 矽品精密工业股份有限公司 | 封装结构、基板结构及其制法 |
CN103985645A (zh) * | 2014-05-27 | 2014-08-13 | 无锡必创传感科技有限公司 | 一种半导体封装件及制造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4254006B2 (ja) * | 2000-04-21 | 2009-04-15 | 住友電装株式会社 | 制動片の摩耗検知プローブ |
JP2002080623A (ja) * | 2000-09-06 | 2002-03-19 | Du Pont Toray Co Ltd | ポリイミドフィルムおよびその用途 |
-
1997
- 1997-11-21 JP JP32130397A patent/JP3519924B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-20 CN CN 98125104 patent/CN1238897C/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100524744C (zh) * | 2001-06-01 | 2009-08-05 | 株式会社东芝 | 芯片层叠型半导体装置 |
CN1856877B (zh) * | 2003-09-25 | 2012-10-10 | 英飞凌科技股份公司 | 互连连接结构及相关制造方法 |
CN103295994A (zh) * | 2012-02-29 | 2013-09-11 | 矽品精密工业股份有限公司 | 封装结构、基板结构及其制法 |
CN103295994B (zh) * | 2012-02-29 | 2016-02-03 | 矽品精密工业股份有限公司 | 封装结构、基板结构及其制法 |
CN103985645A (zh) * | 2014-05-27 | 2014-08-13 | 无锡必创传感科技有限公司 | 一种半导体封装件及制造方法 |
CN103985645B (zh) * | 2014-05-27 | 2017-02-15 | 无锡必创传感科技有限公司 | 一种半导体封装件及制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH11163054A (ja) | 1999-06-18 |
JP3519924B2 (ja) | 2004-04-19 |
CN1238897C (zh) | 2006-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1041035C (zh) | 多芯片模块 | |
CN1205662C (zh) | 内置电元件的组件及其制造方法 | |
CN1150616C (zh) | 半导体器件及其制造和装配方法 | |
CN1171298C (zh) | 半导体器件 | |
CN1143375C (zh) | 半导体装置及其制造方法、电路基板和电子装置 | |
CN1112724C (zh) | 半导体器件及其制造方法 | |
KR100357757B1 (ko) | 반도체장치및그제조방법 | |
CN1197153C (zh) | 半导体器件 | |
CN1161834C (zh) | 半导体器件及其制造方法 | |
CN1230882C (zh) | 一种半导体器件的制造方法和一种半导体器件 | |
CN1551343A (zh) | 电子元件封装结构及其制造方法 | |
CN1779951A (zh) | 半导体器件及其制造方法 | |
CN1591861A (zh) | 电路元件内置模块及其制造方法 | |
CN1649098A (zh) | 半导体器件 | |
CN1516898A (zh) | 半导体装置及其制造方法 | |
CN1877824A (zh) | 半导体器件、层叠式半导体器件和半导体器件的制造方法 | |
CN1574346A (zh) | 一种制造半导体器件的方法 | |
CN1882224A (zh) | 配线基板及其制造方法 | |
CN1641873A (zh) | 多芯片封装、其中使用的半导体器件及其制造方法 | |
CN1344014A (zh) | 半导体器件和半导体组件 | |
CN1463043A (zh) | 半导体器件及其制造方法 | |
CN1514499A (zh) | 压电振荡器以及使用压电振荡器的便携式电话装置以及使用压电振荡器的电子设备 | |
CN1835222A (zh) | 半导体器件及其制造方法 | |
CN1111906C (zh) | 塑料封装的半导体器件及其制造方法 | |
CN1674278A (zh) | 电路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060125 Termination date: 20121120 |