CN1856877B - 互连连接结构及相关制造方法 - Google Patents

互连连接结构及相关制造方法 Download PDF

Info

Publication number
CN1856877B
CN1856877B CN2004800279480A CN200480027948A CN1856877B CN 1856877 B CN1856877 B CN 1856877B CN 2004800279480 A CN2004800279480 A CN 2004800279480A CN 200480027948 A CN200480027948 A CN 200480027948A CN 1856877 B CN1856877 B CN 1856877B
Authority
CN
China
Prior art keywords
interconnection
connection element
conductor track
connection
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800279480A
Other languages
English (en)
Other versions
CN1856877A (zh
Inventor
K·戈勒
R·温策尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1856877A publication Critical patent/CN1856877A/zh
Application granted granted Critical
Publication of CN1856877B publication Critical patent/CN1856877B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种互连连接结构，其包括第一互连(M1)、第二互连(M2)和将第一互连(M1)与第二互连(M2)电连接的多个连接元件(V)。根据本发明，相对于所述互连的重叠定位(I)，多个连接元件(V)在侧面被构成在第一和第二互连的至少一个侧面区域(S)中，而中心区域(Z)没有连接元件(V)。这样，可以显著地改善所述连接结构的电迁移特性并且可以提高载流能力。

Description

互连连接结构及相关制造方法
本发明涉及一种互连连接结构和一种相关的制造方法，并特别地涉及用于改善集成电路中的电迁移特性的一种互连连接结构和一种相关的制造方法。
集成电路具有多个半导体元件，诸如通过互连或互连结构来驱动的场效应晶体管或双极性晶体管。特别地，在大规模集成电路中，要求多个互连平面或金属化平面，这些互连平面或金属化平面通过绝缘层相互隔离并且经由导电的连接元件或所谓的“通孔”相互连接。这类连接元件通常被布置为垂直于互连的预定的布局栅格。
图1示出传统的这类互连连接结构的简化的俯视图，其中第一互连M1经由九个连接元件或通孔V的阵列被连接到位于其上的第二互连M2。
图2示出根据图1的传统的互连连接结构的简化的截面图，其中相同的参考符号标明与图1中的那些层或元件相同的层或元件。因此，根据图2，第一金属化层或第一互连M1位于载体层或衬底1上并且相应地被构图。在第一互连M1和载体层1的表面上构成绝缘层D，在绝缘层D中首先构成直至第一互连M1的接触孔并且接着将导电材料填入，以实现连接元件或接触通孔V。最后，第二互连或第二金属化层M2位于绝缘层D和连接元件V的表面上，并且因此经由连接元件V被电连接到第一互连M1。
在未来的产品研发中，经常需要的是，能够允许高电流流过互连结构，最大可能的电流密度、亦即每个互连横截面的电流(根据Black定律)直接与使用寿命成比例并且通常在工艺鉴定期间被确定。因此，在产品设计中，针对金属化或互连的任何截面或部分，这个最大电流密度不允许被超出。
由于互连连接结构在材料传输方面、特别是在电迁移现象的情况下的势垒函数，该互连连接结构构成互连结构中的特别弱的点。
该问题通常已通过使用较宽的互连来解决，但是由此占用产品上的面积，并且在最坏的情况下，不能够制造产品或半导体元件，因为工艺不支持所要求的电流密度。
文献US 5,963,831公开了一种互连连接结构和一种相关的制造方法，在该情况下，为了改善电迁移特性并且尤其是为了均衡互连宽度上的电流，将具有不同长度的槽引入互连中，并填入电介质。尽管这样改善了电迁移特性，但是这类连接结构是非常复杂的并因此是高成本的。
因此，本发明基于以下目标，即提供一种互连连接结构和相关的制造方法，其中能够结合最小成本来实现该互连的改善的电迁移特性和因此提高的载流能力。
根据本发明，该目标在互连连接结构方面通过权利要求1的特征来实现，并且在方法方面通过权利要求8的特征来实现。
特别地，通过使用多个连接元件，这些连接元件相对于重叠的互连的重叠定位(orientation)在侧面被构成在第一和第二互连的至少一个侧面区域中，而中心区域没有所述连接元件，能够令人惊讶地显著改善该区域中互连的电迁移特性并因此显著提高该区域中互连的载流能力。这样，能够实现进一步改善的集成密度和/或特别是集成半导体电路的改善的使用寿命。
优选地，连接元件被布置为预定的布局栅格，并且具有预定的结构宽度以及还具有预定的结构间距，因此出于已经存在的互连连接结构能够以最小的修改或者通过略去重叠区域的预定区中的接触窗口来实现具有改善的电迁移特性和提高的载流能力的互连连接结构。
优选地，没有连接元件的中心区域的宽度大于具有连接元件的至少一个侧面区域的宽度。利用这种改进方案能够观察到电迁移特性的特别的改善。
优选地，相互重叠且与连接元件相连接的互连被相互平行或相互垂直地(也就是说绕垂直于互连的表面的轴旋转90°)布置，并且具有基本上相同的互连宽度。由于这种互连关系可用于几乎90％的现有互连，所以本发明可以再次没有任何问题地被应用到实际所有已经存在的布线布局或掩膜组，由此显著地节省成本。
优选地，连接元件具有不同于互连的材料，由此能够实现具有低电迁移特性的特别高传导的互连结构和改善的载流能力。钨或铜因此优选地被用于互连，而连接元件优选地具有钨。
此外，连接元件和互连都具有扩散势垒层，由此杂质从上互连平面扩散到例如半导体衬底能够被可靠地阻止，并且因此改善半导体元件的电特性。
在用于制造互连连接结构的方法方面，首先在载体层上构成第一互连，接着在第一互连上构成绝缘层，此后在绝缘层中构成多个导电的连接元件，直到这些连接元件与第一互连接触，并且最后在绝缘层上构成第二互连，使得其中所构成的连接元件与第二互连接触，其中这样布置多个连接元件，使得这些连接元件相对于重叠的互连的重叠定位在侧面位于第一和第二互连的至少一个侧面区域中，而中心区域没有连接元件。这种方法可以被特别容易地应用到已经存在的、用于制造互连连接结构的方法，因此它是花费低的。
本发明的进一步有利的改进方案在其他的从属权利要求中被表征。
下面参考附图根据示例性实施例来更详细地说明本发明。
在附图中：
图1示出根据现有技术的互连连接结构的简化的俯视图；
图2示出沿截面A-A的根据图1的互连连接结构的简化的截面图；
图3示出根据第一示例性实施例的互连连接结构的简化的俯视图；
图4示出根据第二示例性实施例的互连连接结构的简化的俯视图；
图5示出根据第三示例性实施例的互连连接结构的简化的俯视图；
图6示出根据第四示例性实施例的互连连接结构的简化的俯视图；
图7示出根据第五示例性实施例的互连连接结构的简化的俯视图；
图8示出用于说明根据传统互连连接结构和本发明的互连连接结构的故障分布的图形表示。
图3示出根据第一示例性实施例的本发明的互连连接结构的简化的俯视图，其中相同的参考符号标明与图1和2中的那些元件相同或相对应的元件，并且在下面免除重复的说明。
根据图3，如在现有技术中那样，第一互连M1再次被构成在载体层1、诸如半导体衬底上，例如在该半导体衬底中构成例如半导体元件，多个连接元件V被构成在位于其上的绝缘层或介电层D中并与第一金属轨(metal track)M1接触或接触连接该第一金属轨M1。第二互连或金属层M2再次位于该介电层或绝缘层D的表面上，并且与所述连接元件或接触通孔V的上侧接触，由此实现互连连接结构。
与根据现有技术的连接元件或接触通孔V的传统排列对比，其中连接元件通常相对互连长度横向平放，并且这些连接元件可以例如根据图1相对互连长度或互连定位横向平放为三列，根据图3，首次平行地沿着互连长度或互连定位将多个连接元件V布置在第一和第二互连M1和M2的侧面区域中。
更确切地说，在互连M1和M2的重叠区域中、亦即在其中互连相互重叠的区域中，相对于互连的重叠定位I、亦即重叠的互连的最终定位，多个连接元件V在侧面被构成在第一和第二互连M1和M2的至少一个侧面区域S中，而互连的中心区域Z没有连接元件V。
如在图8中所示，因此，如果通过例如将连接元件V相对互连长度的通常为列式的排列“折叠”成连接元件V相对互连长度的行式排列(位于侧面区域S中)来给出相同数量或更少数量的连接元件V，则能够实现互连的或整个互连结构的电迁移特性的显著改善，由此增加互连的或整个互连结构的载流能力。这样，要么能进一步提高集成密度要么延长集成电路的使用寿命。
相互重叠的互连M1和M2的重叠定位I因此被理解为重叠的互连M1和M2的最终定位，其中所述重叠定位I基本上与工作状态下的互连M1和M2中的主电流方向匹配。因此，互连M1和M2的重叠定位或主电流方向I基本上被视为在其互连长度的方向上，在该情况下，仅仅在连接区域中将该主电流划分成多个单独的电流I1至I4，所述单独的电流I1至I4流入被布置在侧面的连接元件V并也通过该连接元件V流入较低的第一互连M1，其中这些电流再次在互连长度或者主电流或重叠定位I的方向继续流动。
如果根据本发明将所述连接元件V从互连的通常使用的末端区域旋转到其根据图3在每种情况下仅有的一个侧面区域S，则载流能力例如上升到11/2倍，其中使用寿命实际被加倍。此外，接触通孔或连接元件V的这种新的排列并不占用更多的面积或空间，因此在给定相同的载流能力的情况下能够提高集成密度。
优选地，连接元件V位于预定的布局栅格中，在该情况下，这些连接元件V具有预定的结构宽度F以及也具有预定的结构间距P(间距P；节距＝F+P)。由于根据现有技术，图1中所示的连接元件的阵列通常也例如以三行和三列的连接元件的形式存在，所以能够以特别简单的方式在已有的数据库或布局列表中通过略去中心区域Z中的连接元件V来非常简单地实现相对应的连接结构(也就是说，图1中所示的9个通孔被减少到6个)，因此，结合电迁移特性的显著改善，不产生额外的成本和复杂化的重新设计。
优选地，没有连接元件V的中心区域Z的宽度大于互连M1和M2的侧面区域S的宽度。
尽管连接元件V以及互连M1和M2原则上可具有相同的导电材料，但是优选地针对连接元件和针对互连M1和M2使用不同的材料，由此可以产生进一步改善的互连结构。特别地，例如将铝或铜用于互连M1和M2，而连接元件或导电引线V具有钨填充层。当然，为了改善互连结构的电迁移特性，对于互连M1和M2以及对于连接元件V也可以考虑多层序列。
特别地，为了阻止掺杂物进入半导体衬底，可以使用扩散势垒层或所谓的衬垫(Liner)。这种扩散势垒层(未示出)要么在连接元件V的底部区域中、在连接元件V的顶部区域中被构成在第一互连M1的表面上，要么在构成第二互连M2之前被构成、亦即被构成在连接元件和绝缘层D的表面上。
图4示出根据第二示例性实施例的互连连接结构的简化的俯视图，相同的参考符号标明与图1至3中的层和元件相同或相对应的层和元件，并且在下面免除重复的说明。
与根据图3的示例性实施例对比，多个连接元件V也可以被构成在互连M1和M2的重叠区域中的互连M1和M2的侧面区域S中，由此得到再次改善的电迁移特性并且因此得到提高的载流能力或高的电流强度。例如出于通常存在的通孔矩阵或4×4连接元件V的连接元件矩阵，根据图4消除互连M1和M2的中心区域Z中的两个连接元件行，由此在特殊情况下导致电迁移特性的改善。
尽管根据图3和图4，互连M1和M2基本上相互平行成直线地被布置并且具有基本上相同的互连宽度，但是也可能存在不同的互连宽度，并且特别地所述互连被相互垂直地布置。
图5示出根据第三示例性实施例的互连连接结构的简化的俯视图，相同的参考符号标明与图1至4中的元件和层相同或相对应的元件和层，并且在下面免除重复的说明。
根据第三示例性实施例，互连M1和M2现在相对其互连长度或其相关的互连定位被相互垂直地布置，其中互连的表面仍保持相互平行的定位，由此在重叠区域中得到重叠的互连M1和M2的弯曲的重叠定位或主电流方向I。如果，相对于基本上对应于通过两个互连的主电流方向的重叠定位I(从M2经由V到M1)，连接元件V在侧面被构成在第一和第二互连的至少一个侧面区域S中，而中心区域没有连接元件V，则又能建立连接结构的电迁移特性的显著改善和因此建立连接结构的载流能力的显著改善。
根据图5，因此接触通孔V仅仅被构成在互连的外部的部分侧面区域中，由此这些接触通孔V相对第一互连M1位于侧面区域中并且相对第二互连M2位于末端区域中。
图6示出根据第四示例性实施例的互连连接结构的简化的俯视图，相同的参考符号标明与图1至5中的那些层和元件相同或相对应的层和元件，并且在下面免除重复的说明。
根据图6，因此连接元件V也可以在侧面靠近重叠定位或主电流方向I地被构成在互连的整个外部侧面区域或第一和第二互连M1和M2的侧面和末端区域中，并且在重叠定位中例如具有细长孔形状。
图7示出根据第四实施例的互连连接结构的简化的俯视图，相同的参考符号标明与图1至6中的那些元件和层相同或相对应的元件和层，并且在下面免除重复的说明。
根据图7，与根据图6的示例性实施例相比，连接元件V不仅在侧面相对重叠定位或主电流方向I被构成在外部的侧面区域S中，而且被构成在内部的侧面区域S中，由此能够在特殊情况下观察到电迁移特性的进一步改善。此外，与矩形形状对比，连接元件或接触通孔V也可以具有圆形形状，其中所述形状通常取决于已经在工艺中可得到的形状。因此，在这个意义上，针对连接元件V也可考虑椭圆或其他形状。
图8示出简化的图形表示，用于说明作为持续时间的函数的、具有8个连接元件的互连连接结构的故障分布，在该情况下，这些连接元件一方面根据现有技术在互连的末端面上相对互连长度横向地布置为一列，而另一方面根据图3在互连的仅仅一个侧面区域S中在纵向相对互连长度被布置为一行。因此，对于近似相等的故障概率，得到显著提高的使用寿命。
上面根据诸如被用于集成半导体电路中的互连连接结构已说明了本发明。但是，本发明不限于此，并且可以相同的方式特别地也被用于印刷电路(PCB，印刷电路板)中的布线结构或被用于片上布线。

Claims (11)

1.互连连接结构，其包括
被构成在第一互连平面中的第一互连(M1)；
被构成在第二互连平面中的第二互连(M2)；以及
将所述第一互连(M1)与所述第二互连(M2)相互电连接的多个连接元件(V)，其中，所述第一和第二互连(M1，M2)被相互垂直地布置，
其特征在于，所述第一互连(M1)与所述第二互连(M2)具有重叠区域，相对于重叠的互连的被弯曲的重叠定位(I)，所述多个连接元件(V)在侧面被构成在所述第一和第二互连(M1，M2)的至少一个侧面区域(S)中，而在整个重叠区域中，中心区域(Z)没有连接元件(V)。
2.如权利要求1所述的互连连接结构，其特征在于，所述连接元件(V)被布置为预定的布局栅格，并且具有预定的结构宽度(F)以及还具有预定的结构间距(P)。
3.如权利要求1或2所述的互连连接结构，其特征在于，没有连接元件的所述中心区域(Z)的宽度大于所述至少一个侧面区域(S)的宽度。
4.如权利要求1或2所述的互连连接结构，其特征在于，所述互连(M1，M2)的表面被相互平行地定位并且具有基本上相同的互连宽度。
5.如权利要求1或2所述的互连连接结构，其特征在于，所述连接元件(V)具有矩形的、圆形的、椭圆形的或细长孔的形状。
6.如权利要求1或2所述的互连连接结构，其特征在于，所述连接元件(V)具有不同于所述互连(M1，M2)的材料。
7.如权利要求1或2所述的互连连接结构，其特征在于，所述连接元件(V)和/或所述互连(M1，M2)具有扩散势垒层。
8.一种用于制造互连连接结构的方法，其包括以下步骤：
a)在载体层(1)上构成第一互连(M1)；
b)在所述第一互连(M1)上构成绝缘层(D)；
c)在所述绝缘层(D)中构成多个导电的连接元件(V)，使得所述多个导电的连接元件(V)与所述第一互连(M1)接触；并且
d)在所述绝缘层(D)上构成第二互连(M2)，使得所述第二互连(M2)与所述连接元件(V)接触并且所述第二互连(M2)垂直于所述第一互连(M1)被布置，其特征在于，所述第一互连(M1)与所述第二互连(M2)具有重叠区域，所述多个连接元件(V)被布置来使得：相对于重叠的互连的被弯曲的重叠定位(I)，所述多个连接元件(V)在侧面接触所述第一和第二互连(M1，M2)的至少一个侧面区域(S)，而在整个重叠区域中，中心区域没有连接元件(V)。
9.如权利要求8所述的方法，其特征在于，所述连接元件(V)被构成为预定的布局栅格，并且具有预定的结构宽度(F)以及也具有预定的结构间距(P)。
10.如权利要求8或9所述的方法，其特征在于，所述互连(M1，M2)的表面被相互平行地定位并且具有基本上相同的互连宽度。
11.如权利要求8或9所述的方法，其特征在于，在构成所述第一互连(M1)之后，在构成所述连接元件(V)的期间或在构成所述第二互连(M2)之前，构成扩散势垒层。
CN2004800279480A 2003-09-25 2004-09-08 互连连接结构及相关制造方法 Expired - Fee Related CN1856877B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10344605.2 2003-09-25
DE10344605A DE10344605B4 (de) 2003-09-25 2003-09-25 Leitbahn-Verbindungsstruktur sowie zugehöriges Herstellungsverfahren
PCT/EP2004/052093 WO2005031867A2 (de) 2003-09-25 2004-09-08 Leitbahn-verbindungsstruktur sowie zugehöriges herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN1856877A CN1856877A (zh) 2006-11-01
CN1856877B true CN1856877B (zh) 2012-10-10

Family

ID=34384288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800279480A Expired - Fee Related CN1856877B (zh) 2003-09-25 2004-09-08 互连连接结构及相关制造方法

Country Status (4)

Country Link
US (2) US7569938B2 (zh)
CN (1) CN1856877B (zh)
DE (1) DE10344605B4 (zh)
WO (1) WO2005031867A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130719B2 (ja) 2007-01-12 2013-01-30 富士通セミコンダクター株式会社 配線設計方法
US9104831B2 (en) * 2013-08-23 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor overlay production system and method
US9684754B2 (en) * 2015-10-02 2017-06-20 Arm Limited Standard cell architecture layout

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0845808A2 (en) * 1996-11-28 1998-06-03 Nec Corporation Multilayer wiring structure including via holes
CN1221982A (zh) * 1997-11-21 1999-07-07 罗姆股份有限公司 半导体装置及其制造方法
US6548902B2 (en) * 2000-12-27 2003-04-15 Fujitsu Limited Semiconductor integrated circuit device, circuit design apparatus, and circuit design method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US563831A (en) * 1896-07-14 Thermostat
JPS60201648A (ja) * 1984-03-27 1985-10-12 Nec Corp 集積回路
KR970053805A (ko) * 1995-12-04 1997-07-31 김광호 반도체 메모리 장치의 파워라인 배치방법
JPH09199587A (ja) * 1996-01-12 1997-07-31 Nec Corp 半導体装置
US5963831A (en) * 1998-05-22 1999-10-05 United Microelectronics Corp. Method of making an interconnect structure employing equivalent resistance paths to improve electromigration resistance
US7087997B2 (en) * 2001-03-12 2006-08-08 International Business Machines Corporation Copper to aluminum interlayer interconnect using stud and via liner

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0845808A2 (en) * 1996-11-28 1998-06-03 Nec Corporation Multilayer wiring structure including via holes
CN1221982A (zh) * 1997-11-21 1999-07-07 罗姆股份有限公司 半导体装置及其制造方法
US6548902B2 (en) * 2000-12-27 2003-04-15 Fujitsu Limited Semiconductor integrated circuit device, circuit design apparatus, and circuit design method

Also Published As

Publication number Publication date
WO2005031867A3 (de) 2005-07-28
DE10344605B4 (de) 2008-09-18
US7951703B2 (en) 2011-05-31
US20060163737A1 (en) 2006-07-27
WO2005031867A2 (de) 2005-04-07
CN1856877A (zh) 2006-11-01
DE10344605A1 (de) 2005-05-04
US20090263964A1 (en) 2009-10-22
US7569938B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
CN106711120A (zh) 具有掩埋电源轨的半导体器件及其制造方法
US5468984A (en) ESD protection structure using LDMOS diodes with thick copper interconnect
US7687912B2 (en) Semiconductor component comprising interconnected cell strips
US7859039B2 (en) X-shaped semiconductor capacitor structure
EP0714128B1 (en) Improvements in or relating to integrated circuits
JPH08255909A (ja) 厚い銅の相互接続を持つ多重トランジスタ集積回路
US7881040B2 (en) Feedthrough capacitor mounted structure
DE102004014925A1 (de) Elektronische Schaltkreisanordnung
DE112012000149T5 (de) Interner Verdrahtungsaufbau eines Halbleiterbauelements
US7034653B2 (en) Semiconductor resistor
CN101208800B (zh) 利用嵌入式电阻器的集成电路和系统及其方法
US8013455B2 (en) Semiconductor device having pads
CN1856877B (zh) 互连连接结构及相关制造方法
JP3696706B2 (ja) 半導体装置の電源線構造
CN100479162C (zh) 半导体元件及其制造方法
DE102012018013B4 (de) Spiralförmige, integrierbare Spulen mit zentrischen Anschlüssen in planarer grabenisolierter Siliziumhalbleitertechnologie
US20050071798A1 (en) Power supply layout for an integrated circuit
EP0861503A1 (en) Semiconductor interlayer staggered contact structure
US20080093702A1 (en) Semiconductor device having a passive device
US11430743B1 (en) Transistor with shield system including multilayer shield structure arrangement
US20220216350A1 (en) 3d capacitors
JP2001035922A5 (zh)
EP0333446B1 (en) Connecting structure for connecting conductors in an electronic apparatus
DE102012214982B4 (de) Leiterplatine
JPS59208750A (ja) 半導体装置の配線構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20180908

CF01 Termination of patent right due to non-payment of annual fee