CN101208800B - 利用嵌入式电阻器的集成电路和系统及其方法 - Google Patents

利用嵌入式电阻器的集成电路和系统及其方法 Download PDF

Info

Publication number
CN101208800B
CN101208800B CN2006800230596A CN200680023059A CN101208800B CN 101208800 B CN101208800 B CN 101208800B CN 2006800230596 A CN2006800230596 A CN 2006800230596A CN 200680023059 A CN200680023059 A CN 200680023059A CN 101208800 B CN101208800 B CN 101208800B
Authority
CN
China
Prior art keywords
metal layer
pad
coupled
decoupling capacitor
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800230596A
Other languages
English (en)
Other versions
CN101208800A (zh
Inventor
M·S·麦亚特
M·张
E·S·李
Y·闵
K·伦帕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101208800A publication Critical patent/CN101208800A/zh
Application granted granted Critical
Publication of CN101208800B publication Critical patent/CN101208800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

利用管芯侧电容器和嵌入式电阻器可以实现有利的电力输送网络。在一些实施例中，嵌入式电阻器可以是更精确可控的。可通过将嵌入式电阻器与这些电容器组合来减少管芯侧电容器的数目，以便降低成本。嵌入式电阻器可以设置在金属化层内，在上层或者在下层。

Description

利用嵌入式电阻器的集成电路和系统及其方法
技术领域
本发明一般涉及集成电路的电力输送网络。
背景技术
电力输送网络将电力从电源提供到集成电路。集成电路通常装配在安装到印刷电路板的封装中。印刷电路板可合并到可以插入母板或印刷电路板的电子组件中。
一般来说，使半导体封装和更有效的集成电路具有高去耦电容和低电感是有利的。为此目的，可以用电阻器和电容器来设计电力输送网络，以便降低阻抗和增大集成电路内从电源传递到负载的电力。
因而，电力输送网络的总体目标是要降低集成电路的功率损耗和改善其性能。最好以最低的可能成本来这样做。
发明内容
依据本发明的一个方面，提供了一种集成电路，包括：去耦电容器；耦合到所述去耦电容器的第一引线的第一金属化层和通过第一焊盘耦合到所述去耦电容器的第二引线的第二金属化层；耦合到所述第二金属化层的第二焊盘；以及电耦合在所述第一焊盘和第二焊盘之间的嵌入式电阻器，其中所述第一金属化层包括电源金属化层，所述第二金属化层包括地金属化层。
依据本发明的另一个方面，提供了一种使用集成电路的系统，包括：印刷电路板；耦合到所述印刷电路板的电源；和耦合到所述印刷电路板的集成电路，所述集成电路包括：去耦电容器；耦合到所述去耦电容器的第一引线的第一金属化层和通过第一焊盘耦合到所述去耦电容器的第二引线的第二金属化层，所述第一金属化层和所述第二金属化层与所述电源第一电位和第二电位相耦合；耦合到所述第二金属化层的第二焊盘；以及电耦合在所述第一焊盘和第二焊盘之间的嵌入式电阻器，其中所述第一金属化层包括电源金属化层，所述第二金属化层包括地金属化层。
依据本发明的再一个方面，提供了一种形成电力输送网络的方法，包括：提供去耦电容器；提供耦合到所述去耦电容器的第一引线的第一金属化层和通过第一焊盘耦合到去耦电容器的第二引线的第二金属化层；提供耦合到所述第二金属化层的第二焊盘；以及提供电耦合在所述第一焊盘和第二焊盘之间的嵌入式电阻器，其中所述第一金属化层包括电源金属化层，所述第二金属化层包括地金属化层。
附图说明
图1是本发明一个实施例的示意横截面图；
图2A是按照本发明一个实施例图1电力输送网络的简化电路图；
图2B是按照本发明一个实施例图1封装的更详细电路图；
图3是一般沿着图4中线3-3截取的部分放大的横截面图；
图4是按照本发明一个实施例图3所示实施例的顶视平面图；
图5是按照本发明一个实施例一般沿着图4中的线5-5截取的横截面图；
图6是本发明另一个实施例的放大的横截面图；
图7是一般沿着图6中的线7-7截取的部分简化的横截面图；
图8是本发明的再一个实施例的放大的透视图；
图9是按照本发明一个实施例一般沿着图8中的线9-9截取的图8所示实施例的平面横截面图；和
图10A-10E是按照本发明不同实施例一般沿着图6中的线7-7截取的部分简化的横截面图。
具体实施方式
按照本发明的一些实施例，可以将电阻器嵌入集成电路金属化层内，以便实现可以较低成本制造的电力输送网络。另外，嵌入式电阻器可以允许对电阻值进行较大控制。在一些实施例中，可以将电阻器嵌入金属化层内，而在其它实施例中，可以将嵌入式电阻器置于金属化层的顶上。
参见图1，电力输送网络10可以包括其上安装了电源110的印刷电路板100。电源110通过印刷电路板100内的互连向安装在印刷电路板100上的集成电路140供电。集成电路140可以包括封装120和所述封装内的半导体管芯130。按照本发明的一些实施例，嵌入式电阻器(图1中未示出)可以设置在管芯130上。
因而，参见图2A，电力输送网络10的模型描绘示出了电源110，电源110在电源金属化线12上提供称为Vcc的电位。还示出了提供称为Vss的电位的地金属化线18。
当管芯130电容(Cdie)完全放电以便向管芯130供电时，接下来响应的电容器是具有内部电阻(Rpkg-cap)和电感(Lpkg-cap)(图2B)的封装电容器(Cpkg-cap)24。这个封装电容器连接到封装120，通过焊盘14b再到Vcc金属化线12。该电容器的另一端通过焊盘14a连接到封装120。电容器24的电源放电通路通过嵌入式电阻器22。
在一些实施例中，嵌入式电阻器可以减少增大管芯上的去耦电容的需要，因为，主要由于所需的高成本基本投资的缘故，硅成本本身大于衬底成本。在一些实施例中，通过嵌入式电阻器而不是管芯上的电容器来推动降低高频阻抗。
因为嵌入式电阻器允许电容器中所需的定制的电阻值，所以，与高等效串联电阻(ESR)电容器相比，嵌入式电阻器是有利的。可使市场上可买到的高ESR电容器达到具有相对有限选择的特定电阻值，因为它们的电阻主要是由利用特定的高电阻材料来改变电容器端子电阻而引起的。
用嵌入式电阻器，可以通过设计薄膜嵌入式电阻器的不同物理尺寸来获得特定的电阻值。此外，嵌入式电阻器可以允许减少电容器的数目，由此降低材料和制造成本。
图3中描绘了按照本发明一个实施例与电力输送网络10有关的集成电路管芯130的一部分的配置。在半导体衬底(未示出)上可以是一个或多个层间电介质30、32和28。在电介质30和32之间是层1或电源金属化线12。在电介质28和30之间是层2或地金属化线18。最后，在电介质28上可以是金属焊盘14b和14a。在一个实施例中，可以用阻焊剂15覆盖结构上表面的相当大部分，以便可以将电容器24准确地放置成落在焊盘14b和14a上。
将焊盘14b耦合到电源金属化线12的是通孔16。事实上，可以利用多个并行通孔16通过提供并行通路来减小有效电阻。因而，在本发明的一个实施例中，多个通孔16可以扩展到图3中的页面上，所有通孔的一端都连接到焊盘14b，并且下端连接到电源金属化线12。
类似地，如图3中右侧所描绘的，可以在焊盘14a和地金属化线18之间设置双通孔20。虽然图中示出了双通孔20，但是可以提供两个以上的并行通路，再一次借助于通路的并行特性来降低阻抗。
由此，比较图2B和3，地金属化线18最终耦合到电源110和电容器24，以及电阻器22。(图3中未示出电阻器22)。
参见图4，该图是顶部平面视图，电阻器22被隐藏在一部分电介质层28和阻焊剂15的下面。电阻器22电耦合在Vss金属化焊盘26和Vss焊盘14a之间。焊盘14a也被阻焊剂15部分覆盖。焊盘14a的暴露部分电耦合到倒U形电容24的上引线，而焊盘14b的暴露部分电耦合到电容器24的下引线。焊盘14b也可以被阻焊剂15部分覆盖。在该图解说明的实施例中，焊盘26耦合到Vss，焊盘14a耦合到Vss，而焊盘14b耦合到Vcc，所有这些都在图3和5中进一步图解说明。
接着参见图5，焊盘26和焊盘14a被阻焊剂15至少部分覆盖。电阻器22在阻焊剂15下面，与焊盘26和14a相邻，但在它们的下部区域。有效地，电阻器22位于电介质28a上面和电介质28a下面。焊盘26通过双通孔20耦合到电源金属化线18。电介质28a实际上叠置在电阻器22和阻焊剂15之间的区域。
由此，可以在管芯130上以集成的方式提供嵌入式电阻器22和管芯侧电容器(DSC)24。在一些实施例中，电阻器22的尺寸可以是可控的，以便设定精确的所需电阻值。在一些实施例中，基于表面的电阻器22可能是有利的，因为可以更容易地制造这种电阻器。
参见图6和7，按照本发明的另一个实施例，可以将电阻器22嵌入在图6中所示的结构内更深处，具体地说，与电源金属化线12相关联。
具体地说，在制造期间可以在线12中形成一个开口。然后，可以用形成电阻器22的材料填充该开口，使所述材料形成图案并蚀刻为落入开口内并略微超出开口，以便略微与线12重叠。例如，线12和线18一般由铜形成。电阻器22可以由更大电阻的材料形成，诸如镍。在形成上覆的电介质28和30之后，可以切沟槽并用通孔16填充所述沟槽，通孔16则又落在金属岛层88的顶部上，金属岛层88电连接到电阻器22。另外，所述结构与结合第一实施例所描述的相同。
参见图7，在一个实施例中，电阻器22相当于线12内的岛。多个并行通孔16可以从被电阻器22包围的金属岛88向上延伸到焊盘14b。
由此，由电阻器22在垂直和水平方向的长度来确定电流通路。通过调整那些长度，可以仔细地控制电阻的范围。在一些实施例中，因为利用光刻法来定义电阻器22的这些长度和宽度，所以可以非常精确地确定电阻器22的特性。
按照图8和9中所示的本发明第三实施例，可以利用图3-5的布置。但是，在这样的实施例中，不是仅用单个焊盘26和单个电阻器22，而是可以提供一组3个这样的焊盘26和电阻器22。由此，焊盘26和电阻器22可以包围焊盘14a。但是，到焊盘26的连接性质和焊盘26的布置与以前相对于图3-5的单个焊盘实施例所描述的精确地相同。
在一些情况下，提供多个焊盘26和多个并联电阻器22可以减小电阻，有利地改善了互连网络的性能。
最后，参见图10A-10E，各种各样的实施例使用与线12相关联的电阻器22。它们在电阻器22的布置方面有所不同，并且尤其是在其相对于与耦合到上覆通孔16的金属岛88的其触点的尺寸方面。
更具体地说，在图10A的情况下，从岛88到电阻器22的垂直边和水平边的尺寸L1是相等长度。因而，电阻器22的垂直长度(从岛88向外移动)和水平长度(两者都示为L1)实际上可以是相同的。
参见图10B，长度L1和水平长度L2不再相等。可以通过在淀积和图案形成期间简单地修整电阻器22来做出这种长度差异。
接下来，参见图10C，电阻器22连接到岛88，在其左右侧宽度为W1。在岛88和电阻器22的顶部和底侧是用电介质99填充的区域。这将保证电流在左侧和右侧通过电阻器22从岛88流到金属12，而不是顶部和底部。
图10D对应于图10C，只是电阻器22具有水平长度L2和宽度W2，宽度W2延伸到岛88的顶部和底部，但仅在与岛88接触的那点对齐的区域中。因而，在本发明的一些实施例中，L1可以不等于L2，并且W1可以不等于W2。
最后，参见图10E，电阻器22远离其与岛88接触的那点仅向上延伸。因而，电阻器22具有尺寸L1和W1。
虽然图10A-10E提供了电阻器22变化的可提供的有限数目的示例，但是，本领域的技术人员要理解许多其它变化。然后应该认识到，可以通过提供电阻器22的形状、大小和数目的任何数目的布置来精确地控制电阻器22的电阻。
按照本发明的一些实施例，电阻器22可以具有大约0.1微米的厚度和4.9×106S/m的导电率。例如，在一些实施例中，电阻器22可以具有在100和200欧姆之间的电阻率。可以使用具有40×20密耳尺寸的几个电容器24。在一个实施例中，可以使用4个电容器24，表示电容器数目的减少。此外，与叉指式电容器(IDC)相反，电容器24可以是管芯侧电容器(DSC)。嵌入式电阻器可以设计用于其它形状因数的两端电容器，还有IDC电容器。
在一些实施例中，在衬底内提供电阻使低成本的两端电容器能够代替叉指式电容器。在一些情况下，这种代替可以导致高达60％或更大的成本降低。另外，在一些实施例中，可以减少电容器的数目。
一般来说，电力输送网络10的目的是保证最大的电力从功率调节器通过网络通路传递到集成电路。这可通过保证电力输送网络通路的最低阻抗(Z)来实现，因为功率等于阻抗上所加电压的平方。由Z0等于电感除以电容与电阻的乘积来提供图2A的简化谐振阻抗(Z0)。电容可以用管芯上的去耦电容表示，而电感和电阻表示分立去耦电容器的电感和电阻，包括封装电容器或母板电容器。
可通过以下方法来降低简化谐振阻抗Z0：增大管芯上电容、增大分立去耦电容器的电阻或者降低或保持去耦电容器的电感。按照本发明的一些实施例，可以通过以下方法来增大电力输送网络10的电阻：将电阻器22嵌入分立电容器中，或者在衬底表面上布线，或者在衬底的内层中布线，同时保持低电感。可以通过将嵌入的电阻设计成具有特定尺寸的长度、宽度和厚度来控制嵌入的电阻。一般来说，电容器布线所需的电阻器的电阻从100毫欧姆到1欧姆。
在本说明书中一直提到″一个实施例″或″实施例″是指结合所述实施例描述的特定特征、结构或特性被包括在本发明内包含的至少一个实现方案中。因而，短语″一个实施例″或″在实施例中″的出现不一定是指同一实施例。而且，可以其它适当的形式而不是所图解说明的具体实施例来建立所述特定的特征、结构或特性，并且所有这样的形式都可以被包括在本发明的权利要求书内。
虽然已经就有限数目的实施例描述了本发明，但是，本领域的技术人员将由此理解许多修改和变化。所附权利要求书意欲含盖落在本发明的真实的精神和范围内的所有这样的修改和变化。

Claims (26)

1.一种集成电路，包括：
去耦电容器；
耦合到所述去耦电容器的第一引线的第一金属化层和通过第一焊盘耦合到所述去耦电容器的第二引线的第二金属化层；
耦合到所述第二金属化层的第二焊盘；以及
电耦合在所述第一焊盘和第二焊盘之间的嵌入式电阻器，
其中所述第一金属化层包括电源金属化层，所述第二金属化层包括地金属化层。
2.如权利要求1所述的集成电路，其中所述嵌入式电阻器位于所述第二金属化层上方。
3.如权利要求1所述的集成电路，包括：
电介质，所述第一金属化层位于所述电介质下面，所述第二金属化层位于所述电介质中。
4.如权利要求1所述的集成电路，其中所述去耦电容器是U形的，并且所述第一引线和第二引线是一对向下延伸的引线，以分别耦合到第一金属化层和第二金属化层。
5.如权利要求4所述的集成电路，其中第二引线经由第二焊盘耦合到第二金属化层，第一引线经由第三焊盘耦合到所述第一金属化层。
6.如权利要求1所述的集成电路，其中所述去耦电容器是U形的，并且位于隔开的第一焊盘和第三焊盘上，所述第三焊盘通过通孔耦合到所述电源金属化层。
7.如权利要求6所述的集成电路，包括：
电介质，所述第一焊盘和所述第二焊盘在所述电介质上面，所述电介质的至少一部分覆盖所述嵌入式电阻器。
8.如权利要求1所述的集成电路，包括包围所述第一焊盘的多个并联的所述嵌入式电阻器及相对应的多个所述第二焊盘，其中每个所述嵌入式电阻器电耦合在所述第一焊盘和相应的所述第二焊盘之间。
9.一种使用集成电路的系统，包括：
印刷电路板；
电源，耦合到所述印刷电路板；和
集成电路，耦合到所述印刷电路板，所述集成电路包括：
去耦电容器；
耦合到所述去耦电容器的第一引线的第一金属化层和通过第一焊盘耦合到所述去耦电容器的第二引线的第二金属化层，所述第一金属化层和所述第二金属化层分别与所述电源的第一电位和第二电位相耦合；
耦合到所述第二金属化层的第二焊盘；以及
电耦合在所述第一焊盘和第二焊盘之间的嵌入式电阻器，
其中所述第一金属化层包括电源金属化层，所述第二金属化层包括地金属化层。
10.如权利要求9所述的系统，其中所述嵌入式电阻器位于所述第二金属化层上方。
11.如权利要求9所述的系统，其中所述集成电路包括：
电介质，所述第一金属化层位于所述电介质下面，所述第二金属化层位于所述电介质中。
12.如权利要求9所述的系统，其中去耦电容器是U形的，并且所述第一引线和第二引线是一对向下延伸的引线，以分别耦合到第一金属化层和第二金属化层。
13.如权利要求12所述的系统，其中所述第二引线经由第一焊盘耦合到第二金属化层，第一引线经由第三焊盘耦合到所述第一金属化层。
14.如权利要求9所述的系统，其中所述去耦电容器是U形的，并且位于隔开的第一焊盘和第三焊盘上，所述第三焊盘通过通孔耦合到所述电源金属化层。
15.如权利要求14所述的系统，包括；
电介质，所述第一焊盘和所述第二焊盘在所述电介质上面，所述电介质的至少一部分覆盖所述嵌入式电阻器。
16.如权利要求9所述的系统，包括包围所述第一焊盘的多个并联的嵌入式电阻器及相对应的多个所述第二焊盘，其中每个所述嵌入式电阻器电耦合在所述第一焊盘和相应的所述第二焊盘之间。
17.一种形成电力输送网络的方法，包括：
提供去耦电容器；
提供耦合到所述去耦电容器的第一引线的第一金属化层和通过第一焊盘耦合到所述去耦电容器的第二引线的第二金属化层；
提供耦合到所述第二金属化层的第二焊盘；以及
提供电耦合在所述第一焊盘和第二焊盘之间的嵌入式电阻器，
其中所述第一金属化层包括电源金属化层，所述第二金属化层包括地金属化层。
18.如权利要求17所述的方法，其中所述第一金属化层为下金属化层，所述第二金属化层为上金属化层。
19.如权利要求18所述的方法，包括在所述上金属化层上形成所述嵌入式电阻器。
20.如权利要求18所述的方法，包括：
提供电介质，所述下金属化层位于所述电介质下面，所述上金属化层位于所述电介质中。
21.如权利要求17所述的方法，其中所述去耦电容器是U形的，所述去耦电容器的第一引线经由第三焊盘耦合到第一金属化层。
22.如权利要求21所述的方法，包括形成与耦合到所述去耦电容器的所述第一焊盘隔开的所述第三焊盘。
23.如权利要求22所述的方法，包括形成从所述第三焊盘到第一金属化层的通孔。
24.如权利要求21所述的方法，包括利用光刻法改变所述嵌入式电阻器的尺寸。
25.如权利要求17所述的方法，包括提供包围所述第一焊盘的多个并联的嵌入式电阻器及相对应的多个所述第二焊盘，其中每个所述嵌入式电阻器电耦合在所述第一焊盘和相应的所述第二焊盘之间。
26.如权利要求24所述的方法，包括利用至少两个并行通路将所述第一焊盘和第二焊盘中的每一个耦合到第二金属化层。
CN2006800230596A 2005-06-28 2006-06-28 利用嵌入式电阻器的集成电路和系统及其方法 Active CN101208800B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/168,175 US20060291174A1 (en) 2005-06-28 2005-06-28 Embedding thin film resistors in substrates in power delivery networks
US11/168,175 2005-06-28
PCT/US2006/026077 WO2007002948A1 (en) 2005-06-28 2006-06-28 Embedding thin film resistors in substrates in power delivery networks

Publications (2)

Publication Number Publication Date
CN101208800A CN101208800A (zh) 2008-06-25
CN101208800B true CN101208800B (zh) 2010-09-08

Family

ID=37076128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800230596A Active CN101208800B (zh) 2005-06-28 2006-06-28 利用嵌入式电阻器的集成电路和系统及其方法

Country Status (8)

Country Link
US (2) US20060291174A1 (zh)
JP (1) JP4997646B2 (zh)
KR (2) KR20080012381A (zh)
CN (1) CN101208800B (zh)
DE (1) DE112006001179B4 (zh)
HK (1) HK1124958A1 (zh)
TW (1) TWI336520B (zh)
WO (1) WO2007002948A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8208338B2 (en) * 2006-05-12 2012-06-26 Samsung Electronics Co., Ltd. Semiconductor device
WO2009022252A2 (en) * 2007-08-13 2009-02-19 Nxp B.V. Bond pad arrangement of an integrated circuit
US8629733B2 (en) 2010-08-20 2014-01-14 Micron Technology, Inc. Adaptive on die decoupling devices and methods
US10355661B1 (en) * 2018-08-28 2019-07-16 Advanced Micro Devices, Inc. Anti-resonance structure for dampening die package resonance
US11848656B2 (en) 2021-06-24 2023-12-19 Ati Technologies Ulc Anti-resonance structure for dampening die package resonance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216340A (ja) 1988-06-30 1990-01-19 Daihatsu Motor Co Ltd スリップ防止装置付自動車
JPH0222925A (ja) 1988-07-12 1990-01-25 Matsushita Electric Ind Co Ltd マイクロ波電圧制御発振器
JPH06291258A (ja) * 1993-04-07 1994-10-18 Oki Electric Ind Co Ltd 薄膜抵抗の形成方法
US5708400A (en) * 1996-10-30 1998-01-13 Hewlett-Packard Company AC coupled termination of a printed circuit board power plane in its characteristic impedance
JPH10200051A (ja) * 1997-01-14 1998-07-31 Canon Inc 半導体集積回路
US6104258A (en) * 1998-05-19 2000-08-15 Sun Microsystems, Inc. System and method for edge termination of parallel conductive planes in an electrical interconnecting apparatus
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
JP3177971B2 (ja) * 1999-01-25 2001-06-18 日本電気株式会社 抵抗素子を有する半導体装置
JP4827299B2 (ja) * 2001-01-26 2011-11-30 富士通株式会社 キャパシタ及び半導体装置
TW511440B (en) 2001-06-01 2002-11-21 Phoenix Prec Technology Corp Manufacturing process of laminated multi-layer circuit board embedded with film-type resistors
US6806569B2 (en) * 2001-09-28 2004-10-19 Intel Corporation Multi-frequency power delivery system
US7239524B2 (en) * 2001-10-12 2007-07-03 Intel Corporation Resistive element apparatus and method
US6552519B1 (en) * 2001-11-20 2003-04-22 Winbond Electronics Corporation Variable impedance network for an integrated circuit
US6870436B2 (en) * 2002-03-11 2005-03-22 Hewlett-Packard Development Company, L.P. Method and apparatus to attenuate power plane noise on a printed circuit board using high ESR capacitors
US6822345B2 (en) * 2002-04-09 2004-11-23 Sun Microsystems, Inc. Chip/package resonance damping using controlled package series resistance
JP2004023033A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
DE112006001179T5 (de) 2008-03-06
KR101182079B1 (ko) 2012-09-11
TW200713567A (en) 2007-04-01
KR20080012381A (ko) 2008-02-11
CN101208800A (zh) 2008-06-25
DE112006001179B4 (de) 2011-01-05
US20100134992A1 (en) 2010-06-03
JP2008545256A (ja) 2008-12-11
WO2007002948A1 (en) 2007-01-04
US8228680B2 (en) 2012-07-24
JP4997646B2 (ja) 2012-08-08
HK1124958A1 (en) 2009-07-24
KR20100113158A (ko) 2010-10-20
US20060291174A1 (en) 2006-12-28
TWI336520B (en) 2011-01-21

Similar Documents

Publication Publication Date Title
US7924131B2 (en) Electrical component having an inductor and a method of formation
US6724611B1 (en) Multi-layer chip capacitor
US7309917B2 (en) Multilayer board and a semiconductor device
US7068139B2 (en) Inductor formed in an integrated circuit
CN102782935B (zh) 具有串联电感器的集成电路
JP5138692B2 (ja) 集積されたインダクタ
CN103578708B (zh) 用于功率电感器的磁性模块、功率电感器及其制造方法
CN100390997C (zh) 每层都具有多个极板的多层电容
US8722536B2 (en) Fabrication method for circuit substrate having post-fed die side power supply connections
CN101208800B (zh) 利用嵌入式电阻器的集成电路和系统及其方法
CN100550369C (zh) 具有用以实现全栅格插座的空隙的阵列电容器
JP2005072588A5 (zh)
US7649386B2 (en) Field programmable gate array utilizing dedicated memory stacks in a vertical layer format
US20070217122A1 (en) Capacitor
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
US6972081B2 (en) Fabrication of embedded vertical spiral inductor for multichip module (MCM) package
US20100165525A1 (en) Low Profile Discrete Electronic Components and Applications of Same
CN100517691C (zh) 芯片互连结构及系统
CN1469400A (zh) 形成于二布线层间的电感
CN1856877B (zh) 互连连接结构及相关制造方法
CN101587776A (zh) 电容电感互连结构
KR100818411B1 (ko) 온 칩 인덕터 구조 및 방법
TWM591693U (zh) 用於積體電路元件的電感器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1124958

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1124958

Country of ref document: HK