CN108242405A - 一种无基板半导体封装制造方法 - Google Patents

一种无基板半导体封装制造方法 Download PDF

Info

Publication number
CN108242405A
CN108242405A CN201611227647.3A CN201611227647A CN108242405A CN 108242405 A CN108242405 A CN 108242405A CN 201611227647 A CN201611227647 A CN 201611227647A CN 108242405 A CN108242405 A CN 108242405A
Authority
CN
China
Prior art keywords
adhesion layer
packaging
metal
semiconductor
transparent substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201611227647.3A
Other languages
English (en)
Inventor
刘植
钟金旻
吕香桦
洪根刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crownpo Technology Inc
Original Assignee
Crownpo Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crownpo Technology Inc filed Critical Crownpo Technology Inc
Priority to CN201611227647.3A priority Critical patent/CN108242405A/zh
Publication of CN108242405A publication Critical patent/CN108242405A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种无基板半导体封装制造方法，包含：提供半导体晶粒，其具有金属凸块。形成黏着层在透光基板，将半导体晶粒以覆晶方式附着于黏着层上。灌注封装胶在黏着层与半导体晶粒上，使用凹形模具压合封装胶，移除该凹形模具，经透光基板照射紫外光线，使该黏着层脆化，移除透光基板与该黏着层以形成封装件。

Description

一种无基板半导体封装制造方法
技术领域
本发明涉及一种半导体封装方法，尤其涉及一种无基板的半导体封装方法。
背景技术
请参考图1，图1揭示传统半导体封装，其具有晶粒20，晶粒20通过黏胶30附着于基板10之上，晶粒以传统打线方式(Wire bonding)或以覆晶方式(Flipchip)(图中未示)与基板10上的导电线路连接，而后通过基板10上的导电通孔40电性连接至封装焊垫50。此种传统的封装方式，不管是以打线方式或覆晶方式置放晶粒，其最后封装的厚度H1都太厚，不利于微型化的电子产品。以图1为例，最后封装厚度H1等于基板10本身的厚度H2加上封装胶厚度H3。因应微型化电子产品的需求，有必要使封装后半导体产品的厚度减小。
发明内容
一种无基板半导体封装的制造方法，包含：提供至少一个半导体晶粒，半导体晶粒的每一个接合垫上具有金属凸块。提供透光基板，其具有第一表面与第二表面。形成黏着层在透光基板的第一表面上。将半导体晶粒以覆晶方式附着于黏着层上。
提供凹形模具，并灌注封装胶至凹形模具的凹槽里。将附着有半导体晶粒的透明基板倒置，使透明基板以第二表面朝上与第一表面朝下的方式，置放入凹形模具里，使半导体晶粒没入封装胶，但露出部分等金属凸块于封装胶外。固化封装胶后，移除凹形模具。从该透光基板的第二表面上照射紫外光线，使黏着层脆化。移除透光基板与黏着层以形成封装件，其中封装件露出每一个金属凸块的顶部。
另一方法为将半导体晶粒以覆晶方式附着于黏着层上后。灌注封装胶在黏着层与半导体晶粒上。使用凹形模具压合封装胶。移除凹形模具。从透光基板的第二表面上照射紫外光线，使黏着层脆化。移除透光基板与黏着层以形成一封装件，其中封装件露出每一个金属凸块的顶部。另一方法，包含提供透光基板。形成黏着层在透光基板的第一表面上，形成金属图案层在黏着层上，其中金属图案层包含有多个金属内接垫、多个金属外接垫与多条金属联机。等半导体晶粒以覆晶方式附着于金属图案层上，使每一个金属凸块附着于每一个金属内接垫。灌注封装胶在金属图案层与半导体晶粒上。使用凹形模具压合封装胶，使封装胶定型固化封装胶后，移除凹形模具。从透光基板的第二表面上照射紫外光线，使黏着层脆化。移除透光基板与黏着层以形成封装件，其中封装件露出等金属外接垫的底部。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：
图1为传统半导体封装方法的示意图；
图2A为实施例中半导体晶粒置放于透明基板的示意图；
图2B为实施例中半导体晶粒浸入封装胶的示意图；
图2C为实施例中移除透明基板的示意图；
图2D为实施例中形成封装件的示意图；
图2E为实施例中分割出子封装件的示意图；
图3A为实施例中半导体晶粒置放于透明基板的示意图；
图3B为实施例中灌注封装胶的示意图；
图3C为实施例中压模封装胶的示意图；
图3D为实施例中移除凹型模具的示意图；
图3E为实施例中移除透明基板，形成封装件的示意图；
图3F为实施例中分割出子封装件的示意图；
图4A为实施例中半在透明基板上形成金属图案的示意图；
图4B为实施例中半导体晶粒置放于透明基板上的示意图；
图4C为实施例中灌注封装胶的示意图；
图4D为实施例中压模封装胶的示意图；
图4E为实施例中移除透明基板，形成封装件的示意图；
图4F为实施例中分割出子封装件的示意图。
【符号说明】
100 101 102 半导体晶粒
110 金属凸块
111 顶部
200 透光基板
201 第一表面
202 第二表面
210 黏着层
300 凹形模具
301 凹槽
400 封装胶
900 封装件
910 A型子封装件
920 B型子封装件
500 金属图案
510 金属内接垫
520 金属外接垫
530 金属联机
501 底部
600 绝缘垫
UV 紫外光线
具体实施方式
以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与组件在附图中将以简单示意的方式绘制。
图2A至图2E为本发明实施例说明图，请参考图2A，首先提供多个半导体晶粒100、101、103，在所述半导体晶粒上的每个接合垫上(图中未示)长金属凸块110。提供透光基板200，其具有第一表面201与第二表面202，且其材质为玻璃、石英、压克力等可以透过可见光与紫外光的材质，在透光基板200的第一表面201上涂布一层黏着层210。然后半导体晶粒100、101、103以覆晶的方式，以金属凸块110的顶部111接触并固着在黏着层210上。提供凹形模具300，并在凹形模具300的凹槽301内注入封装胶400。
然后，请参考图2B，将整个透光基板200倒置，以第二表面202朝上，第一表面201朝下的方式把固着在黏着层210上的半导体晶粒100、101、103完并浸入封装胶400内，但露出部分的金属凸块110。此时封装胶400具有高度的流动性，使封装胶400可以完全填满半导体晶粒100、101、103间的缝隙。
接下来，请同时参考图2C及图2D，由透光基板200的第二表面202照射紫外光线(UV)，使黏着层210脆化而失去黏性，然后移除透光基板200与黏着层210，最后移除凹形模具300而形成封装件900。封装件900是以封装胶400包覆半导体晶粒100、101、102，但露出金属凸块110的顶部111。本实施例封装件900包覆3个半导体晶粒，其仅为例示，实际应用上可包覆多个半导体晶粒。最后请参考图2E，将封装件900切割成数个子封装件910，每个封装件910以封装胶400包覆一个半导体晶粒，并露出金属凸块110的顶部111，形成无基板的半导体封装件，金属凸块110同时成为半导体封装件的外接脚。
图3A至图3F为本发明实施例说明图，请参考图3A，首先提供多个半导体晶粒100、101、103，在所述半导体晶粒上的每个接合垫上(图中未示)长金属凸块110。提供透光基板200，其具有第一表面201与第二表面202，且其材质为玻璃、石英、压克力等可以透过可见光与紫外光的材质，在透光基板200的第一表面201上涂布一层黏着层210。然后半导体晶粒100、101、103以覆晶的方式，以金属凸块110的顶部111接触并固着在黏着层210上。
请参考图3B，在黏着层210上方注入封装胶400，然后以凹形模具300压合封装胶400。请参考图3C，对凹形模具300施力，以凹槽301的形状压合封装胶400并使之定型，封装胶400具有流动性，其会填满黏着层210与半导体晶粒100、101、102间的缝隙。对凹形模具300施加较大的压力，可以让封装胶400有更好的致密度。请参考图3D，固化封装胶400后，移除凹形模具300。固化封装胶400的方式包含高温烘烤，或是以紫外光线照射。
请参考图3E，使用紫外光线从透光基板200的第二表面202照射黏着层210，使黏着层210脆化而降低黏性，接着移除透光基板200与黏着层210而形成封装件900。封装件900是以封装胶400包覆半导体晶粒100、101、102，但露出金属凸块110的顶部111。本实施例封装件900包覆3个半导体晶粒，其仅为例示，实际应用上可包覆多个半导体晶粒。最后请参考图3F，将封装件900切割成数个子封装件910，每个封装件910以封装胶400包覆一个半导体晶粒，并露出金属凸块110的顶部111，形成无基板的半导体封装件，金属凸块110同时成为半导体封装件的外接脚。
图4A至图4F为本发明实施例说明图，请参考图4A，首先在透光基板200的第一表面201形成黏着层210，然后在黏着层210形成绝缘材料，经微影蚀刻制程图案化上述的绝缘材料而形成绝缘垫600。然后形成金属材料，接着经微影蚀刻制程图案化上述的金属材料而形成金属图案500。形成绝缘材料与金属材料的方法包含物理气相沉积(PVD)、化学气相沉积(CVD)或印刷涂布。
金属图案500包含金属内接垫510、金属外接垫520与金属联机530。金属内接垫510置于绝缘垫600上，金属外接垫520与金属联机530在黏着层210上。请参图4B，半导体晶粒100、101、102以覆晶方式将金属凸块110附着并固定在金属内接垫510上，半导体晶粒100、101、102之间若有需要彼此电性连接，则以金属联机530连接。
接着请参考图4C，在黏着层210上方注入封装胶400，然后以凹形模具300压合封装胶400。请同时参考图4D，对凹形模具300施力，以凹槽301的形状压合封装胶400并使之定型，封装胶400具有流动性，其会填满金属图案500、绝缘垫600与半导体晶粒100、101、102间的缝隙。对凹形模具300施加较大的压力，可以让封装胶400有更好的致密度。固化封装胶400后，移除凹形模具300。固化封装胶400的方式包含高温烘烤，或是以紫外光线照射。
请参考图4E，使用紫外光线从透光基板200的第二表面202照射黏着层210，使黏着层210脆化而降低黏性，接着移除透光基板200与黏着层210而形成封装件900。封装件900是以封装胶400包覆半导体晶粒100、101、102，但露出金属外接垫520与金属联机530的底部501。
最后请参考图4F，将封装件900切割成一个A型子封装件910与一个B型子封装件920，但本图仅为例示，实际应用上封装件900可分割成多个A型子封装件910与多个B型子封装件920。A型子封装件910是以封装胶400包覆一个半导体晶粒100，金属外接垫520形成子封装件910的外接脚，完成无基板的半导体封装。B型子封装件920是以封装胶400包覆至少两个半导体晶粒101、102，晶粒与晶粒之间以金属联机530电性连接，金属外接垫520形成子封装件920的外接脚，完成无基板的多半导体晶粒封装模块。
本实施例金属图案的主要作用为重新布线(Re-distriubtion)，若半导体晶粒的金属凸块相当多且密集，不利于直接利用凸块顶面焊接到系统板子，则可利用金属图案重新布线，使封装后的半导体晶粒具有较大面积与大间距的外接脚。另一作用为当作为多模块封装时，可利用金属图案上的金属联机作为数个半导体晶粒间的电性连接，同一子封装件内的半导体晶粒包含不同功能的晶粒。例如一个控制芯片与一个内存芯片同时封装在一个子封装件里，或者一个高频芯片(RF)与基频芯片(Base band)同时封装在一个子封装件里，但不限于上述两例子。
虽然本发明已以实施方式揭露如上，然而其并非用以限定本发明，任何熟习此技艺的本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围应当以权利要求书所界定的范围为准。

Claims (10)

1.一种无基板半导体封装的制造方法，其特征在于，包含：
提供至少一个半导体晶粒，所述半导体晶粒的每一个接合垫上具有金属凸块；
提供透光基板，其具有第一表面与第二表面；
形成黏着层在该透光基板的该第一表面上；
将所述半导体晶粒以覆晶方式附着于该黏着层上；
提供凹形模具，并灌注封装胶至该凹形模具的凹槽里；
将附着有所述半导体晶粒的透明基板倒置，使该透明基板以该第二表面朝上与该第一表面朝下的方式，置放入该凹形模具里，使所述半导体晶粒没入该封装胶，且露出部分所述金属凸块于该封装胶外；
固化该封装胶后，移除该凹形模具；
从该透光基板的该第二表面上照射紫外光线，使该黏着层脆化；
移除该透光基板与该黏着层以形成封装件，其中该封装件露出每一个该金属凸块的顶部。
2.一种无基板半导体封装的制造方法，其特征在于，包含：
提供至少一个半导体晶粒，所述半导体晶粒的每一个接合垫上具有金属凸块；
提供透光基板，其具有第一表面与第二表面；
形成黏着层在该透光基板的该第一表面上；
将所述半导体晶粒以覆晶方式附着于该黏着层上；
灌注封装胶在该黏着层与所述半导体晶粒上；
使用凹形模具压合该封装胶；
移除该凹形模具；
从该透光基板的该第二表面上照射紫外光线，使该黏着层脆化；
移除该透光基板与该黏着层以形成封装件，其中该封装件露出每一个该金属凸块的顶部。
3.一种无基板半导体封装的制造方法，其特征在于，包含：
提供至少一个半导体晶粒，所述半导体晶粒的每一个接合垫上具有金属凸块；
提供透光基板，其具有第一表面与第二表面；
形成黏着层在该透光基板的该第一表面上；
形成金属图案层在该黏着层上，其中该金属图案层包含有多个金属内接垫、多个金属外接垫与多条金属联机；
将所述半导体晶粒以覆晶方式附着于该金属图案层上，使每一个该金属凸块附着于每一个该金属内接垫；
灌注封装胶在该金属图案层与所述半导体晶粒上；
使用凹形模具压合该封装胶，使该封装胶定型；
固化该封装胶后，移除该凹形模具；
从该透光基板的该第二表面上照射紫外光线，使该黏着层脆化；
移除该透光基板与该黏着层以形成封装件，其中该封装件露出所述金属外接垫的底部。
4.如权利要求1、2或3所述的制造方法，其特征在于，还包含:切割该封装件成多个A型子封装件，其中每一个该A型子封装件包含一个该半导体晶粒。
5.如权利要求3所述的制造方法，其特征在于，还包含:切割该封装件成多个B型子封装件，其中每一个该B型子封装件包含至少两个以上所述半导体晶粒。
6.如权利要求3所述的制造方法，其特征在于，还包含:切割该封装件成多个A型子封装件与多个B型子封装件。
7.如权利要求6所述的制造方法，其特征在于，每一个该A型子封装件包含一个该半导体晶粒，每一个该B型子封装件包含至少两个以上所述半导体晶粒。
8.如权利要求3所述的制造方法，其特征在于，形成该金属图案层在该黏着层上的方法包含:
形成多个绝缘垫于该黏着层上；
形成金属材料在所述绝缘垫与该黏着层上；
图案化该金属材料，以形成该金属图案层，其中所述金属内接垫在该绝缘垫上，所述金属外接垫在该黏着层上。
9.如权利要求6或7所述的制造方法，其特征在于，在该B型子封装件里，所述半导体晶粒之间以所述金属联机连接。
10.如权利要求6或7所述的制造方法，其特征在于，该B型子封装件里的所述半导体晶粒，包含不同应用功能的半导体晶粒。
CN201611227647.3A 2016-12-27 2016-12-27 一种无基板半导体封装制造方法 Withdrawn CN108242405A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611227647.3A CN108242405A (zh) 2016-12-27 2016-12-27 一种无基板半导体封装制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611227647.3A CN108242405A (zh) 2016-12-27 2016-12-27 一种无基板半导体封装制造方法

Publications (1)

Publication Number Publication Date
CN108242405A true CN108242405A (zh) 2018-07-03

Family

ID=62702554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611227647.3A Withdrawn CN108242405A (zh) 2016-12-27 2016-12-27 一种无基板半导体封装制造方法

Country Status (1)

Country Link
CN (1) CN108242405A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312599A (zh) * 2020-02-26 2020-06-19 南通通富微电子有限公司 一种扇出型封装方法及扇出型封装器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447437A (zh) * 2007-11-27 2009-06-03 南茂科技股份有限公司 晶粒重新配置的封装结构中使用预先配置的扇出结构
CN101609822A (zh) * 2008-06-19 2009-12-23 南茂科技股份有限公司 芯片重新配置的封装结构及其方法
US20110298137A1 (en) * 2007-12-14 2011-12-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sacrificial Adhesive Over Contact Pads of Semiconductor Die
CN103972140A (zh) * 2013-01-29 2014-08-06 台湾积体电路制造股份有限公司 封装方法及封装半导体器件
US20150170987A1 (en) * 2013-12-18 2015-06-18 Infineon Technologies Ag Semiconductor Devices and Methods for Manufacturing Semiconductor Devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447437A (zh) * 2007-11-27 2009-06-03 南茂科技股份有限公司 晶粒重新配置的封装结构中使用预先配置的扇出结构
US20110298137A1 (en) * 2007-12-14 2011-12-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sacrificial Adhesive Over Contact Pads of Semiconductor Die
CN101609822A (zh) * 2008-06-19 2009-12-23 南茂科技股份有限公司 芯片重新配置的封装结构及其方法
CN103972140A (zh) * 2013-01-29 2014-08-06 台湾积体电路制造股份有限公司 封装方法及封装半导体器件
US20150170987A1 (en) * 2013-12-18 2015-06-18 Infineon Technologies Ag Semiconductor Devices and Methods for Manufacturing Semiconductor Devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312599A (zh) * 2020-02-26 2020-06-19 南通通富微电子有限公司 一种扇出型封装方法及扇出型封装器件
CN111312599B (zh) * 2020-02-26 2022-02-11 南通通富微电子有限公司 一种扇出型封装方法及扇出型封装器件

Similar Documents

Publication Publication Date Title
CN105489591B (zh) 半导体封装及其制造方法
TWI305036B (en) Sensor-type package structure and fabrication method thereof
CN100559577C (zh) 具有阵列接垫的晶片封装构造及其制造方法
CN104241215B (zh) 半导体封装结构及半导体工艺
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
CN106601629A (zh) 保护片服贴于芯片感应面的芯片封装构造
CN103107099A (zh) 半导体封装以及封装半导体器件的方法
US7859108B2 (en) Flip chip package and method for manufacturing the same
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
CN107958882A (zh) 芯片的封装结构及其制作方法
TWI582867B (zh) 晶片封裝製程
CN101101881A (zh) 散热型封装结构及其制法
CN108242405A (zh) 一种无基板半导体封装制造方法
CN102332408B (zh) 芯片尺寸封装件及其制法
TWI278979B (en) Chip package substrate and manufacturing method thereof
TW201824404A (zh) 一種無基板半導體封裝製造方法
CN206116378U (zh) 半导体封装构造
TWI729681B (zh) 光學封裝結構
CN108630626A (zh) 无基板封装结构
CN108281398B (zh) 半导体封装件及其制造方法
US20090191669A1 (en) Method of encapsulating an electronic component
CN104600044A (zh) 一种微型智能卡及封装方法
TWI556395B (zh) 電子封裝件及其製法
CN100428454C (zh) 卷带下芯片封装结构及其制造方法
CN101221909A (zh) 散热型封装件的制法及其所应用的散热结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180703