CN103944530A - 电子器件的制造方法和电子器件 - Google Patents

电子器件的制造方法和电子器件 Download PDF

Info

Publication number
CN103944530A
CN103944530A CN201410027343.7A CN201410027343A CN103944530A CN 103944530 A CN103944530 A CN 103944530A CN 201410027343 A CN201410027343 A CN 201410027343A CN 103944530 A CN103944530 A CN 103944530A
Authority
CN
China
Prior art keywords
electrode
film
electronic device
basal substrate
chemical plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410027343.7A
Other languages
English (en)
Inventor
上月敦词
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN103944530A publication Critical patent/CN103944530A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/02—Forming enclosures or casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/022—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the cantilever type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明提供电子器件的制造方法和电子器件。能够在短时间内制造防止贯通电极发生腐蚀的电子器件。电子器件（1）的制造方法包括：贯通电极形成工序（S1），在绝缘性的基底基板（2）上形成贯通电极（3）；电子元件安装工序（S2），在基底基板（2）的一方的表面（US）上安装电子元件（5）；盖体设置工序（S3），将收纳电子元件（5）的盖体（6）与基底基板（2）接合；导电膜形成工序（S4），在基底基板（2）的另一方的表面（LS）上、和从该表面露出的贯通电极（3）的端面（M）上形成导电膜（4）；电极图案形成工序（S5），在贯通电极（3）的端面（M）上和端面（M）的周围的表面上保留导电膜（4），形成电极图案（15）；以及外部电极形成工序（S6），通过化学镀覆法在电极图案（15）的表面上堆积化学镀覆膜，形成外部电极（13）。

Description

电子器件的制造方法和电子器件
技术领域
本发明涉及在封装中收纳石英振子等电子元件的电子器件的制造方法、电子器件以及使用该电子器件的振荡器。
背景技术
以往，在便携电话或便携信息终端机中，多采用表面安装型的电子器件。其中，针对石英振子或MEMS、陀螺仪、加速度传感器等，在封装的内部形成中空的腔室，在该腔室中封入石英振子或MEMS等电子元件。使用玻璃材料作为封装。例如，在基底基板上安装电子元件，在其上方通过阳极接合来接合玻璃盖，从而将电子元件密封。玻璃之间的阳极接合具有气密性高且价格便宜的优点。
图7是这种电子器件的截面图（专利文献1的图1）。电子器件101具有基底110、安装在基底110上的电子部件140、收纳电子部件140并与基底110接合的盖150。在基底110上形成有在板厚方向上贯通的贯通电极121、与贯通电极121电连接的第一金属膜122、将贯通电极121和电子部件140电连接的电路图案130以及第二金属膜123。在第一金属膜122的外部形成由金属膜构成的外部电极160。
这里，贯通电极121使用铁镍系合金。使用通过化学镀覆法形成的金作为第一金属膜122。此外，在贯通电极121与基底110之间使用未图示的低融点玻璃，通过热熔接提高气密性。如果要使用低融点玻璃进行热熔接，提高贯通电极121和基底110之间的气密性，则在贯通电极121的端面上会形成氧化膜，与其他金属之间的导电性下降。因此，在去除贯通电极121的热熔接时形成的氧化膜后，在贯通电极121的端面上形成第一金属膜122或第二金属膜123，从而防止贯通电极121的氧化。
专利文献1：日本特开2011-155506号公报
在专利文献1中，使用铁镍系合金作为贯通电极121，使用金薄膜作为用于防止贯通电极121的氧化的第一金属膜122。此外，外部电极160是通过基于溅射膜或蒸镀膜的金属薄膜或者银浆等导电粘接剂而形成的。但是，外部电极160需要形成为几μm的厚度，溅射法和蒸镀法的成膜速度较慢，形成外部电极160需要较长时间。此外，当通过银浆等导电粘接剂形成外部电极160时，由于针孔等的影响，难以完全遮蔽水分。由于铁镍系合金与金之间的离子化倾向的差别大，因此，当在贯通电极121与第一金属膜122之间附着有水分等时，由于电池效应而导致贯通电极121发生腐蚀，导电性下降。此外，在贯通电极121与基底110之间使用了低融点玻璃，通过化学镀覆法在贯通电极121的端面上形成有作为第一金膜122的金属膜。由于在低融点玻璃上难以形成基于化学镀覆法的金属膜，因此，贯通电极121与第一金属膜122之间的边界部露出，容易发生腐蚀。
发明内容
本发明的电子器件的制造方法包括：贯通电极形成工序，在绝缘性的基底基板上形成贯通电极；电子元件安装工序，在所述基底基板的一方的表面上安装电子元件；盖体设置工序，将收纳所述电子元件的盖体与所述基底基板接合；导电膜形成工序，在所述基底基板的另一方的表面上、和从另一方的所述表面露出的所述贯通电极的端面上形成导电膜；电极图案形成工序，在所述贯通电极的端面和所述端面的周围的所述表面上保留所述导电膜，形成电极图案；以及外部电极形成工序，通过化学镀覆法在所述电极图案的表面堆积化学镀覆膜，形成外部电极。
此外，在所述电子元件安装工序和盖体设置工序之后，进行所述外部电极形成工序。
此外，在所述外部电极形成工序之后，具有在所述化学镀覆膜的表面上形成金属膜的金属膜形成工序。
此外，所述贯通电极是铁镍系合金。
此外，所述化学镀覆膜是镍膜或铜膜。
此外，所述金属膜为金薄膜。
此外，所述化学镀覆膜的厚度为1μm～10μm。
此外，所述电子元件为石英振动片。
本发明的电子器件具有：绝缘性的基底基板，其形成有多个贯通电极；电子元件，其安装在所述基底基板的一方的表面上；以及盖体，其收纳所述电子元件，并与所述基底基板接合，在从所述基底基板的另一方的表面露出的所述贯通电极的端面上、和所述端面的周围的另一方的所述表面上形成有外部电极，所述外部电极具有导电膜和通过化学镀覆法在所述导电膜的表面上形成的化学镀覆膜。
此外，所述贯通电极由铁镍系合金构成，所述导电膜由金属膜构成，所述化学镀覆膜由镍或铜构成。
本发明的振荡器具有上述的电子器件和向所述电子器件提供驱动信号的驱动电路。
本发明的电子器件的制造方法包括：贯通电极形成工序，在绝缘性的基底基板上形成贯通电极；电子元件安装工序，在基底基板的一方的表面上安装电子元件；盖体设置工序，将收纳电子元件的盖体与基底基板接合；导电膜形成工序，在基底基板的另一方的表面上、和从表面露出的贯通电极的端面上形成导电膜；电极图案形成工序，在贯通电极的端面和端面的周围的表面上保留导电膜，形成电极图案；以及外部电极形成工序，通过化学镀覆法在电极图案的表面堆积化学镀覆膜，形成外部电极。由此，能够以短时间制造防止了贯通电极发生腐蚀的电子器件。
附图说明
图1是本发明的第一实施方式的电子器件的截面示意图。
图2是示出本发明的第二实施方式的电子器件的制造方法的工序图。
图3是本发明的第二实施方式的电子器件的制造工序的说明图。
图4是本发明的第二实施方式的电子器件的制造工序的说明图。
图5是示出本发明的第三实施方式的电子器件的制造方法的工序图。
图6是本发明的第四实施方式的振荡器的俯视示意图。
图7是以往公知的电子器件的截面图。
标号说明
1：电子器件
2：基底基板
3：贯通电极
4：导电膜
5：电子元件
6：盖体
8：配线电极
9：接合材料
10：金属凸块
11：化学镀覆膜
12：金属膜
13：外部电极
15：电极图案
US：一方的表面，LS：另一方的表面，M：端面
具体实施例方式
（第一实施方式）
图1是本发明的第一实施方式的电子器件1的截面示意图。电子器件1具有基底基板2、在基底基板2上接合的盖体6、以及收纳在内部的电子元件5。基底基板2具有绝缘性，具有多个从一方的表面US贯通至另一方的表面LS的贯通电极3。在基底基板2的一方的表面US上以覆盖贯通电极3的端面的方式形成有配线电极8，在配线电极8上隔着金属凸块10安装有电子元件5。盖体6在中央具有凹部，在该凹部中收纳电子元件5，盖体6借助接合材料9接合于基底基板2的一方的表面US。基底基板2还具有外部电极13，该外部电极13形成在从基底基板2的另一方的表面LS露出的贯通电极3的端面M上、和该端面M的周围的另一方的表面LS上。外部电极13具有层叠了导电膜4和通过化学镀覆法在导电膜4的表面上形成的化学镀覆膜11的层叠结构。
这样，在基底基板2上形成的贯通电极3的从另一方的表面LS露出的端面M、和其周围附近的另一方的表面LS被导电膜4完全覆盖，并且导电膜4的包含上表面和侧面在内的表面被化学镀覆膜11覆盖。因此，贯通电极3不会与水分等接触，能够防止腐蚀。此外，能够在化学镀覆膜11的表面上形成用于防止氧化的金属膜，能够以覆盖化学镀覆膜11的表面的方式形成金属膜。
可以使用玻璃、陶瓷、塑料、玻璃环氧树脂等作为基底基板2。可以使用压电振动片、MEMS、加速度传感器、发光元件、受光元件以及其他半导体元件作为电子元件5。可以使用可伐合金、因瓦合金、坡莫合金、42合金、不锈钢等铁镍系合金以及其他金属材料作为贯通电极3。可以使用镍膜、铜膜以及其他金属膜作为化学镀覆膜11。
（第二实施方式）
图2是示出本发明的第二实施方式的电子器件的制造方法的工序图。图3和图4是本发明的第二实施方式的电子器件的制造方法中的各工序的说明图。对于相同部分或者具有相同功能的部分赋予相同的标号。
如图2所示，本发明的电子器件的制造方法具有贯通电极形成工序S1、电子元件安装工序S2、盖体设置工序S3、导电膜形成工序S4、电极图案形成工序S5以及外部电极形成工序S6。在贯通电极形成工序S1中，在绝缘性的基底基板上，在板厚方向上形成贯通电极。在电子元件安装工序S2中，在基底基板的一方的表面上安装电子元件。在盖体设置工序S3中，将收纳电子元件的盖体与基底基板接合。在导电膜形成工序S4中，在基底基板的另一方的表面上、和从该另一方的表面露出的贯通电极的端面上形成导电膜。在电极图案形成工序S5中，在贯通电极的端面和其周围的表面上保留导电膜，从其他区域去除导电膜，形成电极图案。在外部电极形成工序S6中，通过化学镀覆法在电极图案的表面堆积化学镀覆膜，形成外部电极。
此外，也可以是，在本发明的制造方法中，在上述贯通电极形成工序S1之后且在电子元件安装工序S2之前，通过导电膜形成工序S4在基底基板的另一方的表面上形成导电膜，然后实施电极图案形成工序S5，然后实施外部电极形成工序S6，然后在电子元件安装工序S2中将电子元件安装到基底基板的一方的表面上，最后，实施盖体设置工序S3。此外，也可以在盖体设置工序S3之后且在导电膜形成工序S4之前，附加磨削工序，在该磨削工序中，对基底基板2的另一方的表面进行磨削或研磨，将贯通电极的端面与基底基板的另一方的表面形成为同一个面，并且去除形成在端面上的氧化膜。
由此，能够防止导电膜和贯通电极之间的导电性下降。此外，在外部电极形成工序S6之后，也可以具有在化学镀覆膜的表面上形成金属膜的金属膜形成工序S7。以下，进行具体的说明。
图3（S1）是示出在贯通电极形成工序S1中，在绝缘性的基底基板2上形成了贯通电极3后的状态的截面示意图。例如可以使用玻璃基板、塑料基板、玻璃环氧树脂基板等绝缘性基板作为基底基板2。可以使用可伐合金、因瓦合金、坡莫合金、42合金、不锈钢等铁镍系合金以及其他金属材料作为贯通电极3。如果使用玻璃基板作为基底基板2，使用可伐合金作为贯通电极3，则热膨胀系数近似，能够构成可靠性高的封装。以下，对使用玻璃基板作为基底基板2，使用铁镍系合金作为贯通电极3的例子进行说明。
使由玻璃构成的基底基板2软化或熔化，通过模具成型来形成贯通孔。在贯通孔中填充铁镍系合金的线材，使线材加热/软化，将线材与玻璃熔接。在玻璃冷却后，对两面进行研磨使其平坦化，使贯通电极3的端面M露出，去除氧化膜，并且将端面M和玻璃基板2的表面形成为同一个面。平坦化后的基底基板2例如厚度为0.2mm～1mm。此外，也可以通过喷砂法或蚀刻法形成基底基板2的贯通孔。
图3（S2）是示出在电子元件安装工序S2中，在基底基板2上安装了电子元件5后的状态的截面示意图。通过蒸镀法或溅射法等在一方的表面US上形成金属膜，通过光刻和蚀刻法进行金属膜的构图，形成配线电极8。除了蒸镀法和溅射法以外，也可以通过印刷法形成配线电极8。接着，隔着金属凸块10通过表面安装将电子元件5设置在基底基板2上。也可以并非表面安装，取而代之，通过粘接剂等将电子元件5粘接在基底基板2的表面上，通过引线接合将配线电极8和电子元件5电连接。在电子元件5为压电振动片的情况下，可以以悬臂状将压电振动片安装在基底基板2的一方的表面US上。
图3（S3）是示出在盖体设置工序S3中，在基底基板2的一方的表面US上接合了盖体6后的状态的截面示意图。可以使用与基底基板2相同的材料例如玻璃材料作为盖体6。盖体6在中央具有凹部，在凹部的上端面预先形成有接合材料9。例如可以通过蒸镀法或溅射法等形成铝膜、铬膜、硅膜等导电性膜或者这些膜的复合层来作为接合材料9。接着，将电子元件5收纳到中央的凹部，通过阳极接合将基底基板2和盖体6接合。如果接合时使周围成为真空，则能够使收纳电子元件5的封装内部成为真空。例如，在使用石英振动片作为电子元件5的情况下，如果将封装内部维持成真空，则能够消除对石英振动片的物理振动的空气阻力。另外，除了阳极接合以外，还可以根据用途，通过金属间接合或粘接剂，在基底基板2和盖体6之间进行接合。
图3（S4）是示出在导电膜形成工序S4中，在基底基板2的另一方的表面LS上形成了导电膜4后的状态的截面示意图。对基底基板2的另一方的表面LS进行研磨或洗浄，去除端面M的氧化膜。然后，通过蒸镀法或溅射法在另一方的表面LS上堆积厚度为0.05μm～0.5μm的金属的导电膜4。跨着多个贯通电极3的端面M堆积导电膜4。跨着多个端面M形成导电膜4。除了钛膜以外还可以使用镍膜或铜膜等金属膜作为导电膜4。在使用金属膜作为导电膜4的情况下，选择与端面M和基底基板2紧贴性好的材料。此外，优选的是，针对形成在导电膜4的上部的金属膜，选择离子化倾向差别小的材料。
图3（S5）是示出在电极图案形成工序S5中，在贯通电极3的端面M和其周围的表面上保留导电膜4，从其他区域去除导电膜4而形成电极图案15后的状态的截面示意图。在导电膜4的表面以涂布或粘贴的方式设置由抗蚀剂构成的感光性树脂膜，进行曝光/显影，在保留导电膜4的区域形成掩模。也可以取代由感光性树脂膜形成掩模，而通过印刷法形成掩模。通过使用了酸或碱溶液的湿蚀刻法、或者使用了反应性气体的干蚀刻法，从掩模的图案以外的区域去除导电膜4。此后，去除掩模，在贯通电极的端面和其周围的表面上形成由导电膜4构成的电极图案15。
图4（S6）是示出在外部电极形成工序S6中，在电极图案15（导电膜4）的表面上堆积了化学镀覆膜11后的状态的截面示意图。通过化学镀覆法在电极图案15的表面上堆积化学镀覆膜11，形成外部电极13。将另一方的表面LS浸入化学镀覆液中，以覆盖导电膜4从另一方的表面LS侧露出的整个露出面的方式形成化学镀覆膜11。即，除了在电极图案15的上表面形成化学镀覆膜11以外，还在电极图案15的侧面形成化学镀覆膜11。将化学镀覆膜11的厚度设为1μm～10μm，优选为1μm～5μm。此外，除了镍膜以外，还可以形成铜膜以及其他金属膜作为化学镀覆膜11。
此外，如图4（S7）所示，可以在外部电极形成工序S6之后，附加在化学镀覆膜11的表面上形成金属膜12的金属膜形成工序。为了防止化学镀覆膜11的表面的氧化并确保导电性，可以通过化学镀覆法形成由金、银、铂金等离子化倾向较小的薄膜构成的金属膜12。金属膜12可以形成为覆盖化学镀覆膜11的整个露出面。此外，也可以取代化学镀覆法，而通过蒸镀法或者溅射法来形成金属膜12。此外，也可以将电极图案15、化学镀覆膜11以及金属膜12的层叠电极作为外部电极13。
这样，在贯通电极3的端面M和其周围的表面上形成电极图案15，此后，通过化学镀覆法在电极图案15的表面上形成化学镀覆膜11，因此，贯通电极3的端面M被电极图案15完全封闭，并且电极图案15的露出表面被化学镀覆膜11完全覆盖。其结果是能够防止贯通电极3的腐蚀。而且，相比溅射法和蒸镀法，化学镀覆膜11能够以比较短的时间制膜，能够在短时间内制造可靠性高的电子器件1。
（第三实施方式）
图5是示出本发明的第三实施方式的电子器件的制造方法的工序图。这是制造由安装了压电振动片作为电子元件的压电振子构成的电子器件的具体例。此外，本实施方式是将形成有多个凹部的玻璃晶片和安装有多个电子元件的玻璃晶片重合地接合，同时形成多个电子器件1的制造方法。对相同的工序赋予相同的标号。
安装在基底基板上的电子元件是由石英振子等构成的压电振动片。对盖体形成工序S20进行说明。准备由钠钙玻璃构成的板状的玻璃晶片。首先，在研磨、洗浄、蚀刻工序S21中，将玻璃晶片研磨到预定厚度，在洗浄后进行蚀刻处理来去除最表面的加工变质层。然后，在凹部形成工序S22中，在用于形成各电子器件的区域的中央部，通过热压的模具成型来形成凹部。然后，在研磨工序S23中，将凹部的周围的上端面研磨加工成平坦的镜面。然后，在接合材料堆积工序S24中，通过溅射法或蒸镀法在形成有凹部的表面上以50nm～150nm的厚度堆积例如由铝构成的接合材料。然后，在图案形成工序S25中，通过光刻和蚀刻法，从凹部周围的上端面以外的表面去除接合材料。这样，形成由玻璃晶片构成的盖体。
对压电振动片制作工序S30进行说明。以规定角度对石英原石进行切割，形成石英晶片，然后，对石英晶片进行磨削和研磨加工，使其成为一定的厚度。然后，进行蚀刻处理来去除石英晶片的加工变质层。然后，在石英晶片的两表面上堆积金属膜，通过光刻和蚀刻法对金属膜进行构图，加工成预定形状的激励电极、配线电极以及安装电极。然后，通过光刻和蚀刻法或者切割，将石英晶片加工成压电振动片的外形形状。
对基底基板形成工序S40进行说明。准备由钠钙玻璃构成的板状的玻璃晶片。首先，进行研磨、洗浄，在蚀刻工序S41中，将玻璃晶片研磨到预定厚度，在洗浄后进行蚀刻处理来去除最表面的加工变质层。然后，在贯通电极形成工序S1中，通过热压的模具成型，或者在表面设置了掩模后通过蚀刻处理或喷砂进行磨削，在玻璃晶片的板厚方向上形成贯通孔。然后，在该贯通孔中埋入由铁镍系合金构成的贯通电极。然后，在磨削工序S42中，对贯通电极的两端部和玻璃晶片的两面进行研磨使之平坦化，使贯通电极的端面露出，形成基底基板。然后，在配线电极形成工序S43中，通过溅射法或蒸镀法，在基底基板一方的表面上堆积金属膜，通过光刻和蚀刻法进行构图，形成配线电极。
然后，在电子元件安装工序S2中，在基底基板的一方的表面上安装压电振动片。安装时，在基底基板的配线电极上设置导电性粘接剂或者金属凸块，在其上接合压电振动片的安装电极，将压电振动片以悬臂状固定在基底基板上。由此，将贯通电极与压电振动片的激励电极电连接。这样，形成由安装有多个压电振动片的玻璃晶片构成的基底基板。
然后，在重合工序S11中，以在盖体的各凹部中收纳压电振动片的方式，将盖体载置于基底基板上，从上下方向进行按压。然后，在盖体设置工序S3中，将基底基板和盖体加热到200℃以上的温度，将盖体的接合材料作为阳极、将基底基板作为阴极，施加几百伏（V）的电压，通过接合材料将基底基板和盖体接合。在接合时将周围保持真空。
然后，在导电膜形成工序S4中，通过蒸镀法或溅射法在基底基板的另一方的表面上堆积由镍构成的导电膜。然后，通过电极图案形成工序S5，在要形成电极图案的导电膜上由感光性树脂膜形成掩模，通过湿蚀刻法或干蚀刻法，从掩模的图案以外的区域去除导电膜。此外，也可以通过印刷法形成掩模。此后，去除掩模，在贯通电极的端面和其周围的表面上形成由导电膜构成的电极图案。
然后，在外部电极形成工序S6中，通过化学镀覆法在电极图案的表面堆积化学镀覆膜，形成外部电极。此外，为了防止化学镀覆膜的表面的氧化，确保导电性，也可以在外部电极形成工序S6之后，通过化学镀覆法在化学镀覆膜的表面形成金薄膜等金属膜。
然后，在切断工序S12中，在接合体的表面设置刻划线，按压切断刀进行割断，或者使用切割刀片或切割锯进行分割，得到各个电子器件1。然后，在电气特性检査工序S13中，测定电子器件1的谐振频率和谐振电阻值等来进行检査。
（第四实施方式）
图6是本发明的第四实施方式的振荡器40的俯视示意图。装入有在上述第一实施方式中说明的电子器件1、或者通过在第二或第三实施方式中说明的制造方法制造出的电子器件1。如图6所示，振荡器40具有基板43、设置在该基板上的电子器件1、集成电路41以及电子部件42。电子器件1根据提供到外部电极的驱动信号生成一定频率的信号，集成电路41和电子部件42对从电子器件1提供的一定频率的信号进行处理，生成时钟信号等基准信号。本发明的电子器件1具有高可靠性且能形成为小型，因此能够紧凑地构成振荡器40的整体。

Claims (9)

1.一种电子器件的制造方法，其包括：
贯通电极形成工序，在绝缘性的基底基板上形成贯通电极；
电子元件安装工序，在所述基底基板的一方的表面上安装电子元件；
盖体设置工序，将收纳所述电子元件的盖体与所述基底基板接合；
导电膜形成工序，在所述基底基板的另一方的表面上、和从另一方的所述表面露出的所述贯通电极的端面上形成导电膜；
电极图案形成工序，在所述贯通电极的端面和所述端面的周围的所述表面上保留所述导电膜，形成电极图案；以及
外部电极形成工序，通过化学镀覆法在所述电极图案的表面堆积化学镀覆膜，形成外部电极。
2.根据权利要求1所述的电子器件的制造方法，其中，
在所述电子元件安装工序和盖体设置工序之后，进行所述外部电极形成工序。
3.根据权利要求1或2所述的电子器件的制造方法，其中，
在所述外部电极形成工序之后，具有在所述化学镀覆膜的表面上形成金属膜的金属膜形成工序。
4.根据权利要求1至3中的任意一项所述的电子器件的制造方法，其中，
所述贯通电极是铁镍系合金。
5.根据权利要求1至4中的任意一项所述的电子器件的制造方法，其中，
所述化学镀覆膜是镍膜或铜膜。
6.根据权利要求3所述的电子器件的制造方法，其中，
所述金属膜为金薄膜。
7.根据权利要求1至6中的任意一项所述的电子器件的制造方法，其中，
所述化学镀覆膜的厚度为1μm～10μm。
8.一种电子器件，其具有：
绝缘性的基底基板，其形成有多个贯通电极；
电子元件，其安装在所述基底基板的一方的表面上；以及
盖体，其收纳所述电子元件，并与所述基底基板接合，
在从所述基底基板的另一方的表面露出的所述贯通电极的端面上、和所述端面的周围的另一方的所述表面上形成有外部电极，
所述外部电极具有导电膜和通过化学镀覆法在所述导电膜的表面上形成的化学镀覆膜。
9.根据权利要求8所述的电子器件，其中，
所述贯通电极由铁镍系合金构成，所述导电膜由金属膜构成，所述化学镀覆膜由镍或铜构成。
CN201410027343.7A 2013-01-23 2014-01-21 电子器件的制造方法和电子器件 Pending CN103944530A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-010538 2013-01-23
JP2013010538A JP2014143289A (ja) 2013-01-23 2013-01-23 電子デバイスの製造方法、電子デバイス及び発振器

Publications (1)

Publication Number Publication Date
CN103944530A true CN103944530A (zh) 2014-07-23

Family

ID=51192049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410027343.7A Pending CN103944530A (zh) 2013-01-23 2014-01-21 电子器件的制造方法和电子器件

Country Status (4)

Country Link
US (1) US9711707B2 (zh)
JP (1) JP2014143289A (zh)
KR (1) KR20140095003A (zh)
CN (1) CN103944530A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110627013A (zh) * 2018-06-22 2019-12-31 日月光半导体制造股份有限公司 电气装置及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013081022A (ja) * 2011-10-03 2013-05-02 Nippon Dempa Kogyo Co Ltd 水晶振動子及びその製造方法
JP6155551B2 (ja) * 2012-04-10 2017-07-05 セイコーエプソン株式会社 電子デバイス、電子機器および電子デバイスの製造方法
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
KR102563926B1 (ko) 2016-05-23 2023-08-04 삼성전자 주식회사 전압 정보와 온도 정보를 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149101A1 (en) * 2001-04-11 2002-10-17 Ngk Insulators, Ltd. Wiring board and method of manufacturing same
US20060131731A1 (en) * 2004-11-22 2006-06-22 Takao Sato Midair semiconductor device and manufacturing method of the same
US20100270891A1 (en) * 2008-08-05 2010-10-28 Daishinku Corporation Sealing member of piezoelectric resonator device and manufacturing method therefor
US20110043078A1 (en) * 2009-08-19 2011-02-24 Nihon Dempa Kogyo Co., Ltd. Piezoelectric component and manufacturing method thereof
CN102122929A (zh) * 2010-01-07 2011-07-13 精工电子有限公司 封装的制造方法、压电振子以及振荡器
JP2012015363A (ja) * 2010-07-01 2012-01-19 Seiko Instruments Inc 電子デバイス、電子機器及び電子デバイスの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186195A (ja) * 1994-12-28 1996-07-16 Shinko Electric Ind Co Ltd 電子部品用パッケージ
JPH1032456A (ja) * 1996-07-17 1998-02-03 Matsushita Electric Ind Co Ltd 振動子
JP2008294480A (ja) * 2008-08-28 2008-12-04 Yoshikawa Kogyo Co Ltd 半導体素子収納用パッケージの製造方法、その製造方法で製造した半導体素子収納用パッケージ、並びにそれを用いた圧電発振器、通信機器及び電子機器
JP2010193029A (ja) * 2009-02-17 2010-09-02 Seiko Instruments Inc 電子部品、電子装置、及び電子部品製造方法
JP5275155B2 (ja) * 2009-06-26 2013-08-28 セイコーインスツル株式会社 電子デバイスの製造方法
JP2011026680A (ja) * 2009-07-28 2011-02-10 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置の製造装置
JP2011035660A (ja) * 2009-07-31 2011-02-17 Kyocera Kinseki Corp 圧電デバイス
JP2011155506A (ja) * 2010-01-27 2011-08-11 Seiko Instruments Inc 電子デバイス、電子機器、及び電子デバイスの製造方法
JP5452264B2 (ja) * 2010-02-05 2014-03-26 エスアイアイ・クリスタルテクノロジー株式会社 圧電振動子及びこれを用いた発振器
JP5603166B2 (ja) * 2010-08-23 2014-10-08 セイコーインスツル株式会社 電子デバイス、電子機器及び電子デバイスの製造方法
JP2012129481A (ja) * 2010-12-17 2012-07-05 Seiko Instruments Inc 電子部品及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149101A1 (en) * 2001-04-11 2002-10-17 Ngk Insulators, Ltd. Wiring board and method of manufacturing same
US20060131731A1 (en) * 2004-11-22 2006-06-22 Takao Sato Midair semiconductor device and manufacturing method of the same
US20100270891A1 (en) * 2008-08-05 2010-10-28 Daishinku Corporation Sealing member of piezoelectric resonator device and manufacturing method therefor
US20110043078A1 (en) * 2009-08-19 2011-02-24 Nihon Dempa Kogyo Co., Ltd. Piezoelectric component and manufacturing method thereof
CN102122929A (zh) * 2010-01-07 2011-07-13 精工电子有限公司 封装的制造方法、压电振子以及振荡器
JP2012015363A (ja) * 2010-07-01 2012-01-19 Seiko Instruments Inc 電子デバイス、電子機器及び電子デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110627013A (zh) * 2018-06-22 2019-12-31 日月光半导体制造股份有限公司 电气装置及其制造方法

Also Published As

Publication number Publication date
KR20140095003A (ko) 2014-07-31
JP2014143289A (ja) 2014-08-07
US20140203688A1 (en) 2014-07-24
US9711707B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
CN103944532A (zh) 电子器件和电子器件的制造方法
US7615406B2 (en) Electronic device package manufacturing method and electronic device package
CN103944530A (zh) 电子器件的制造方法和电子器件
JP5216288B2 (ja) 圧電振動片の製造方法、圧電デバイスの製造方法
KR102254806B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
CN101807896A (zh) 压电振子的制造方法、压电振子及振荡器
JP6516399B2 (ja) 電子デバイス
KR100661350B1 (ko) Ｍｅｍｓ 소자 패키지 및 그 제조방법
JP4548799B2 (ja) 半導体センサー装置
JP5006429B2 (ja) 半導体センサー装置およびその製造方法
JP6230285B2 (ja) 電子デバイス、ｍｅｍｓセンサ及び電子デバイスの製造方法
JP6383138B2 (ja) 電子デバイス
JP6230286B2 (ja) 電子デバイス及び電子デバイスの製造方法
KR100636823B1 (ko) Ｍｅｍｓ 소자 패키지 및 그 제조방법
JP5769482B2 (ja) ガラス封止型パッケージの製造方法、及び光学デバイス
JP2014143559A (ja) 電子デバイスの製造方法、電子デバイス及び発振器
JP2014143558A (ja) 電子デバイスの製造方法、電子デバイス及び発振器
JP2015002414A (ja) 電子デバイス
JP2015080108A (ja) パッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140723