CN102122929A - 封装的制造方法、压电振子以及振荡器 - Google Patents

封装的制造方法、压电振子以及振荡器 Download PDF

Info

Publication number
CN102122929A
CN102122929A CN2011100020247A CN201110002024A CN102122929A CN 102122929 A CN102122929 A CN 102122929A CN 2011100020247 A CN2011100020247 A CN 2011100020247A CN 201110002024 A CN201110002024 A CN 201110002024A CN 102122929 A CN102122929 A CN 102122929A
Authority
CN
China
Prior art keywords
substrate
wafer
core portion
patchhole
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100020247A
Other languages
English (en)
Other versions
CN102122929B (zh
Inventor
吉田宜史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102122929A publication Critical patent/CN102122929A/zh
Application granted granted Critical
Publication of CN102122929B publication Critical patent/CN102122929B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/022—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the cantilever type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49798—Dividing sequentially from leading end, e.g., by cutting or breaking

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明提供封装的制造方法、压电振子以及振荡器，能够容易地制造不产生裂纹、平坦度高、形状精度优良的带有贯通电极的底基板。封装的制造方法具有：插入孔形成步骤，在底基板用晶片(41)的一个表面(41a)上形成不贯通底基板用晶片的插入孔(55、56)；芯材部插入步骤，在插入孔内插入由金属材料构成的导电性的芯材部(31)；熔敷步骤，在使用支承模(62)保持底基板用晶片的一个表面侧并使用平坦的加压模(63)按压底基板用晶片的另一个表面(41b)的同时，将底基板用晶片加热到比玻璃材料的软化点高的温度，使底基板用晶片熔敷在芯材部上；冷却步骤，对底基板用晶片进行冷却；研磨步骤，对底基板用晶片的两面进行研磨。

Description

封装的制造方法、压电振子以及振荡器
技术领域
本发明涉及电子部件用的封装的制造方法，该封装具有相互接合而在内侧形成腔室的多个基板、以及将腔室的内部与多个基板中的底基板的外部导通的贯通电极。
背景技术
近年，在便携电话或便携信息终端设备中使用利用石英等作为时刻源或控制信号等的定时源、基准信号源等的压电振子。公知有各种这样的压电振子，作为其中之一，公知有表面安装型的压电振子。作为这种压电振子，一般公知有使用底基板和盖基板将形成有压电振动片的压电基板从上下夹入来接合的3层结构类型的压电振子。在该情况下，压电振动片安装在底基板上，收容于形成在底基板和盖基板之间的腔室内。
并且，近年来，还开发出2层结构类型的压电振子，而不是上述的3层结构类型的压电振子。该2层结构类型的压电振子是通过将底基板和盖基板直接接合而使封装为2层结构，在形成于两基板之间的腔室内收容有压电振动片。该2层结构类型的压电振子与3层结构类型的压电振子相比，在可实现薄型化等方面优良，因而被优选使用。
作为这样的2层结构类型的压电振子的封装之一，公知有这样的封装：通过在形成于玻璃材料的底基板上的贯通孔内填充银膏等的导电材料并烧制来形成贯通电极，并将腔室内的石英振动片和设于底基板外侧的外部电极电连接。不过，该方法由于在贯通孔和导电材料之间有细微间隙等而使外部空气进入封装内而引起封装内真空度的劣化，结果，有时引起石英振子的特性劣化。作为其对策，如专利文献1～3中提出的那样，具有这样的方法：将由导电性的金属材料构成的芯材部插入到形成在底基板用晶片上的贯通孔内，然后在玻璃的软化点以上的温度进行加热，使玻璃和电极销熔敷，从而防止真空度的劣化。
【专利文献1】日本特开2003-209198号公报
【专利文献2】日本特开2002-121037号公报
【专利文献3】日本特开2002-124845号公报
然而，在专利文献1～3记载的方法中，在对由玻璃材料构成的底基板用晶片进行加热的同时，在底基板用晶片上形成用于使用贯通孔形成用销插入芯材部的贯通孔。因此，在底基板用晶片的两面，开设贯通孔的部分的周围的玻璃材料发生凸起。并且，在使底基板用晶片熔敷在芯材部上时，插入在贯通孔内的芯材部处于使其两端从底基板用晶片突出的状态。因此，在后续步骤对这样的底基板用晶片的两面进行研磨来制造平坦度高、形状精度高的底基板的情况下，在底基板用晶片的两面的玻璃材料的凸起和突出的芯材部成为研磨时的障碍，不能顺利进行研磨。即使能进行研磨，也存在这样的课题：芯材部的周围的玻璃材料发生裂纹而成为电极膜断线的原因，或者玻璃基板用晶片发生破裂，而且玻璃基板用晶片的平坦度发生大幅偏差。
并且，由于芯材部形成大致圆柱状，因而还存在这样的问题：难以插入到底基板用晶片的贯通孔内，并且在熔敷时芯材部容易偏离，作业性不良。
发明内容
本发明正是鉴于上述问题而完成的，本发明的目的是提供一种能容易地制造不产生裂纹、平坦度高、形状精度优良的带有贯通电极的底基板的封装的制造方法。
为了解决上述课题，本发明采用了以下手段。
即，本发明涉及的封装的制造方法，该封装具有相互接合而在内侧形成腔室的多个基板、以及将所述腔室的内部和所述多个基板中的由玻璃材料构成的底基板的外部导通的贯通电极，其特征在于，该封装的制造方法具有：插入孔形成步骤，在底基板用晶片的一个表面上形成不贯通该底基板用晶片的插入孔；芯材部插入步骤，在所述插入孔内插入由金属材料构成的导电性的芯材部；熔敷步骤，在使用支承模保持所述底基板用晶片的一个表面侧并使用平坦的加压模按压所述底基板用晶片的另一个表面的同时，将所述底基板用晶片加热到比所述玻璃材料的软化点高的温度，使所述底基板用晶片熔敷在所述芯材部上；冷却步骤，对所述底基板用晶片进行冷却；以及研磨步骤，对所述底基板用晶片的两面进行研磨。
根据本发明，首先，将用于在后面成为贯通电极的芯材部插入到底基板用晶片内的插入孔形成在其一个表面上而不贯通底基板用晶片。因此，底基板用晶片的另一个表面不产生玻璃材料的凸起而为平坦。然后，在使底基板用晶片熔敷在插入到插入孔内的芯材部上时，同样使用平坦的加压模按压底基板用晶片的另一个表面即不开设插入孔的平坦表面。结果，经过冷却步骤后的底基板用晶片的另一个表面为平坦，通过将该另一个表面用作研磨的基准面，可精度良好地进行底基板用晶片的两面研磨。
并且，本发明涉及的封装的制造方法，其特征在于，所述插入孔形成在所述底基板用晶片的一个表面开口的一侧的直径较大的大致圆锥台状的形状，所述芯材部也形成与所述插入孔对应的大致圆锥台状的形状。
根据本发明，由于将形成在底基板用晶片上的插入孔设为大致圆锥台状的凹部，并且插入到该插入孔内的芯材部也具有对应的大致圆锥台状，因而可将芯材部容易地插入到底基板用晶片内，并且在熔敷时芯材部难以偏离，可实现作业性的提高。
并且，本发明涉及的封装的制造方法，其特征在于，所述芯材部是由插入在所述插入孔内的大致圆锥台状的前端部分和与其大径侧连接的大致圆柱状的末端部分构成的形状。
根据本发明，由于芯材部由插入到底基板用晶片的插入孔内的大致圆锥台状的前端部分和大致圆柱状的末端部分构成，因而通过在熔敷时保持芯材部中的大致圆柱状的末端部分，能可靠地抑制熔敷时的芯材部的偏离。
本发明涉及的压电振子，其特征在于，在使用本发明的封装的制造方法制造出的封装的腔室内，收纳有安装在所述底基板上的压电振动片。并且，本发明涉及的振荡器，其特征在于，该振荡器具有：本发明的压电振子；以及作为振子电连接了所述压电振子的集成电路。
根据本发明，经过冷却步骤后的底基板用晶片的没有形成插入孔的另一个表面为平坦。通过将该另一个表面用作研磨时的基准面，底基板用晶片的两面的研磨变得容易。因此，可容易地制造不产生成为电极膜断线等的原因的裂纹、平坦度高、形状精度优良的带有贯通电极的底基板。
附图说明
图1是示出本发明的实施方式的压电振子的一例的外观立体图。
图2是图1所示的压电振子在取下其盖基板后从上方看到的图。
图3是图2的A-A线的剖视图。
图4是示出本发明的实施方式的压电振子的实施方式的立体图。
图5是示出制造图1所示的压电振子的流程的流程图。
图6是说明图5所示的流程图的插入孔形成步骤的图，是示出插入孔形成用模和底基板用晶片的图。
图7是说明图5所示的流程图的插入孔形成步骤的图，是示出插入孔形成用模在底基板用晶片上形成插入孔的状态的图。
图8是说明图5所示的流程图的芯材部插入步骤的图，是插入到插入孔内的芯材部的立体图。
图9是说明图5所示的流程图的芯材部插入步骤的图，是在插入孔内插入了芯材部后的图。
图10是说明图5所示的流程图的熔敷步骤的图。
图11是说明图5所示的流程图的研磨步骤的图，是示出研磨步骤前的状况的图。
图12是说明图5所示的流程图的研磨步骤的图，是示出研磨步骤后的状况的图。
图13是示出本发明的实施方式的振荡器的一例的图。
标号说明
1：压电振子；2：底基板；3：盖基板；3a：腔室；4：压电振动片；5、6：激励电极；8、9：贯通电极；13、14：焊盘电极；15：迂回电极；16、17：安装电极；18、19：粘接剂；21、22：外部电极；23：接合膜；31：芯材部；41：底基板用晶片；50：插入孔形成用模；51：平板部；52：凸部；53：支承模平板部；55、56：插入孔；61：熔敷模；62：支承模；63：加压模；64：侧板；65：支承模平板部；66：支承模凹部；67：加压模平板部；70：狭缝；81：前端部分；82：末端部分。
具体实施方式
以下，根据图1～图12说明本发明的实施方式的封装的制造方法。在本实施例中说明作为封装的一例的压电振子，然而无需一定是压电振子，也可以是集成电路(IC)、大规模集成电路(LSI)、传感器类。
如图1～图4所示，本实施方式的压电振子1形成为将底基板2和盖基板3层叠为2层而成的箱状，是在内部的腔室3a内收纳有压电振动片4的表面安装型的压电振子1。然后，压电振动片4和设置在底基板2的外侧的外部电极21、22通过贯通底基板2的一对贯通电极8、9电连接。
底基板2由玻璃材料例如碱石灰玻璃构成的透明绝缘基板形成为板状。在底基板2上形成有一对贯通电极8、9。盖基板3与底基板2一样是由玻璃材料例如碱石灰玻璃构成的透明绝缘基板，形成为大小能与底基板2重合的板状。然后，盖基板3在与底基板2接合的接合面侧具有收容压电振动片4的矩形状的凹部3a。当底基板2和盖基板3重合时，凹部3a成为收容压电振动片4的腔室3a。然后，盖基板3在使凹部3a与底基板2侧相对的状态下，经由接合膜23与底基板2阳极接合或者熔化接合。
压电振动片4是由石英、钽酸锂、铌酸锂等的压电材料形成的矩形板状的振动片，当被施加了预定电压时进行振动。压电振动片4在本实施例中例如是AT切石英振动片。压电振动片4在其外表面上具有用于产生厚度剪切振动的一对激励电极5、6、和与该一对激励电极5、6电连接的一对安装电极16、17。压电振动片4通过使其基部借助导电性材料的粘接剂18、19(或者金属凸块)接合在底基板2的上表面，从而安装在底基板2上。
然后，压电振动片4的第1激励电极5经由一个安装电极16、底基板2上的焊盘电极13以及一个贯通电极8与一个外部电极21电连接，压电振动片4的第2激励电极6经由另一个安装电极17、底基板2上的焊盘电极14、迂回电极15以及另一个贯通电极9与另一个外部电极22电连接。压电振动片4的安装电极16、17和与形成在底基板2上的贯通电极8、9连接的焊盘电极13、14是通过使用导电性材料的粘接剂18、19或者金属凸块的倒装片接合等来连接的。另外，底基板2上的焊盘电极14经由与其连接的迂回电极15与另一个贯通电极9连接。外部电极21、22是设置在底基板2的底面的四角的4个端子中的对角线上的2个端子，与贯通电极8、9电连接。
贯通电极8、9是将由导电性的金属材料构成的芯材部31配设在底基板2中来形成的，通过芯材部31确保稳定的电导通性。一个贯通电极8位于外部电极21的上方且底基板2上的焊盘电极13的下方，另一个贯通电极9位于外部电极22的上方且迂回电极15的下方。
如图1和图2所示，芯材部31形成直径小且截面积小的大致圆形的一个端部和直径大且截面积大的大致圆形的另一个端部平滑地大致同轴状连接的大致圆锥台状。芯材部31使其直径小的一个端部露出到底基板2的上表面，使其直径大的另一个端部露出到底基板2的底面。也就是说，芯材部31的长度与底基板2的厚度相同。芯材部31通过熔敷固定在由玻璃材料构成的底基板2上，芯材部31完全堵塞后述的插入孔55、56，维持腔室3a内的气密。另外，芯材部31使用例如钴、Fe-Ni合金(42合金)等的热膨胀系数接近底基板2的玻璃材料(优选是同等或稍低)的导电性金属材料形成。
另外，在贯通电极8、9形成为成品的情况下，如上所述，芯材部31是大致圆锥台状且形成为使底基板2的厚度和芯材部31的长度相同，然而在制造过程中，如图8所示，芯材部31是由大致圆锥台状的前端部分81和与其大径侧连接的大致圆柱状的末端部分82构成的形状。并且，制造过程中的芯材部31的长度比后面成为底基板2的底基板用晶片41的厚度长，如图9所示，在被插入到插入孔55、56的状态下，芯材部31的末端部分82(大致圆柱形状的部分)从底基板用晶片41的一个表面41a突出。从底基板用晶片41的表面41a突出的芯材部31的末端部分82在制造过程中被研磨去除。
(封装的制造方法)
下面参照图5～图12说明收容上述压电振动片的封装(压电振子)的制造方法。
首先，进行制作在后面成为底基板2的底基板用晶片41的步骤。首先，形成底基板用晶片41。具体地说，将碱石灰玻璃研磨加工到预定厚度进行清洗，之后通过蚀刻等去除最表面的加工变质层(S10)。接下来，在底基板用晶片41上形成贯通电极8、9(S11～S15)。
(插入孔形成步骤)
首先，在底基板用晶片41上形成插入孔(S11)。插入孔的形成如图6和图7所示，是使用由碳材料构成的插入孔形成用模50和同样由碳材料构成的支承模53，在按压底基板用晶片41的同时对底基板用晶片41加热来进行的，插入孔形成用模50具有平板部51和形成在平板部51的一面的凸部52。
支承模53是在按压底基板用晶片41时，与底基板用晶片41的另一个表面41b相接的平坦部件。插入孔形成用模50的平板部51是在按压底基板用晶片41时，与底基板用晶片41的一个表面41a相接的平坦部件。另外，底基板用晶片41的一个表面41a为底基板2的底面。插入孔形成用模50的凸部52是在按压底基板用晶片41时，将凸部52的形状转印到底基板用晶片41上而形成成为插入孔55、56的凹部的部件。在凸部52的侧面形成脱模用的锥形，该大致圆锥台状的凸部52的形状被转印到插入孔55、56上。插入孔55、56是在底基板用晶片41的一个表面41a开口的一侧的直径较大的大致圆锥台状的形状。此时，插入孔55、56形成为其内径比芯材部31的直径大20～30μm左右。另外，在后面的制造步骤中，底基板用晶片41熔敷在芯材部31上，从而插入孔55、56由芯材部31堵塞。
在插入孔形成步骤中，首先，如图6所示，将插入孔形成用模50设置成使凸部52为上侧，在其上设置底基板用晶片41。然后，在底基板用晶片41上设置支承模53。然后，配置在加热炉内，在约900℃左右的高温状态下施加压力，如图7所示，将凸部52的形状转印到底基板用晶片41的一个表面41a上而形成凹部，即不贯通底基板用晶片41的插入孔55、56。
此时，由于支承模53和插入孔形成用模50由碳材料构成，因而经加热软化后的底基板用晶片41不会粘接在支承模53和插入孔形成用模50上。因此，可从底基板用晶片41上简单地取下支承模53和插入孔形成用模50。并且，由于支承模53和插入孔形成用模50由碳材料构成，因而可防止吸附从高温状态的底基板用晶片41产生的气体，从而在底基板用晶片41上产生气孔，可降低底基板用晶片41的气孔率。由此，可确保腔室3a的气密性。
然后，逐渐降低温度来使底基板用晶片41冷却。该冷却方法在冷却步骤的说明中详述，该冷却步骤在熔敷步骤后进行。
(芯材部插入步骤)
接下来，进行将芯材部31插入到插入孔55、56内的步骤(S12)。如图9所示，将底基板用晶片41设置在后述的熔敷模61的加压模63上，将芯材部31的大致圆锥台状的前端部分81从上侧插入到插入孔55、56内，使用加压模63和后述的熔敷模61的支承模62保持底基板用晶片41和芯材部31的末端部分82，如图10所示，使其上下反转。
这里，图8示出芯材部31的形状鸟瞰图。芯材部31是由大致圆锥台状的前端部分81和与其大径侧连接的大致圆柱状的末端部分82构成的形状。芯材部31的前端部分81被插入到插入孔55、56内，另一方面，芯材部31的末端部分82从插入孔55、56突出。将芯材部31插入到插入孔55、56内的步骤是使用嵌套机来进行。此时，插入孔55、56形成大致圆锥台状的形状，由于是与芯材部31的前端部分81相同的形状，因而容易将芯材部31插入到插入孔55、56内，作业性良好。
(熔敷步骤)
接下来，进行将底基板用晶片41加热，并使底基板用晶片41熔敷在芯材部31上的步骤(S13)。如图10所示，熔敷步骤是这样进行的：在具有设置于底基板用晶片41的下侧的支承模62、设置于底基板用晶片41的上侧的加压模63、以及设置在支承模62和加压模63的侧方的侧板64的由碳材料构成的熔敷模61上，各设置1枚底基板用晶片41，在按压底基板用晶片41的同时将底基板用晶片41加热。
支承模62是保持底基板用晶片41的下侧和芯材部31的末端部分82的模，具有比底基板用晶片41的平面形状大，沿着在插入孔55、56内插入有芯材部31的前端部分81而芯材部31的末端部分82从底基板用晶片41的表面41a突出的底基板用晶片41的下侧的形状。支承模62具有：在保持底基板用晶片41时与底基板用晶片41的一个表面41a相接的平坦部件即支承模平板部65、和与芯材部31的末端部分82相接且与大致圆柱状的末端部分82相当的凹部的支承模凹部66。
支承模凹部66是按照设置在底基板用晶片41的插入孔55、56内的芯材部31的位置来形成的。支承模凹部66的深度与芯材部31的末端部分82从底基板用晶片41的一个表面41a突出的高度一致。另一方面，支承模凹部66的宽度是比芯材部31的末端部分82的宽度(直径)大出约600微米的宽度。这是为了以下目的：由于构成支承模62的碳材料和构成底基板用晶片41的玻璃材料的热膨胀系数不同，因而吸收在熔敷步骤中芯材部31的位置和支承模凹部66的位置发生的偏差。由此，支承模62可在防止芯材部31突出的同时，进行吸收了材料的热膨胀差的保持。
加压模63是按压底基板用晶片41的上侧的模，具有在按压底基板用晶片41的上侧时与底基板用晶片41的另一个表面41b相接的平坦部件即加压模平板部67。由此，底基板用晶片41的另一个表面41b由加压模平板部67的平坦面按压。并且，加压模63在其端部具有贯通加压模63的狭缝70。狭缝70可以用作对底基板用晶片41进行加热按压时的空气或底基板用晶片41的剩余玻璃材料的排出孔。
在熔敷步骤中，首先将设置在熔敷模61上的底基板用晶片41和芯材部31在放于金属制的网状带上的状态下放入加热炉内进行加热。然后，利用配置在加热炉内的压力机等，使用加压模63，以例如30～50g/cm2的压力对底基板用晶片41进行加压。加热温度采用比底基板用晶片41的玻璃材料的软化点(例如545℃)高的温度，例如约900℃。
使加热温度逐渐上升，在比玻璃材料的软化点高出约5℃左右、例如550℃的时刻暂时停止上升并保持，之后再上升到约900℃。通过这样在比玻璃材料的软化点高出约5℃的温度暂时停止温度上升并保持，可使底基板用晶片41的软化均匀。
然后，通过在高温状态下对底基板用晶片41进行加压，使底基板用晶片41熔敷在芯材部31上，成为芯材部31堵塞插入孔55、56的状态。另外，通过在熔敷模61上形成另一凸部或凹部，也能使底基板用晶片41熔敷在芯材部31上并在底基板用晶片41上形成凹部或凸部。
(冷却步骤)
然后，对底基板用晶片41进行冷却(S14)。底基板用晶片41的冷却是使温度从熔敷步骤的加热时的约900℃逐渐下降。这样，形成图11所示的芯材部31的前端部分82堵塞插入孔55、56的状态的底基板用晶片41。这里，底基板用晶片41的另一个表面41b为平坦。另外，在插入孔形成步骤中，对加热后的底基板用晶片41进行冷却的方法也使用上述的冷却方法进行。
(研磨步骤)
接下来，通过将底基板用晶片41的表面41a、41b从两侧进行研磨，将芯材部31的突出部(末端部分82)研磨去除，并使芯材部31露出到底基板用晶片41的表面41a、41b(S15)。底基板用晶片41的表面41a、41b和芯材部31的突出部的研磨使用公知方法进行。
首先，将底基板用晶片41的平坦的另一个表面41b作为基准面，对芯材部31的突出部(末端部分82)和底基板用晶片41的一个表面41a进行研磨，从而底基板用晶片41的一个表面41a和芯材部31(贯通电极8、9)的表面处于大致表面均匀的状态。
然后，对底基板用晶片41的另一个表面41b进行研磨，使芯材部31露出到底基板用晶片41的另一个表面41b，从而如图12所示，底基板用晶片41的表面41a、41b和芯材部31(贯通电极8、9)的表面处于大致表面均匀的状态。
然后，进行在底基板用晶片41的另一个表面41b上形成迂回电极的迂回电极形成步骤(S16)，并且进行在底基板用晶片41的一个表面41a上对导电性材料进行图形化，形成外部电极21、22的外部电极形成步骤(S17)。这样，底基板用晶片41(＝底基板2)的制作步骤结束。
然后，在与底基板2的制作同时或前后时刻，制作在后面成为盖基板3的盖基板用晶片。在制作盖基板3的步骤中，首先，形成在后面成为盖基板3的圆板状的盖基板用晶片。具体地说，将碱石灰玻璃研磨加工到预定厚度进行清洗后，通过蚀刻等去除最表面的加工变质层(S20)。然后，在盖基板用晶片上通过蚀刻或压力加工等形成腔室3a用的凹部3a(S21)。接下来，对盖基板用晶片的两面进行研磨而成为目标厚度(S22)。然后，在盖基板用晶片中的与底基板用晶片接合的面上全面形成接合膜23(S23)。
然后，在由这样形成的底基板2和盖基板3形成的腔室3a内配置压电振动片4并安装在焊盘电极13、14上(S30)，将底基板2和盖基板3进行阳极接合或者熔化接合而形成晶片体(S31)。然后，进行使晶片体小片化的切断(S32)，通过进行内部的电特性检查来形成收容了压电振动片4的封装(压电振子1)(S33)。
在本实施方式的封装的制造方法中，用于将在后面成为贯通电极8、9的芯材部31插入到底基板用晶片41内的插入孔55、56形成为不贯通电极底基板用晶片41的凹部。因此，底基板用晶片41的另一个表面41b不产生玻璃材料的凸起而为平坦。然后，当使底基板用晶片41熔敷在插入到插入孔55、56内的芯材部31上时，使用同样平坦的加压模63的加压模平板部67按压底基板用晶片41的平坦的另一个表面41b。结果，经过冷却步骤后的底基板用晶片41的另一个表面41b为平坦。通过将该另一个表面41b用作研磨时的基准面，底基板用晶片41的两面的研磨变得容易，可容易地制造不产生成为断线等的原因的裂纹、平坦度高、形状精度优良的带有贯通电极8、9的底基板2。
并且，插入孔55、56形成在底基板用晶片41的一个表面41a开口的一侧的直径较大的大致圆锥台状的形状，芯材部31也具有与插入孔55、56对应的大致圆锥台状的前端部分81。而且，芯材部31具有与插入在插入孔55、56内的大致圆锥台状的前端部分81的大径侧连接的大致圆柱状的末端部分82。
因此，不仅可将芯材部31容易地插入到底基板用晶片41的插入孔55、56内，而且可在熔敷时使用支承模62的支承模凹部66保持大致圆柱状的末端部分82，难以产生在熔敷时的芯材部的偏离。
(振荡器)
下面，参照图13说明本发明涉及的振荡器的一个实施方式。如图13所示，本实施方式的振荡器100是将压电振子1构成为与集成电路101电连接的振子的振荡器。该振荡器100具有安装有电容器等的电子部件102的基板103。在基板103上安装有振荡器用的上述集成电路101，在该集成电路101的附近安装有压电振子1。该电子部件102、集成电路101以及压电振子1通过未图示的布线图形分别电连接。另外，各构成部件使用未图示的树脂来模制。
在这样构成的振荡器100中，当向压电振子1施加电压时，该压电振子1内的压电振动片4振动。该振动根据压电振动片4具有的压电特性被转换为电信号，作为电信号被输入到集成电路101。所输入的电信号由集成电路101进行各种处理，作为频率信号被输出。由此，压电振子1作为振子发挥功能。并且，集成电路101的结构通过根据要求选择性设定例如RTC(实时时钟)模块等，除了钟表用单功能振荡器等以外，还能附加这样的功能：控制该设备或外部设备的动作日和时刻，或者提供时刻和日历等。
根据上述的本实施方式的振荡器100，由于具有腔室3a内的气密可靠、压电振动片4和外部电极21、22的导通性被稳定确保、动作可靠性提高的高质量的压电振子1，因而振荡器100自身也一样能稳定确保导通性，可提高工作可靠性并可实现高质量。而且除此以外，还能获得长期稳定的高精度的频率信号。
以上，说明了本发明的封装的制造方法的实施方式，然而本发明不限定于上述的实施方式，能在不背离本发明主旨的范围内进行适当变更。总之，只要能够取得在本发明中期望的功能即可。

Claims (5)

1.一种封装的制造方法，该封装具有相互接合而在内侧形成腔室的多个基板、以及将所述腔室的内部和所述多个基板中的由玻璃材料构成的底基板的外部导通的贯通电极，其特征在于，该封装的制造方法具有：
插入孔形成步骤，在底基板用晶片的一个表面上形成不贯通该底基板用晶片的插入孔；
芯材部插入步骤，在所述插入孔内插入由金属材料构成的导电性的芯材部；
熔敷步骤，在使用支承模保持所述底基板用晶片的一个表面侧并使用平坦的加压模按压所述底基板用晶片的另一个表面的同时，将所述底基板用晶片加热到比所述玻璃材料的软化点高的温度，使所述底基板用晶片熔敷在所述芯材部上；
冷却步骤，对所述底基板用晶片进行冷却；以及
研磨步骤，对所述底基板用晶片的两面进行研磨。
2.根据权利要求1所述的封装的制造方法，其特征在于，所述插入孔形成在所述底基板用晶片的一个表面开口的一侧的直径较大的大致圆锥台状的形状，所述芯材部也形成与所述插入孔对应的大致圆锥台状的形状。
3.根据权利要求2所述的封装的制造方法，其特征在于，所述芯材部是由插入在所述插入孔内的大致圆锥台状的前端部分和与其大径侧连接的大致圆柱状的末端部分构成的形状。
4.一种压电振子，其特征在于，在使用权利要求1～3中的任意一项所述的封装的制造方法制造出的封装的腔室内，收纳有安装在所述底基板上的压电振动片。
5.一种振荡器，其特征在于，该振荡器具有：
权利要求4所述的压电振子；以及
作为振子电连接了所述压电振子的集成电路。
CN201110002024.7A 2010-01-07 2011-01-06 封装的制造方法、压电振子以及振荡器 Expired - Fee Related CN102122929B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-002360 2010-01-07
JP2010002360A JP5485714B2 (ja) 2010-01-07 2010-01-07 パッケージの製造方法

Publications (2)

Publication Number Publication Date
CN102122929A true CN102122929A (zh) 2011-07-13
CN102122929B CN102122929B (zh) 2015-05-27

Family

ID=44224302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110002024.7A Expired - Fee Related CN102122929B (zh) 2010-01-07 2011-01-06 封装的制造方法、压电振子以及振荡器

Country Status (5)

Country Link
US (1) US8499443B2 (zh)
JP (1) JP5485714B2 (zh)
KR (1) KR101752501B1 (zh)
CN (1) CN102122929B (zh)
TW (1) TWI539560B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103944530A (zh) * 2013-01-23 2014-07-23 精工电子有限公司 电子器件的制造方法和电子器件
CN106888002A (zh) * 2017-03-08 2017-06-23 宜确半导体（苏州）有限公司 声波设备及其晶圆级封装方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6008088B2 (ja) * 2012-03-30 2016-10-19 セイコーエプソン株式会社 電子デバイス、電子デバイスの製造方法および電子機器
JP6337444B2 (ja) * 2013-10-30 2018-06-06 セイコーエプソン株式会社 振動片、角速度センサー、電子機器及び移動体
JP6337443B2 (ja) * 2013-10-30 2018-06-06 セイコーエプソン株式会社 振動片、角速度センサー、電子機器及び移動体
CN110492274A (zh) * 2019-07-23 2019-11-22 中国科学技术大学 基于形状保护的信号连接结构及其装配方法、封装盒体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172752A (ja) * 2002-11-18 2004-06-17 Seiko Epson Corp 圧電デバイスの製造方法、ならびに圧電デバイスを利用した携帯電話装置ならびに圧電デバイスを利用した電子機器
US20060216847A1 (en) * 2003-04-02 2006-09-28 Masahiro Tada Process for fabricating micromachine
CN101510767A (zh) * 2008-02-14 2009-08-19 精工电子有限公司 晶圆及抛光装置和方法、压电振动器及制造方法和装置
CN102163690A (zh) * 2009-12-10 2011-08-24 精工电子有限公司 封装的制造方法、压电振子以及振荡器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739687A (en) * 1986-05-27 1988-04-26 Vernon Wanner Punch
JP2584911B2 (ja) * 1991-06-18 1997-02-26 富士通株式会社 ガラス−セラミック多層回路基板の製造方法
JP3142624B2 (ja) * 1991-10-16 2001-03-07 イビデン株式会社 スルーホールを有するセラミックス基板の製造方法
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JP3079810B2 (ja) * 1992-10-19 2000-08-21 株式会社村田製作所 チップ型圧電共振子の製造方法
JPH08316764A (ja) * 1995-05-23 1996-11-29 Matsushita Electric Ind Co Ltd 振動子
US6405431B1 (en) * 1996-06-27 2002-06-18 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board by using yag laser
US5952716A (en) * 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
JP2002124845A (ja) 2000-08-07 2002-04-26 Nippon Sheet Glass Co Ltd 水晶振動子パッケージ及びその製造方法
JP2002121037A (ja) 2000-08-07 2002-04-23 Nippon Sheet Glass Co Ltd 電子部品パッケージ用多数個取りガラス板の製造方法
JP2003209198A (ja) 2001-11-09 2003-07-25 Nippon Sheet Glass Co Ltd 電子部品パッケージ
KR100878410B1 (ko) * 2007-07-11 2009-01-13 삼성전기주식회사 수정 진동자 제조방법
JP5147868B2 (ja) * 2008-02-18 2013-02-20 セイコーインスツル株式会社 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計
JP2009194789A (ja) * 2008-02-18 2009-08-27 Seiko Instruments Inc 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計
JP5091261B2 (ja) * 2008-02-18 2012-12-05 セイコーインスツル株式会社 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計
JP5103297B2 (ja) * 2008-06-24 2012-12-19 セイコーインスツル株式会社 圧電振動子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172752A (ja) * 2002-11-18 2004-06-17 Seiko Epson Corp 圧電デバイスの製造方法、ならびに圧電デバイスを利用した携帯電話装置ならびに圧電デバイスを利用した電子機器
US20060216847A1 (en) * 2003-04-02 2006-09-28 Masahiro Tada Process for fabricating micromachine
CN101510767A (zh) * 2008-02-14 2009-08-19 精工电子有限公司 晶圆及抛光装置和方法、压电振动器及制造方法和装置
CN102163690A (zh) * 2009-12-10 2011-08-24 精工电子有限公司 封装的制造方法、压电振子以及振荡器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103944530A (zh) * 2013-01-23 2014-07-23 精工电子有限公司 电子器件的制造方法和电子器件
CN106888002A (zh) * 2017-03-08 2017-06-23 宜确半导体（苏州）有限公司 声波设备及其晶圆级封装方法

Also Published As

Publication number Publication date
US20110163638A1 (en) 2011-07-07
CN102122929B (zh) 2015-05-27
US8499443B2 (en) 2013-08-06
KR20110081089A (ko) 2011-07-13
TWI539560B (zh) 2016-06-21
JP5485714B2 (ja) 2014-05-07
KR101752501B1 (ko) 2017-06-29
JP2011142522A (ja) 2011-07-21
TW201145463A (en) 2011-12-16

Similar Documents

Publication Publication Date Title
TWI280733B (en) Piezoelectric oscillator, manufacturing method thereof, and mobile phone and electronic apparatus using the same
TWI487274B (zh) Manufacturing method of piezoelectric vibrating element, piezoelectric vibrating element, vibrator, electronic machine and wave watch
CN102122929B (zh) 封装的制造方法、压电振子以及振荡器
KR20120005398A (ko) 관통 전극을 가진 글래스 기판의 제조 방법 및 전자 부품의 제조 방법
JP5550373B2 (ja) パッケージの製造方法
KR101811061B1 (ko) 패키지의 제조 방법, 패키지, 압전 진동자, 발진기
TWI514521B (zh) A manufacturing method of a package, a piezoelectric vibrator and an oscillator
JP2008278227A (ja) 圧電発振器の製造方法
KR101722268B1 (ko) 관통 전극을 갖는 글래스 기판의 제조 방법 및 전자 부품의 제조 방법
JP2008035486A (ja) 電子部品の製造方法
JP2012039237A (ja) 表面接着式マイクロ・エレクトロ・メカニカル・システム発振器の製造方法及びその構造
JP2012029166A (ja) パッケージ、パッケージの製造方法、圧電振動子、発振器
CN102356546A (zh) 封装件的制造方法、压电振动器的制造方法、振荡器、电子设备及电波钟
JP2008141418A (ja) 圧電振動板の固着方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150527

Termination date: 20210106

CF01 Termination of patent right due to non-payment of annual fee