CN103928285B - 等离子体处理方法和等离子体处理装置 - Google Patents

等离子体处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN103928285B
CN103928285B CN201410016335.2A CN201410016335A CN103928285B CN 103928285 B CN103928285 B CN 103928285B CN 201410016335 A CN201410016335 A CN 201410016335A CN 103928285 B CN103928285 B CN 103928285B
Authority
CN
China
Prior art keywords
plasma
mentioned
chamber
component
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410016335.2A
Other languages
English (en)
Other versions
CN103928285A (zh
Inventor
胜沼隆幸
本田昌伸
市川裕展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103928285A publication Critical patent/CN103928285A/zh
Application granted granted Critical
Publication of CN103928285B publication Critical patent/CN103928285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32091Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

本发明提供能够提高与构件的温度相对应的膜厚的控制性的等离子体处理方法和等离子体处理装置。该等离子体处理方法包括成膜工序、等离子体处理工序以及去除工序。在成膜工序中,将配置在腔室的内部的第一构件的温度调整为低于其他构件的温度,并利用不含有氧的含硅气体的等离子体在第一构件的表面上形成氧化硅膜。在等离子体处理工序中,在第一构件的表面上形成氧化硅膜之后,利用处理气体的等离子体对输入到腔室的内部的被处理体进行等离子体处理。在去除工序中,在将经等离子体处理过的被处理体输出到腔室的外部之后,利用含氟气体的等离子体自第一构件的表面去除氧化硅膜。

Description

等离子体处理方法和等离子体处理装置
技术领域
本发明的各个技术方案和实施方式均涉及等离子体处理方法和等离子体处理装置。
背景技术
在半导体的制造工艺中,广泛地采用用于执行以薄膜的堆积或蚀刻等为目的的等离子体处理的等离子体处理装置。作为等离子体处理装置,可列举出例如用于进行薄膜的堆积处理的等离子体CVD(Chemical Vapor Deposition:化学气相沉积)装置、用于进行蚀刻处理的等离子体蚀刻装置等。
另外,在等离子体处理装置中,由于配置在腔室内的构件(以下适当地称作“腔室内构件”)在各种等离子体处理时暴露在处理气体的等离子体中,因此要求具有耐等离子体性。关于这点,例如,在专利文献1中公开了如下内容:在对被处理体进行等离子体处理之前,利用含有氧的含硅气体的等离子体在腔室内构件的表面上形成作为保护膜的氧化硅膜,由此提高腔室内构件的耐等离子体性。
专利文献1:美国专利申请公开第2012/0091095号说明书。
然而,在使用含有氧的含硅气体来形成氧化硅膜的以往技术中,没有考虑到提高与构件的温度相对应的膜厚的控制性。
即,在以往技术中,使含有氧的含硅气体的等离子体中的氧自由基和Si自由基在腔室内的空间中反应而生成硅氧化物,生成的硅氧化物堆积在腔室内的构件上而成为氧化硅膜。作为氧化硅膜堆积在腔室内的构件之上的硅氧化物的膜厚不受腔室内的构件的温度影响而成为恒定的膜厚。因此,在以往技术中,难以根据腔室内的构件的温度而相应地控制构件上的膜的膜厚。
发明内容
本发明的一技术方案提供一种等离子体处理方法,其中,该等离子体处理方法包括成膜工序、等离子体处理工序以及去除工序。在成膜工序中,将配置在腔室的内部的第一构件的温度调整为低于其他构件的温度,并利用不含有氧的含硅气体的等离子体在配置于腔室的内部的上述第一构件的表面上形成氧化硅膜。在等离子体处理工序中,在上述第一构件的表面上形成上述氧化硅膜之后,利用处理气体的等离子体对输入到上述腔室的内部的被处理体进行等离子体处理。在去除工序中,在将经等离子体处理过的上述被处理体输出到上述腔室的外部之后,利用含氟气体的等离子体自上述第一构件的表面去除上述氧化硅膜。
采用本发明的各个技术方案和实施方式,可实现能够提高与构件的温度相对应的膜厚的控制性的等离子体处理方法和等离子体处理装置。
附图说明
图1是表示适用于本实施方式的等离子体处理方法的等离子体处理装置的概略剖视图。
图2是表示利用本实施方式的等离子体处理装置进行的等离子体处理方法的处理的流程的一个例子的流程图。
图3是用于说明本实施方式中的成膜工序的一个例子的图。
图4是表示比较例1~比较例3中的处理结果的图。
图5是表示实施例1~实施例3中的处理结果的图。
图6是表示比较例1、4、5中的处理结果的图。
图7是表示实施例1、4、5中的处理结果的图。
图8是表示比较例1、6、7和实施例1、6、7中的处理结果的图。
具体实施方式
以下,参照附图详细说明各种实施方式。此外,在各附图中,对于相同或等同的部分标注相同的附图标记。
本实施方式的等离子体处理方法的一例包括以下工序:成膜工序,在该成膜工序中,将配置在腔室的内部的第一构件的温度调整为低于其他构件的温度,并利用不含有氧的含硅气体的等离子体在配置于腔室的内部的第一构件的表面上形成氧化硅膜;等离子体处理工序,在该等离子体处理工序中,在第一构件的表面上形成氧化硅膜之后,利用处理气体的等离子体对输入到腔室的内部的被处理体进行等离子体处理;以及去除工序,在该去除工序中,在将经等离子体处理过的被处理体输出到腔室的外部之后,利用含氟气体的等离子体自第一构件的表面去除氧化硅膜。
另外,在本实施方式的等离子体处理方法的一例中,第一构件包括腔室的内壁和配置在腔室的内部的下部电极,其他构件包括在腔室的内部与下部电极相对的上部电极,在成膜工序中,将腔室的内壁和下部电极的温度调整为低于上部电极的温度,并在腔室的内壁和下部电极的表面上形成氧化硅膜。
另外,在本实施方式的等离子体处理方法的一例中,在成膜工序中,施加偏置电压。
另外,在本实施方式的等离子体处理方法的一例中,含硅气体含有SiCl4和SiF4中的至少任意一种。
另外,在本实施方式的等离子体处理方法的一例中,含氟气体含有NF3、SF6以及CF4中的至少任意一种。
另外,在本实施方式的等离子体处理方法的一例中,含硅气体还含有稀有气体。
另外,在本实施方式的等离子体处理方法的一例中,稀有气体为Ar或He。
本实施方式的等离子体处理装置的一例包括:腔室,其用于对被处理体进行等离子体处理;排气部,其用于对腔室的内部进行减压;气体供给部,其用于向腔室的内部供给处理气体;控制部,其用于执行成膜工序、等离子体处理工序以及去除工序,在该成膜工序中,将配置在腔室的内部的第一构件的温度调整为低于其他构件的温度,并利用不含有氧的含硅气体的等离子体在配置于腔室的内部的第一构件的表面上形成氧化硅膜,在等离子体处理工序中,在第一构件的表面上形成氧化硅膜之后,利用处理气体的等离子体对输入到腔室的内部的被处理体进行等离子体处理,在该去除工序中,在将经等离子体处理过的被处理体输出到腔室的外部之后,利用含氟气体的等离子体自第一构件的表面去除氧化硅膜。
图1是表示适用于本实施方式的等离子体处理方法的等离子体处理装置的概略剖视图。图1所示的等离子体处理装置包括气密地构成的、从电学角度来看为接地电位的处理腔室1。该处理腔室1为圆筒状,并例如由在表面上形成有阳极氧化覆膜的铝等构成。在处理腔室1内设有用于水平支承作为被处理体的半导体晶圆W的载置台2。
载置台2的基材2a由导电性的金属、例如铝等构成,载置台2具有作为下部电极的功能。该载置台2借助绝缘板3支承于作为导体的支承台4。另外,在载置台2的上方的外周设有由例如单晶硅形成的聚焦环(日文:フォーカスリング)5。并且,以包围载置台2和支承台4的周围的方式设有由例如石英等构成的圆筒状的内壁构件3a。
在载置台2的上方,以与载置台2平行地相对的方式、换言之以与支承于载置台2的半导体晶圆W相对的方式设有具有作为上部电极的功能的喷头(日文:シャワーヘッド)16。喷头16和载置台2作为一对电极(上部电极和下部电极)发挥作用。载置台2的基材2a经由第1匹配器11a与第1高频电源10a相连接。另外,载置台2的基材2a经由第2匹配器11b与第2高频电源10b相连接。第1高频电源10a是等离子体产生用的电源,自该第1高频电源10a向载置台2的基材2a供给规定频率(例如100MHz)的高频电力。另外,第2高频电源10b是吸引离子用(偏压用)的电源,自该第2高频电源10b向载置台2的基材2a供给比第1高频电源10a的频率低的规定频率(例如13MHz)的高频电力。
在载置台2的上表面设有用于静电吸附半导体晶圆W的静电卡盘6。该静电卡盘6以使电极6a设于绝缘体6b之间的方式构成,电极6a与直流电源12相连接。于是该静电卡盘6构成为:通过自直流电源12向电极6a施加直流电压,从而利用库仑力吸附半导体晶圆W。
在载置台2的内部形成有制冷剂流路2b,制冷剂流路2b分别与制冷剂入口配管2c、制冷剂出口配管2d相连接。并且,通过使galden等制冷剂在制冷剂流路2b之中循环,能够将支承台4和载置台2控制在规定的温度。另外,以贯穿载置台2等的方式设有用于向半导体晶圆W的背面侧供给氦气等冷热传递用气体(背侧气体)的背侧气体供给配管30。该背侧气体供给配管30与未图示的背侧气体供给源相连接。通过上述结构,能够将被静电卡盘6吸附保持在载置台2的上表面上的半导体晶圆W控制在规定的温度。
上述喷头16设于处理腔室1的顶壁部分。喷头16包括主体部16a和构成电极板的上部顶板16b,喷头16借助绝缘性构件45支承于处理腔室1的上部。主体部16a由导电性材料、例如表面经阳极氧化处理过的铝构成,构成为能够将上部顶板16b以自由装卸的方式支承于主体部16a的下部。上部顶板16b由含硅物质形成、例如由石英形成。
在主体部16a的内部设有气体扩散室16c、16d,在主体部16a的底部,以位于该气体扩散室16c、16d的下部的方式形成有多个气体流通孔16e。气体扩散室分成设于主体部16a的中央部的气体扩散室16c和设于主体部16a的周缘部的气体扩散室16d这两部分,能够在中央部和周缘部单独改变处理气体的供给状态。
另外,在上部顶板16b上,以沿该上部顶板16b的厚度方向贯穿该上部顶板16b、并与上述气体流通孔16e重叠的方式设有气体导入孔16f。通过这样的结构,能够将供给到气体扩散室16c、16d中的处理气体经由气体流通孔16e和气体导入孔16f以喷淋状分散的方式供给到处理腔室1内。此外,在主体部16a等中,设有未图示的加热器、供制冷剂循环的未图示的配管等温度调整器,从而能够在等离子体蚀刻处理过程中将喷头16的温度控制在期望温度。
在上述主体部16a形成有用于向气体扩散室16c、16d导入处理气体的两个气体导入口16g、16h。上述气体导入口16g、16h与气体供给配管15a、15b相连接,该气体供给配管15a、15b的另一端与用于供给蚀刻用的处理气体的处理气体供给源15相连接。处理气体供给源15是气体供给部的一个例子。在气体供给配管15a上,自上游侧起依次设有质量流量控制器(MFC)15c和开闭阀V1。另外,在气体供给配管15b上,自上游侧起依次设有质量流量控制器(MFC)15d和开闭阀V2。
并且,用于等离子体蚀刻的处理气体自处理气体供给源15经由气体供给配管15a、15b供给到气体扩散室16c、16d,自该气体扩散室16c、16d经由气体流通孔16e和气体导入孔16f以喷淋状分散的方式供给到处理腔室1内。例如,能够自处理气体供给源15供给如后述那样在配置于处理腔室1的内部的第一构件的表面上形成氧化硅膜时使用的、不含有氧的含硅气体等。另外,例如,能够自处理气体供给源15供给在对被处理体进行等离子体处理时使用的含有HBr/NF3的处理气体等。另外,能够自处理气体供给源15供给自配置于处理腔室1的内部的第一构件的表面去除氧化硅膜时使用的含氟气体等。后面叙述利用处理气体供给源15供给的气体的详细情况。
上述的作为上部电极的喷头16经由低通滤波器(LPF)51与可变直流电源52电连接。该可变直流电源52能够利用开关53对供电和停止供电进行控制。可变直流电源52的电流、电压以及开关53的接通、断开均由后述的控制部60控制。此外,如后所述,在自第1高频电源10a、第2高频电源10b向载置台2施加高频电力而在处理空间中产生等离子体时,能够根据需要利用控制部60将开关53接通,从而向作为上部电极的喷头16施加规定的直流电压。
在处理腔室1的底部形成有排气口71,该排气口71经由排气管72与排气装置73相连接。排气装置73具有真空泵,能够通过使该真空泵工作而将处理腔室1内减压至规定的真空度。排气装置73是排气部的一个例子。另一方面,在处理腔室1的侧壁设有半导体晶圆W的输入输出口74,在该输入输出口74上设有用于对该输入输出口74进行开闭的闸阀75。
图中的附图标记76、77是能够自由装卸的沉积物屏蔽件(日文:デポシールド)。沉积物屏蔽件76以沿着处理腔室1的内壁面的方式设置,其具有用于防止在处理腔室1上附着蚀刻副产物(沉积物)的作用。以下,将处理腔室1的内壁和沉积物屏蔽件76统称作“处理腔室1的内壁”。另外,沉积物屏蔽件77以覆盖内壁构件3a、支承台4的外周面以及构成下部电极的载置台2的方式设置。以下,将载置台2、内壁构件3a、支承台4以及沉积物屏蔽件77统称作“下部电极”。在沉积物屏蔽件76的与半导体晶圆W大致相同高度的位置上设有直流地接地连接的导电性构件(GND块)79,由此能够防止异常放电。
另外,在处理腔室1的周围,以同心圆状配置有环形磁体80。环形磁体80用于对喷头16与载置台2之间的空间施加磁场。环形磁体80以利用未图示的旋转机构旋转自如的方式构成。
上述结构的等离子体蚀刻装置的工作由控制部60统一控制。该控制部60设有用于控制等离子体蚀刻装置的各部分且具有CPU的过程控制器61、用户界面62以及存储部63。
用户界面62由用于工序管理者管理等离子体蚀刻装置的进行指令输入操作的键盘、可视化显示等离子体蚀刻装置的运转状况的显示器等构成。
在存储部63中存储有制程,该制程存储有利用过程控制器61的控制来实现等离子体蚀刻装置所执行的各种处理的控制程序(软件)、处理条件数据等。并且,根据需要,由来自用户界面62的指示等从存储部63中调出任意制程,并由过程控制器61执行该任意制程,从而在过程控制部61的控制下,由等离子体蚀刻装置进行期望的处理。另外,对于控制程序、处理条件数据等制程,能够利用处于存储在可由计算机读取的计算机存储介质(例如,硬盘、CD、软盘以及半导体存储器等)等中的状态的制程,或者能够从其他装置通过例如专用线路随时传送而在线(on-line)地利用制程。
例如,控制部60控制等离子体处理装置的各部分,以便进行后述的等离子体处理方法。列举一个详细的例子,控制部60将配置在处理腔室1的内部的第一构件的温度调整为低于其他构件的温度,并利用不含有氧的含硅气体的等离子体在配置于腔室的内部的第一构件的表面上形成氧化硅膜。然后,在形成氧化硅膜之后,控制部60利用处理气体的等离子体对输入到处理腔室1的内部的被处理体进行等离子体处理。然后,在将经等离子体处理过的被处理体输出到处理腔室1的外部之后,控制部60利用含氟气体的等离子体自第一构件的表面去除氧化硅膜。此处,配置在处理腔室1的内部的第一构件包括例如处理腔室1的内壁、配置在处理腔室1的内部的作为下部电极的载置台2、内壁构件3a、支承台4以及沉积物屏蔽件77。以下,将配置在处理腔室1的内部的第一构件称作“腔室内构件”。另外,其他构件包括在处理腔室1的内部与下部电极相对的作为上部电极的喷头16。另外,被处理体例如为半导体晶圆W。
接下来,说明利用本实施方式的等离子体处理装置进行的等离子体处理方法。图2是表示利用本实施方式的等离子体处理装置进行的等离子体处理方法的处理的流程的一个例子的流程图。
如图2所示,等离子体处理装置进行将腔室内构件的温度调整为低于其他构件的温度,并利用不含有氧的含硅气体的等离子体在腔室内构件的表面上形成氧化硅膜的成膜工序(步骤S101)。腔室内构件包括例如处理腔室1的内壁、配置在处理腔室1的内部的作为下部电极的载置台2、内壁构件3a以及沉积物屏蔽件77。另外,其他构件包括在处理腔室1的内部与下部电极相对的作为上部电极的喷头16。另外,不含有氧的含硅气体含有例如SiCl4和SiF4中的至少任意一种。不含有氧的含硅气体优选还含有稀有气体。稀有气体例如为Ar或He。
图3是说明本实施方式中的成膜工序的一个例子的图。在图3中,示出在配置于处理腔室1的内部的载置台2上形成氧化硅膜的例子。等离子体处理装置的控制部60从处理气体供给源15向处理腔室1的内部供给不含有氧的含硅气体,并从第1高频电源10a向处理腔室1内部施加等离子体生成用的高频电力而生成不含有氧的含硅气体的等离子体。此时,控制部60没有从第2高频电源10b施加吸引离子用的高频电力。即,如图3的(1)所示,在生成不含有氧的含硅气体的等离子体时,控制部60通过使制冷剂在制冷剂流路2b中循环,从而将作为下部电极的载置台2的温度调整为低于作为上部电极的喷头16的温度。在此基础上,控制部60向处理腔室1内供给作为不含有氧的含硅气体的例如SiCl4和He。
其结果,如图3的(1)所示,等离子体中的自由基被吸引至成为相对较低温度的载置台2上,且自由基相互间在载置台2上发生反应。例如,在图3的(1)所示的例子中,Si自由基和自处理腔室1内的含有硅氧化物的构件放出的氧自由基被吸引至温度比喷头16的温度低的载置台2,促进Si自由基与氧自由基之间在载置台2上反应。于是,如图3的(2)所示,在作为下部电极的载置台2的表面上形成氧化硅膜100。作为处理腔室1内的含有硅氧化物的构件,例如为上部顶板16b、内壁构件3a,这些构件由石英等构成。由此,能够抑制Si自由基与氧自由基之间在处理腔室1内的空间中反应并促进Si自由基与氧自由基之间在处理腔室1内的载置台2上反应。其结果,能够根据处理腔室1内的构件的温度而相对应地控制构件上的膜的膜厚。并且,通过在对被处理体进行等离子体处理之前进行成膜工序,能够提高处理腔室1内的构件的耐等离子体性,从而能够避免构件的消耗、来自构件的污染物的飞散。
此外,在图3中,示出了在作为下部电极的载置台2上形成氧化硅膜的例子,但能够在设于载置台2附近的支承台4、内壁构件3a以及沉积物屏蔽件77上也同样地形成氧化硅膜。即,能够在温度低于作为上部电极的喷头16的温度的、处理腔室1内的构件上形成氧化硅膜。
返回到图2的说明。接着,等离子体处理装置进行利用处理气体的等离子体对输入到处理腔室1的内部的被处理体进行等离子体处理的等离子体处理工序(步骤S102)。被处理体例如为层叠有氧化硅膜的半导体晶圆W。另外,处理气体例如为HBr和NF3
列举更详细的一个例子进行说明。等离子体处理装置的控制部60将被处理体自输入输出口74和闸阀75输入到处理腔室1的内部,并将输入后的被处理体载置在静电卡盘6之上。之后,控制部60从处理气体供给源15向处理腔室1内部供给处理气体且从第1高频电源10a施加等离子体生成用的高频电力,并且从第2高频电源10b施加吸引离子用的高频电力。其结果,能够对被处理体进行等离子体处理。
然后,在将被处理体输出到处理腔室1的外部之后,等离子体处理装置进行利用含氟气体的等离子体自腔室内构件的表面去除氧化硅膜的去除工序(步骤S103)。含氟气体含有例如NF3、SF6以及CF4中的至少任意一种。
列举更详细的一个例子进行说明。等离子体处理装置的控制部60将被处理体自输入输出口74和闸阀75输出到处理腔室1的外部。之后,控制部60从处理气体供给源15向处理腔室1内部供给含氟气体,并从第1高频电源10a施加等离子体生成用的高频电力。此时,控制部60没有从第2高频电源10b施加吸引离子用的高频电力。其结果,能够自处理腔室1内的构件的表面去除硅氧化物。
如上所述,采用本实施方式,在对被处理体进行等离子体处理之前,将配置在处理腔室1的内部的下部电极的温度调整为低于上部电极的温度,并利用不含有氧的含硅气体的等离子体在下部电极的表面上形成氧化硅膜。因此,采用本实施方式,能够抑制Si自由基与氧自由基之间在处理腔室1内的空间中反应并促进Si自由基与氧自由基之间在处理腔室1内的构件上反应。其结果,与使用含有氧的含硅气体来形成氧化硅膜的方法相比,能够提高与处理腔室1内的构件的温度相对应的膜厚的控制性。并且,通过在对被处理体进行等离子体处理之前进行成膜工序,能够提高处理腔室1内的构件的耐等离子体性,从而能够避免构件的消耗、来自构件的污染物的飞散。
另外,采用本实施方式,在将经等离子体处理过的被处理体输出到处理腔室1的外部之后,利用含氟气体的等离子体自处理腔室1内的下部电极的表面去除氧化硅膜。其结果,能够清洁处理腔室1内的构件的表面。
另外,采用本实施方式,不含有氧的含硅气体含有SiCl4和SiF4中的至少任意一种。其结果,能够根据处理腔室1内的构件的温度而相对应地高精度地控制构件上的膜的膜厚。
另外,采用本实施方式,含氟气体含有NF3、SF6以及CF4中的至少任意一种。其结果,能够更加高效地清洁处理腔室1内的构件的表面。
另外,采用本实施方式,不含有氧的含硅气体还含有稀有气体。其结果,能够根据处理腔室1内的构件的温度而相应地更加高精度地控制构件上的膜的膜厚。
另外,采用本实施方式,稀有气体是Ar或He。其结果,能够根据处理腔室1内的构件的温度而相应地更加高精度地控制构件上的膜的膜厚。
其他实施方式
以上,说明了本实施方式的等离子体处理方法和等离子体处理装置,但实施方式并不限定于此。以下,说明其他实施方式。
偏置电压
例如,在成膜工序中也可以施加偏置电压。即,在成膜工序中,控制部60从处理气体供给源15向处理腔室1内部供给不含有氧的含硅气体,并从第1高频电源10a向处理腔室1内部施加等离子体生成用的高频电力,从而生成不含有氧的含硅气体的等离子体。此时,控制部60通过从第2高频电源10b向载置台2施加吸引离子用的高频电力,从而对载置台2施加偏置电压。于是,等离子体中的离子被朝向载置台2吸引。其结果,与不施加偏置电压的方法相比,能够更加精细地控制构件上的膜的膜厚。
另外,在本实施方式中,说明了在成膜工序中通过使制冷剂在制冷剂流路2b中循环而将作为下部电极的载置台2的温度调整为低于作为上部电极的喷头16的温度的例子,但并不限定于此。例如,在成膜工序中,也可以将作为上部电极的喷头16的温度调整为高于下部电极、处理腔室1的内壁的温度。即,只要使成为成膜对象的下部电极等构件的温度低于不成为成膜对象的上部电极等构件的温度即可。在该情况下,控制部60通过使用加热器等温度调整器来加热作为上部电极的喷头16,从而将喷头16的温度调整为高于载置台2的温度。在此基础上,控制部60向处理腔室1内供给不含有氧的含硅气体、例如SiCl4和He。其结果,等离子体中的自由基被吸引至成为相对较低温度的载置台2上,且自由基相互间在载置台2上发生反应。于是,在作为下部电极的载置台2的表面上形成氧化硅膜。由此,能够抑制Si自由基与氧自由基之间在处理腔室1内的空间中反应并促进Si自由基与氧自由基之间在处理腔室1内的构件上反应。其结果,与使用含有氧的含硅气体来形成氧化硅膜的方法相比,能够提高与处理腔室1内的构件的温度相对应的膜厚的控制性。
实施例
以下,列举实施例来进一步详细地说明所记载的等离子体处理方法。但是,所记载的等离子体处理方法并不限定于下述的实施例。
比较例1
在比较例1中,依次进行了在腔室内的构件的表面上形成氧化硅膜的成膜工序、对被处理体进行等离子体处理的等离子体处理工序以及自腔室内的构件的表面去除氧化硅膜的去除工序。成膜工序、等离子体处理工序以及去除工序分别使用以下的条件进行。
成膜工序
处理气体:SiCl4/He/O2=25sccm/100sccm/250sccm
压力:1.3Pa(10mTorr)
磁通密度:454G
来自第1高频电源的高频电力:500W
来自第2高频电源的高频电力:0W
温度(上部电极/处理腔室的内壁/下部电极):80℃/70℃/20℃
时间:60秒
另外,在成膜工序中,测量了形成在下部电极的表面上的氧化硅膜的膜厚。在膜厚的测量过程中,并不是直接测量下部电极的表面上的氧化硅膜,而是在载置台2的静电卡盘6之上设置Si基板,作为下部电极的表面上的氧化硅膜的膜厚测量形成在Si基板的表面上的氧化硅膜的膜厚。
等离子体处理工序
处理气体:HBr/NF3=350sccm/100sccm
压力:13Pa(100mTorr)
磁通密度:454G
来自第1高频电源的高频电力:900W
来自第2高频电源的高频电力:1200W
温度(上部电极/处理腔室的内壁/下部电极):80℃/70℃/40℃
时间:60秒
去除工序
处理气体:NF3=300sccm
压力:27Pa(200mTorr)
磁通密度:454G
来自第1高频电源的高频电力:750W
来自第2高频电源的高频电力:0W
温度(上部电极/处理腔室的内壁/下部电极):80℃/70℃/40℃
时间:120秒
比较例2
在比较例2中,在成膜工序中,使用了以下的温度条件。其他条件与比较例1相同。
温度(上部电极/处理腔室的内壁/下部电极):80℃/70℃/40℃
比较例3
在比较例3中,在成膜工序中,使用了以下的温度条件。其他条件与比较例1相同。
温度(上部电极/处理腔室的内壁/下部电极):80℃/70/℃60℃
实施例1
在实施例1中,依次进行了在腔室内的构件的表面形成氧化硅膜的成膜工序、对被处理体进行等离子体处理的等离子体处理工序以及自腔室内的构件的表面去除氧化硅膜的去除工序。等离子体处理工序和去除工序以与比较例1相同的条件进行。成膜工序使用以下的条件进行。
成膜工序
处理气体:SiCl4/He=25sccm/100sccm
压力:1.3Pa(10mTorr)
磁通密度:454G
来自第1高频电源的高频电力:500W
来自第2高频电源的高频电力:0W
温度(上部电极/处理腔室的内壁/下部电极):80℃/70℃/20℃
时间:60秒
另外,在成膜工序中,测量了在下部电极的表面上形成的氧化硅膜的膜厚。在膜厚的测量过程中,并不是直接测量下部电极的表面上的氧化硅膜,而是在载置台2的静电卡盘6之上设置Si基板,作为下部电极的表面上的氧化硅膜的膜厚测量形成在Si基板的表面上的氧化硅膜的膜厚。
实施例2
在实施例2中,在成膜工序中,使用了以下的温度条件。其他条件与实施例1相同。
温度(上部电极/处理腔室的内壁/下部电极):80℃/70℃/40℃
实施例3
在实施例3中,在成膜工序中,使用了以下的温度条件。其他条件与实施例1相同。
温度(上部电极/处理腔室的内壁/下部电极):80℃/70℃/60℃
图4是表示比较例1~比较例3中的处理结果的图。图5是表示实施例1~实施例3中的处理结果的图。在图4和图5中,“下部温度20deg.C”表示在下部电极为20℃的条件下进行了形成氧化硅膜的成膜工序之后的Si基板。“下部温度40deg.C”表示在下部电极为40℃的条件下进行了形成氧化硅膜的成膜工序之后的Si基板。“下部温度60deg.C”表示在下部电极为60℃的条件下进行了形成氧化硅膜的成膜工序之后的Si基板。
此外,在图4和图5中,“截面”是将Si基板的截面放大而得到的照片的绘图。另外,在图4和图5中,一并示出了形成在Si基板之上的氧化硅膜的膜厚。
如图4所示,在使用了SiCl4/He/O2的比较例1~比较例3中,形成在Si基板之上的氧化硅膜的膜厚不受下部电极的温度影响而成为大致恒定的膜厚。与此相对,如图5所示,在使用了SiCl4/He的实施例1~实施例3中,下部电极的温度降低得越多,形成在Si基板之上的氧化硅膜的膜厚增加得越多。换言之,在使用了SiCl4/He的实施例1~实施例3中,将下部电极的温度调整得比作为固定值的上部电极的温度低得越多,形成在Si基板之上的氧化硅膜的膜厚增加得越多。
这样,由比较例1~比较例3与实施例1~实施例3之间的比较可知,与使用含有氧的含硅气体来形成氧化硅膜的方法相比,在实施例1~实施例3中,通过使用不含有氧的含硅气体来形成氧化硅膜,能够提高构件上的膜的与温度相对应的膜厚的控制性。
比较例4
在比较例4中,在成膜工序中,使用了以下的温度条件。其他条件与比较例1相同。
温度(上部电极/处理腔室的内壁/下部电极):60℃/70℃/20℃
比较例5
在比较例5中,在成膜工序中,使用了以下的温度条件。其他条件与比较例1相同。
温度(上部电极/处理腔室的内壁/下部电极):40℃/70℃/20℃
实施例4
在实施例4中,在成膜工序中,使用了以下的温度条件。其他条件与实施例1相同。
温度(上部电极/处理腔室的内壁/下部电极):60℃/70℃/20℃
实施例5
在实施例5中,在成膜工序中,使用了以下的温度条件。其他条件与实施例1相同。
温度(上部电极/处理腔室的内壁/下部电极):40℃/70℃/20℃
图6是表示比较例1、4、5中的处理结果的图。图7是表示实施例1、4、5中的处理结果的图。在图6和图7中,“上部温度40deg.C”表示在上部电极为40℃的条件下进行了形成氧化硅膜的成膜工序之后的Si基板。“上部温度60deg.C”表示在上部电极为60℃的条件下进行了形成氧化硅膜的成膜工序之后的Si基板。“上部温度80deg.C”表示在上部电极为80℃的条件下进行了形成氧化硅膜的成膜工序之后的Si基板。
此外,在图6和图7中,“截面”是将Si基板的截面放大而得到的照片的绘图。另外,在图6和图7中,一并示出了形成在Si基板之上的氧化硅膜的膜厚。
如图6所示,在使用了SiCl4/He/O2的比较例1、4、5中,形成在Si基板之上的氧化硅膜的膜厚不受上部电极的温度影响而成为大致恒定的膜厚。与此相对,如图7所示,在使用了SiCl4/He的实施例1、4、5中,上部电极的温度升高得越多,形成在Si基板之上的氧化硅膜的膜厚增加得越多。换言之,在使用了SiCl4/He的实施例1、4、5中,将上部电极的温度调整得比作为固定值的下部电极的温度高得越多,形成在Si基板之上的氧化硅膜的膜厚增加得越多。
这样,由比较例1、4、5与实施例1、4、5之间的比较可知,与使用含有氧的含硅气体来形成氧化硅膜的方法相比,在实施例1、4、5中,通过使用不含有氧的含硅气体来形成氧化硅膜,能够提高构件上的膜的与温度相对应的膜厚的控制性。
比较例6
在比较例6中,在成膜工序中,使用了以下高频电力的条件。其他条件与比较例1相同。
来自第1高频电源的高频电力:500W
来自第2高频电源的高频电力:500W
比较例7
在比较例7中,在成膜工序中,使用了以下高频电力的条件。其他条件与比较例1相同。
来自第1高频电源的高频电力:500W
来自第2高频电源的高频电力:1000W
实施例6
在实施例6中,在成膜工序中,使用了以下高频电力的条件。其他条件与实施例1相同。
来自第1高频电源的高频电力:500W
来自第2高频电源的高频电力:500W
实施例7
在实施例7中,在成膜工序中,使用了以下高频电力的条件。其他条件与实施例1相同。
来自第1高频电源的高频电力:500W
来自第2高频电源的高频电力:1000W
图8是表示比较例1、6、7和实施例1、6、7中的处理结果的图。在图8中,横轴表示来自第2高频电源的高频电力(W),纵轴表示形成在Si基板之上的氧化硅膜的膜厚(nm)。
如图8所示,在使用了SiCl4/He/O2的比较例1、6、7中,形成在Si基板之上的氧化硅膜的膜厚不受来自第2高频电源的高频电力、即偏置电压的影响而成为大致恒定的膜厚。与此相对,在使用了SiCl4/He的实施例1、6、7中,偏置电压越大,形成在Si基板之上的氧化硅膜的膜厚减少得越多。
这样,由比较例1、6、7与实施例1、6、7之间的比较可知,与不施加偏置电压的方法相比,在实施例1、6、7中,通过在施加偏置电压的情况下形成氧化硅膜,能够更加精细地控制构件上的膜的膜厚。认为其原因在于,在使用不含有氧的含硅气体来形成氧化硅膜的实施例中,Si自由基和氧自由基在处理腔室1内的构件上发生反应的过程中,离子(例如He离子)会与抗溅射性较低的反应生成物相碰撞而妨碍氧化硅膜的成膜。
附图标记说明
1、处理腔室;2、载置台;2a、基材;2b、制冷剂流路;2c、制冷剂入口配管;2d、制冷剂出口配管;3、绝缘板;3a、内壁构件;4、支承台;5、聚焦环;6、静电卡盘;6a、电极;6b、绝缘体;10a、第1高频电源;10b、第2高频电源;15、处理气体供给源;16、喷头;16a、主体部;16b、上部顶板;52、可变直流电源;60、控制部;61、过程控制器;62、用户界面;63、存储部;71、排气口;72、排气管;73、排气装置。

Claims (8)

1.一种等离子体处理方法,其特征在于,
该等离子体处理方法包括以下工序:
成膜工序,在该成膜工序中,将配置在腔室的内部的第一构件的温度调整为低于其他构件的温度,并利用不含有氧的含硅气体的等离子体在上述第一构件的表面上形成氧化硅膜;
等离子体处理工序,在该等离子体处理工序中,在上述第一构件的表面上形成上述氧化硅膜之后,利用处理气体的等离子体对输入到上述腔室的内部的被处理体进行等离子体处理;以及
去除工序,在该去除工序中,在将经等离子体处理过的上述被处理体输出到上述腔室的外部之后,利用含氟气体的等离子体自上述第一构件的表面去除上述氧化硅膜。
2.根据权利要求1所述的等离子体处理方法,其特征在于,
上述第一构件包括上述腔室的内壁和配置在上述腔室的内部的下部电极,上述其他构件包括在上述腔室的内部与上述下部电极相对的上部电极,
在上述成膜工序中,将上述腔室的内壁和上述下部电极的温度调整为低于上述上部电极的温度,并在上述腔室的内壁和上述下部电极的表面上形成上述氧化硅膜。
3.根据权利要求1所述的等离子体处理方法,其特征在于,
在上述成膜工序中,施加偏置电压。
4.根据权利要求1至3中任一项所述的等离子体处理方法,其特征在于,
上述含硅气体含有SiCl4和SiF4中的至少任意一种。
5.根据权利要求1至3中任一项所述的等离子体处理方法,其特征在于,
上述含氟气体含有NF3、SF6以及CF4中的至少任意一种。
6.根据权利要求1至3中任一项所述的等离子体处理方法,其特征在于,
上述含硅气体还含有稀有气体。
7.根据权利要求6所述的等离子体处理方法,其特征在于,
上述稀有气体为Ar或He。
8.一种等离子体处理装置,其特征在于,
该等离子体处理装置包括:
腔室,其用于对被处理体进行等离子体处理;
排气部,其用于对上述腔室的内部进行减压;
气体供给部,其用于向上述腔室的内部供给处理气体;
控制部,其用于执行成膜工序、等离子体处理工序以及去除工序,在该成膜工序中,将配置在上述腔室的内部的第一构件的温度调整为低于其他构件的温度,并利用不含有氧的含硅气体的等离子体在上述第一构件的表面上形成氧化硅膜;在等离子体处理工序中,在上述第一构件的表面上形成上述氧化硅膜之后,利用处理气体的等离子体对输入到上述腔室的内部的上述被处理体进行等离子体处理,在该去除工序中,在将经等离子体处理过的上述被处理体输出到上述腔室的外部之后,利用含氟气体的等离子体自上述第一构件的表面去除上述氧化硅膜。
CN201410016335.2A 2013-01-15 2014-01-14 等离子体处理方法和等离子体处理装置 Active CN103928285B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-004698 2013-01-15
JP2013004698A JP5956933B2 (ja) 2013-01-15 2013-01-15 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
CN103928285A CN103928285A (zh) 2014-07-16
CN103928285B true CN103928285B (zh) 2016-08-17

Family

ID=51146467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410016335.2A Active CN103928285B (zh) 2013-01-15 2014-01-14 等离子体处理方法和等离子体处理装置

Country Status (5)

Country Link
US (1) US9087676B2 (zh)
JP (1) JP5956933B2 (zh)
KR (1) KR102094833B1 (zh)
CN (1) CN103928285B (zh)
TW (1) TWI607484B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6328524B2 (ja) * 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
JP6537473B2 (ja) * 2015-10-06 2019-07-03 東京エレクトロン株式会社 被処理体を処理する方法
JP6723659B2 (ja) * 2017-01-12 2020-07-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7089881B2 (ja) 2018-01-10 2022-06-23 東京エレクトロン株式会社 成膜方法
JP7055031B2 (ja) * 2018-02-16 2022-04-15 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理装置
US10950416B2 (en) 2018-11-16 2021-03-16 Mattson Technology, Inc. Chamber seasoning to improve etch uniformity by reducing chemistry
JP7220626B2 (ja) 2019-06-18 2023-02-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2021038452A (ja) * 2019-09-05 2021-03-11 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
CN111893461B (zh) * 2020-07-06 2021-09-24 山东大学 一种类氧化硅柔性薄膜的生长方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0648858A1 (en) * 1993-10-15 1995-04-19 Applied Materials, Inc. Methods of coating plasma etch chambers and apparatus for plasma etching workpieces
JP2002110642A (ja) * 2000-09-27 2002-04-12 Sharp Corp プラズマ処理方法
JP3801366B2 (ja) * 1998-09-17 2006-07-26 株式会社日立製作所 プラズマエッチング処理装置のクリーニング方法
CN101504915A (zh) * 2008-02-07 2009-08-12 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
CN102194686A (zh) * 2010-03-12 2011-09-21 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
TW201222662A (en) * 2010-10-15 2012-06-01 Applied Materials Inc Method and apparatus for reducing particle defects in plasma etch chambers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828348B2 (ja) * 1991-02-07 1996-03-21 ヤマハ株式会社 ドライエッチング方法
JP3257328B2 (ja) * 1995-03-16 2002-02-18 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JP3067576B2 (ja) * 1995-03-17 2000-07-17 株式会社日立製作所 プラズマエッチング方法
TW487983B (en) * 1996-04-26 2002-05-21 Hitachi Ltd Manufacturing method for semiconductor device
US6379575B1 (en) * 1997-10-21 2002-04-30 Applied Materials, Inc. Treatment of etching chambers using activated cleaning gas
JP3993493B2 (ja) * 2002-09-09 2007-10-17 株式会社日立製作所 プラズマエッチング装置
US7316785B2 (en) 2004-06-30 2008-01-08 Lam Research Corporation Methods and apparatus for the optimization of etch resistance in a plasma processing system
KR100785443B1 (ko) * 2006-08-11 2007-12-13 삼성전자주식회사 반도체 제조용 챔버의 세정 장치 및 세정 방법
JP2008244292A (ja) * 2007-03-28 2008-10-09 Hitachi High-Technologies Corp プラズマ処理装置の処理性能安定化方法
EP2485244A4 (en) 2009-09-28 2014-07-30 Nikon Corp PRESSURE APPLICATION MODULE, PRINT APPLICATION DEVICE AND SUBSTRATE BINDING DEVICE
JP5450187B2 (ja) * 2010-03-16 2014-03-26 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0648858A1 (en) * 1993-10-15 1995-04-19 Applied Materials, Inc. Methods of coating plasma etch chambers and apparatus for plasma etching workpieces
JP3801366B2 (ja) * 1998-09-17 2006-07-26 株式会社日立製作所 プラズマエッチング処理装置のクリーニング方法
JP2002110642A (ja) * 2000-09-27 2002-04-12 Sharp Corp プラズマ処理方法
CN101504915A (zh) * 2008-02-07 2009-08-12 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
CN102194686A (zh) * 2010-03-12 2011-09-21 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
TW201222662A (en) * 2010-10-15 2012-06-01 Applied Materials Inc Method and apparatus for reducing particle defects in plasma etch chambers

Also Published As

Publication number Publication date
US9087676B2 (en) 2015-07-21
TW201447962A (zh) 2014-12-16
KR102094833B1 (ko) 2020-03-30
CN103928285A (zh) 2014-07-16
US20140197135A1 (en) 2014-07-17
TWI607484B (zh) 2017-12-01
JP2014138027A (ja) 2014-07-28
KR20140092257A (ko) 2014-07-23
JP5956933B2 (ja) 2016-07-27

Similar Documents

Publication Publication Date Title
CN103928285B (zh) 等离子体处理方法和等离子体处理装置
US10290476B2 (en) Plasma processing method and plasma processing apparatus
JP5584517B2 (ja) プラズマ処理装置及び半導体装置の製造方法
US10068778B2 (en) Plasma processing method and plasma processing apparatus
CN103155115B (zh) 半导体装置的制造方法
KR101677239B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP2014096499A (ja) プラズマエッチング方法及びプラズマエッチング装置
CN101826435A (zh) 等离子蚀刻方法、等离子蚀刻装置及计算机存储介质
CN105379428A (zh) 等离子体处理装置和等离子体处理方法
TWI621174B (zh) 電漿處理方法及電漿處理裝置
JP2014022518A (ja) 下部電極、及びプラズマ処理装置
US10553409B2 (en) Method of cleaning plasma processing apparatus
US11251048B2 (en) Plasma processing method and plasma processing apparatus
US11721522B2 (en) Plasma processing method and plasma processing apparatus
JP2014049496A (ja) プラズマ処理方法、及びプラズマ処理装置
KR20210032904A (ko) 실리콘 산화막을 에칭하는 방법 및 플라즈마 처리 장치
JP2022077710A (ja) エッチング方法
TW201443994A (zh) 電漿處理方法及電漿處理裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant