TWI607484B - 電漿處理方法及電漿處理裝置 - Google Patents

電漿處理方法及電漿處理裝置 Download PDF

Info

Publication number
TWI607484B
TWI607484B TW103101296A TW103101296A TWI607484B TW I607484 B TWI607484 B TW I607484B TW 103101296 A TW103101296 A TW 103101296A TW 103101296 A TW103101296 A TW 103101296A TW I607484 B TWI607484 B TW I607484B
Authority
TW
Taiwan
Prior art keywords
chamber
plasma
gas
lower electrode
oxide film
Prior art date
Application number
TW103101296A
Other languages
English (en)
Other versions
TW201447962A (zh
Inventor
勝沼隆幸
本田昌伸
市川裕展
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201447962A publication Critical patent/TW201447962A/zh
Application granted granted Critical
Publication of TWI607484B publication Critical patent/TWI607484B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Description

電漿處理方法及電漿處理裝置
本發明之各種面向與實施形態係有關於電漿處理方法及電漿處理裝置。
於半導體製程中，廣泛使用：用以實行以薄膜之沉積或蝕刻等為目的之電漿處理的電漿處理裝置。作為電漿處理裝置，可舉出例如進行薄膜沉積處理的電漿CVD(Chemical Vapor Deposition，化學氣相沉積)裝置或進行蝕刻處理的電漿蝕刻裝置等。
再者，電漿處理裝置中，配置在腔室內的構件(以下適當稱為「腔室內構件」)由於在各種電漿處理時暴露於處理氣體的電漿，因此需要有電漿耐受性。關於此點，例如專利文獻1揭示有如下之技術：將被處理體進行電漿處理前，利用含有氧之含矽氣體的電漿，在腔室內構件之表面形成矽氧化物膜作為保護膜，藉此提高腔室內構件的電漿耐受性。
【先前技術文獻】
【專利文獻】
【專利文獻1】美國專利公開公報第2012/0091095號說明書
然而，使用含有氧之含矽氣體來形成矽氧化物膜的習知技術中，未考慮到要使得因應於構件溫度的膜厚控制性提高。
亦即，習知技術中，使得含有氧之含矽氣體的電漿中之氧自由基與Si自由基兩者在腔室內的空間中反應，而產生出矽氧化物，使得所產生的矽氧化物沉積於腔室內的構件，作為矽氧化物膜。沉積於腔室內之構件上作為矽氧化物膜的矽氧化物之膜厚，並不依腔室內之構件的溫度，而為一定值。因此，習知技術中，難以因應於腔室內之構件的溫度，而對構件上之膜的膜厚進行控制。
依本發明之一側面的電漿處理方法，包含成膜步驟、電漿處理步驟及去除步驟。成膜步驟，係一面將配置於腔室之內部的構件調整到比其他構件為低的溫度，一面利用不含氧之含矽氣體的電漿，於該構件之表面形成矽氧化物膜。電漿處理步驟，係已在該構件表面形成該矽氧化物膜後，利用處理氣體的電漿，對於已送入該腔室之內部的被處理體進行電漿處理。去除步驟，係在經過電漿處理的該被處理體已送出至該腔室的外部後，利用含氟氣體的電漿，從該構件表面去除該矽氧化物膜。
依本發明之各種側面及實施形態，可實現一種電漿處理方法及電漿處理裝置，其能夠使因應於構件溫度的膜厚控制性提高。
1‧‧‧處理腔室
2‧‧‧載置台
2a‧‧‧基材
2b‧‧‧冷媒通道
2c‧‧‧冷媒入口配管
2d‧‧‧冷媒出口配管
3‧‧‧絕緣板
3a‧‧‧內壁構件
4‧‧‧支撐台
5‧‧‧對焦環
6‧‧‧靜電吸盤
6a‧‧‧電極
6b‧‧‧絕緣體
10a‧‧‧第1高頻電源
10b‧‧‧第2高頻電源
11a‧‧‧第1匹配器
11b‧‧‧第2匹配器
12‧‧‧直流電源
15‧‧‧處理氣體供給源
15a、15b‧‧‧氣體供給配管
15c、15d‧‧‧質量流量控制器(MFC)
16‧‧‧噴淋頭
16a‧‧‧本體部
16b‧‧‧上部頂板
16c、16d‧‧‧氣體擴散室
16e‧‧‧氣體流通孔
16f‧‧‧氣體導入孔
16g、16h‧‧‧氣體導入口
30‧‧‧背面氣體供給配管
45‧‧‧絕緣性構件
51‧‧‧低通濾波器(LPF)
52‧‧‧可變直流電源
53‧‧‧開閉開關
60‧‧‧控制部
61‧‧‧製程控制器
62‧‧‧使用者介面
63‧‧‧記憶部
71‧‧‧排氣口
72‧‧‧排氣管
73‧‧‧排氣裝置
74‧‧‧送入送出口
75‧‧‧閘閥
76、77‧‧‧沉積物屏蔽
79‧‧‧導電性構件(GND區塊)
80‧‧‧環形磁石
100‧‧‧矽氧化物膜
V1、V2‧‧‧開閉閥
W‧‧‧半導體晶圓
【圖1】係顯示出適用於依本實施形態之電漿處理方法的電漿處理裝置之概略剖面圖；【圖2】係顯示依本實施形態之電漿處理裝置進行的電漿處理方法之 處理流程一例的流程圖；〔圖3〕圖3(1)、3(2)係用以對本實施形態中之成膜步驟一例進行說明的圖式；〔圖4〕係顯示出比較例1~3之處理結果的圖式；〔圖5〕係顯示出實施例1~3之處理結果的圖式；〔圖6〕係顯示出比較例1、4及5之處理結果的圖式；〔圖7〕係顯示出實施例1、4及5之處理結果的圖式；及〔圖8〕係顯示出比較例1、6及7、與實施例1、6及7之處理結果的圖式。
【實施發明之最佳形態】
以下，參照圖面，針對各種實施形態進行詳細說明。又，各圖面中，對於相同或相當的部分附加相同符號。
依本實施形態之電漿處理方法，於1個實施形態中包含：成膜步驟，一面將配置於腔室之內部的構件調整到比其他構件為低的溫度，一面利用不含氧之含矽氣體的電漿，對構件之表面形成矽氧化物膜；電漿處理步驟，已在構件表面形成矽氧化物膜後，利用處理氣體的電漿，對於已送入腔室之內部的被處理體進行電漿處理；及去除步驟，經過電漿處理的被處理體已送出至腔室外部後，利用含氟氣體的電漿，從構件表面去除矽氧化物膜。
又，依本實施形態之電漿處理方法，於1個實施形態中，構件包含有腔室內壁、及配置於腔室之內部的下部電極，其他構件包含有在腔室內部與下部電極對向的上部電極；且成膜步驟中，一面將腔室內壁及下部電極調整到比上部電極為低的溫度，一面對腔室內壁及下部電極之表面形成矽氧化物膜。
又，依本實施形態之電漿處理方法，於1個實施形態中，在成膜步驟 施加偏壓電壓。
又，依本實施形態之電漿處理方法，於1個實施形態中，含矽氣體包含有SiCl4及SiF4中之至少任一者。
又，依本實施形態之電漿處理方法，於1個實施形態中，含氟氣體包含有NF3、SF6及CF4中之至少任一者。
又，依本實施形態之電漿處理方法，於1個實施形態中，含矽氣體更包含稀有氣體。
又，依本實施形態之電漿處理方法，於1個實施形態中，稀有氣體為Ar或He。
依本實施形態之電漿處理裝置，於1個實施形態中具備：腔室，用以將被處理體進行電漿處理；排氣部，用以使腔室之內部減壓；氣體供給部，用以將處理氣體供給至腔室之內部；及控制部，用以執行下述步驟：步驟1，一面將配置於腔室之內部的構件調整到比其他構件為低的溫度，一面利用不含氧之含矽氣體的電漿，對構件之表面形成矽氧化物膜；步驟2，已在構件表面形成矽氧化物膜後，利用處理氣體的電漿，對於已送入腔室之內部的被處理體進行電漿處理；及步驟3，經過電漿處理的被處理體已送出至腔室外部後，利用含氟氣體的電漿，從構件表面去除矽氧化物膜。
圖1係顯示出適用於依本實施形態之電漿處理方法的電漿處理裝置之概略剖面圖。圖1所示之電漿處理裝置具有氣密性地構成且設定成電性接地電位的處理腔室1。該處理腔室1係設計成圓筒狀，且由例如表面形成有陽極氧化覆膜的鋁等所構成。在處理腔室1內，設有用來水平支撐被處理體亦即半導體晶圓W的載置台2。
載置台2之基材2a以導電性金屬例如鋁等所構成，載置台2具有作為 下部電極的功能。該載置台2藉由絕緣板3，而由導體之支撐台4所支撐。又，於載置台2之上方外周，設有以例如單晶矽所形成的對焦環5。而且，以圍繞住載置台2及支撐台4之周圍的方式，設有由例如石英等所構成之圓筒狀的內壁構件3a。
於載置台2之上方，以與載置台2平行對向的方式，換言之，以與載置台2所支撐之半導體晶圓W對向的方式，設置著具有作為上部電極之功能的噴淋頭16。噴淋頭16與載置台2發揮作為一對電極(上部電極與下部電極)的功能。於載置台2之基材2a，經由第1匹配器11a連接有第1高頻電源10a。又，於載置台2之基材2a，經由第2匹配器11b連接有第2高頻電源10b。第1高頻電源10a為電漿產生用者，從該第1高頻電源10a將既定頻率(例如100MHz)的高頻電力供給到載置台2之基材2a。又，第2高頻電源10b為離子導入用(偏壓用)者，從該第2高頻電源10b將較第1高頻電源10a低之既定頻率(例如13MHz)的高頻電力供給到載置台2之基材2a。
於載置台2之頂面，設有用以對半導體晶圓W進行靜電吸附的靜電吸盤6。該靜電吸盤6係在絕緣體6b之間夾設有電極6a而構成，電極6a連接有直流電源12；且構成為：藉由從直流電源12施加直流電壓到電極6a，以利用庫侖力來吸附住半導體晶圓W。
於載置台2之內部，形成有冷媒通道2b，冷媒通道2b連接有冷媒入口配管2c、冷媒出口配管2d。而且，藉由使GALDEN(註冊商標)等之冷媒在冷媒通道2b中進行循環，可將支撐台4及載置台2控制於既定之溫度。又，以貫通於載置台2等的方式，設有用來將氦氣體等之冷熱傳遞用氣體(背面氣體)供給至半導體晶圓W之背面側的背面氣體供給配管30，且該背面氣體供給配管30連接於未圖示的背面氣體供給源。藉由該等構成，可將在載置台2之頂面被靜電吸盤6所吸附固持的半導體晶圓W控制於既定之溫度。
上述之噴淋頭16設在處理腔室1的頂壁部分。噴淋頭16具備有本體部16a、及形成電極板的上部頂板16b，且藉由絕緣性構件45被支撐在處 理腔室1的上部。本體部16a由導電性材料，例如表面經陽極氧化處理的鋁所構成，且構成為能將上部頂板16b以可任意拆卸之方式支撐在其下部。上部頂板16b係以含矽物質形成，例如以石英形成。
於本體部16a之內部設有氣體擴散室16c、16d，並以位在該氣體擴散室16c、16d之下部的方式，於本體部16a之底部形成有多數個氣體流通孔16e。氣體擴散室係分割成設在中央部的氣體擴散室16c、及設在周緣部的氣體擴散室16d，可在中央部與周緣部兩者獨立地將處理氣體的供給狀態加以變更。
又，於上部頂板16b，氣體導入孔16f以在厚度方向上貫通於該上部頂板16b的方式，設置成與上述氣體流通孔16e重疊。藉由此種結構，供給至氣體擴散室16c、16d的處理氣體經由氣體流通孔16e及氣體導入孔16f，呈噴淋狀地被分散供給到處理腔室1內。又，於本體部16a等，設有未圖示的加熱器、或用以使冷煤循環之未圖示的配管等之溫度調整器，可於電漿蝕刻處理中，對噴淋頭16進行溫度控制，使其達到所希望之溫度。
於上述本體部16a，形成有用來將處理氣體往氣體擴散室16c、16d導入的兩個氣體導入口16g、16h。在該等氣體導入口16g、16h，連接有氣體供給配管15a、15b，在該氣體供給配管15a、15b的另一端，連接有用來供給蝕刻用處理氣體的處理氣體供給源15。處理氣體供給源15係氣體供給部的一例。於氣體供給配管15a，從上游側起依序設有質量流量控制器(MFC)15c及開閉閥V1。又，於氣體供給配管15b，從上游側起依序設有質量流量控制器(MFC)15d及開閉閥V2。
而且，從處理氣體供給源15，將用來進行電漿蝕刻的處理氣體藉由氣體供給配管15a、15b加以供給到氣體擴散室16c、16d，並從該氣體擴散室16c、16d，經由氣體流通孔16e及氣體導入孔16f，呈噴淋狀地分散供給到處理腔室1內。例如，從處理氣體供給源15，如後述般地供給不含氧之含矽氣體等，該不含氧之含矽氣體使用於：對於配置在處理腔室1內部之構 件的表面形成矽氧化物膜時。又，例如從處理氣體供給源15供給含有HBr/NF3的處理氣體等，該含有HBr/NF3的處理氣體使用於將被處理體進行電漿處理時。又，從處理氣體供給源15供給含氟氣體等，該含氟氣體使用於：從配置在處理腔室1內部之構件的表面去除矽氧化物膜時。至於由處理氣體供給源15所供給之氣體的細節，則如後述。
於上述作為上部電極的噴淋頭16，經由低通濾波器(LPF)51而電性連接有可變直流電源52。該可變直流電源52可利用開閉開關53來進行供電的開閉。可變直流電源52的電流電壓及開閉開關53的開閉係由後述的控制部60進行控制。又，如後述般，從第1高頻電源10a、第2高頻電源10b對於載置台2施加高頻電流以在處理空間產生電漿時，依所需而利用控制部60將開閉開關53打開，對於作為上部電極的噴淋頭16施加既定之直流電壓。
於處理腔室1之底部形成有排氣口71，該排氣口71藉由排氣管72而連接有排氣裝置73。排氣裝置73具有真空泵，藉由令該真空泵進行作動，可將處理腔室1內減壓到既定之真空度。排氣裝置73為排氣部的一例。另一方面，於處理腔室1之側壁設有半導體晶圓W的送入送出口74，在該送入送出口74設有用來開閉該送入送出口74的閘閥75。
圖中，76、77為設計成可任意拆卸式的沉積物屏蔽。沉積物屏蔽76係沿著處理腔室1之內壁面而設置，具有防止蝕刻副產物(沉積物)附著在處理腔室1的功能。以下，有時會將處理腔室1之內壁與沉積物屏蔽76兩者一併稱為「處理腔室1之內壁」。又，沉積物屏蔽77則設置成覆蓋住作為下部電極之載置台2、內壁構件3a及支撐台4的外周面。以下，有時會將載置台2、內壁構件3a、支撐台4以及沉積物屏蔽77一併稱為「下部電極」。又，在沉積物屏蔽76之與半導體晶圓W大致相同高度的位置，設有直流性地連接於地面的導電性構件(GND(接地)區塊)79，藉以防止異常放電。
又，於處理腔室1之周圍，呈同心圓狀地配置有環形磁石80。環形磁 石80對噴淋頭16與載置台2兩者之間的空間施加磁場。而且，環形磁石80係構成為可藉由未圖示的旋轉機構而任意旋轉。
上述構成的電漿蝕刻裝置係藉由控制部60，而總括地控制其動作。該控制部60設有：具備CPU(中央處理單元)以對電漿蝕刻裝置之各部進行控制的製程控制器61、使用者介面62及記憶部63。
使用者介面62係由下述兩者等所構成：鍵盤，製程管制者進行指令之輸入操作以管理電漿蝕刻裝置；及顯示器，將電漿蝕刻裝置之運轉狀況以視覺化方式顯示。
記憶部63存放有配方，該配方儲存有：用來在製程控制器61之控制下，將利用電漿蝕刻裝置執行之各種處理予以實現的控制程式(軟體)、或處理條件資料等。而且，依所需，於來自使用者介面62的指示等之下，從記憶部63叫出任意的配方，而令製程控制器61執行。藉此，於製程控制器61的控制下，以電漿蝕刻裝置進行所希望之處理。又，控制程式或處理條件資料等之配方也可利用存放於電腦可讀取之電腦記憶媒體(例如硬碟、CD(光碟)、軟碟、半導體記憶體等)等的狀態者，或者藉由例如專用線路從其他裝置隨時傳送，而直接連線利用。
例如，控制部60對電漿處理裝置之各部進行控制，俾於進行後述的電漿處理方法。舉個詳細例子，控制部60一面將配置在處理腔室1之內部的構件調整到比其他構件為低的溫度，一面利用不含氧之含矽氣體的電漿，對構件之表面形成矽氧化物膜。其後，控制部60係在已形成矽氧化物膜後，利用處理氣體的電漿，對於已送入處理腔室1之內部的被處理體進行電漿處理。然後，控制部60係於經過電漿處理之被處理體已送出至處理腔室1的外部後，利用含氟氣體的電漿，從構件表面去除矽氧化物膜。在此，配置在處理腔室1之內部的構件包含：例如處理腔室1之內壁、處理腔室1之內部所配置的下部電極亦即載置台2、內壁構件3a、支撐台4以及沉積物屏蔽77。對於配置在處理腔室1之內部的構件，以下有時會將其稱為「腔 室內構件」。又，其他構件則包含有在處理腔室1之內部與下部電極對向的上部電極，亦即噴淋頭16。另外，被處理體為例如半導體晶圓W。
接著，針對於依本實施形態之電漿處理裝置進行的電漿處理方法進行說明。圖2係顯示依本實施形態之電漿處理裝置進行的電漿處理方法之處理流程一例的流程圖。
如圖2所示，電漿處理裝置一面將腔室內構件調整到比其他構件為低的溫度，一面進行成膜步驟，亦即利用不含氧之含矽氣體的電漿，對腔室內構件之表面形成矽氧化物膜(步驟S101)。腔室內構件包含：例如處理腔室1之內壁、處理腔室1之內部所配置的下部電極亦即載置台2、內壁構件3a、支撐台4以及沉積物屏蔽77。又，其他構件則包含有在處理腔室1之內部與下部電極對向的上部電極，亦即噴淋頭16。又，不含氧之含矽氣體包含有例如SiCl4及SiF4中之至少任一者。而且，不含氧之含矽氣體較佳係更包含稀有氣體。又，稀有氣體為例如Ar或He。
圖3係用以對本實施形態中之成膜步驟一例進行說明的圖式。圖3中，顯示出在處理腔室1之內部所配置的載置台2形成矽氧化物膜的例子。電漿處理裝置之控制部60從處理氣體供給源15將不含氧之含矽氣體供給到處理腔室1之內部，並從第1高頻電源10a往處理腔室1內部施加電漿產生用的高頻電力，以產生不含氧之含矽氣體的電漿。此時，控制部60不從第2高頻電源10b施加離子導入用的高頻電力。亦即，如圖3(1)所示，控制部60在產生不含氧之含矽氣體的電漿時，藉由使冷媒在冷媒通道2b進行循環，而將下部電極亦即載置台2調整到比上部電極亦即噴淋頭16為低的溫度。而且，控制部60將例如SiCl4/He供給到處理腔室1內，作為不含氧之含矽氣體。
其結果，如圖3(1)所示，電漿中之自由基被引導往相對較低溫度的載置台2，且自由基彼此於載置台2上進行反應。例如，圖3(1)所示之例子中，Si自由基、與從處理腔室1內之含有矽氧化物的構件所放出之氧自由基兩 者被引導往較噴淋頭16低溫的載置台2，且於載置台2上，Si自由基與氧自由基兩者的反應得以促進。如此一來，如圖3(2)所示，在下部電極亦即載置台2之表面形成矽氧化物膜100。作為處理腔室1內之含有矽氧化物的構件，為例如上部頂板16b或內壁構件3a，該等構件係由石英等所構成。藉此，能夠一面抑制住Si自由基與氧自由基兩者在處理腔室1內之空間中的反應，一面促進Si自由基與氧自由基兩者在處理腔室1內之載置台2上的反應。其結果，乃能依處理腔室1內之構件的溫度，而對於構件上之膜的膜厚進行控制。而且，藉由在將被處理體進行電漿處理前進行成膜步驟，可提高處理腔室1內之構件的電漿耐受性，避免構件損耗或汙染物從構件飛散。
又，圖3中，顯示有在下部電極亦即載置台2形成矽氧化物膜的例子，但是於設在載置台2之附近的支撐台4、內壁構件3a及沉積物屏蔽77，同樣可形成矽氧化物膜。亦即，可在較上部電極亦即噴淋頭16低溫的處理腔室1內之構件形成矽氧化物膜。
回到圖2的說明。接著，電漿處理裝置進行電漿處理步驟，亦即利用處理氣體的電漿，對於已送入處理腔室1之內部的被處理體進行電漿處理(步驟S102)。被處理體為例如堆疊有矽氧化物膜的半導體晶圓W。又，處理氣體為例如HBr/NF3。
舉出更詳細一例進行說明。電漿處理裝置的控制部60從送入送出口74及閘閥75將被處理體送入到處理腔室1之內部，並將所送入的被處理體載置到靜電吸盤6上。然後，控制部60從處理氣體供給源15將處理氣體供給到處理腔室1內部，從第1高頻電源10a施加電漿產生用的高頻電力，並且從第2高頻電源10b施加離子導入用的高頻電力。其結果，會將被處理體加以進行電漿處理。
然後，電漿處理裝置係於被處理體已送出至處理腔室1的外部後，進行去除步驟，亦即利用含氟氣體的電漿，從腔室內構件之表面去除矽氧化 物膜(步驟S103)。含氟氣體包含有例如NF3、SF6及CF4中之至少任一者。
舉出更詳細一例進行說明。電漿處理裝置的控制部60從送入送出口74及閘閥75將被處理體往處理腔室1之外部送出。然後，控制部60從處理氣體供給源15將含氟氣體供給到處理腔室1內部，並從第1高頻電源10a施加電漿產生用的高頻電力。此時，控制部60不從第2高頻電源10b施加離子導入用的高頻電力。其結果，會從處理腔室1內之構件表面去除矽氧化物。
如上所述，依本實施形態，在將被處理體進行電漿處理前，一面將處理腔室1之內部所配置的下部電極加以調整到比上部電極為低的溫度，一面利用不含氧之含矽氣體的電漿，對下部電極之表面形成矽氧化物膜。因此，依本實施形態，可一面抑制住Si自由基與氧自由基兩者在處理腔室1內之空間中的反應，一面促進Si自由基與氧自由基兩者在處理腔室1內之構件上的反應。其結果，相較於使用含氧之含矽氣體來形成矽氧化物膜的方法，可使得因應於處理腔室1內之構件溫度的膜厚控制性提高。而且，藉由在將被處理體進行電漿處理前進行成膜步驟，可提高處理腔室1內之構件的電漿耐受性，避免構件損耗或汙染物從構件飛散。
又，依本實施形態，於經過電漿處理之被處理體已送出至處理腔室1的外部後，利用含氟氣體的電漿，從處理腔室1內之下部電極的表面去除矽氧化物膜。其結果，乃能將處理腔室1內之構件表面進行潔淨化。
又，依本實施形態，不含氧之含矽氣體包含有SiCl4及SiF4中之至少任一者。其結果，乃能依處理腔室1內之構件的溫度，而將構件上之膜的膜厚加以高精度地進行控制。
又，依本實施形態，含氟氣體包含有NF3、SF6及CF4中之至少任一者。其結果，乃能將處理腔室1內之構件表面加以更有效率地進行潔淨化。
又，依本實施形態，不含氧之含矽氣體更包含稀有氣體。其結果，乃能依處理腔室1內之構件的溫度，而將構件上之膜的膜厚加以更高精度地進行控制。
又，依本實施形態，稀有氣體為Ar或He。其結果，乃能依處理腔室1內之構件的溫度，而將構件上之膜的膜厚加以更高精度地進行控制。
(其他實施形態)
以上，已針對於依本實施形態之電漿處理方法及電漿處理裝置進行說明，但是實施形態並不限定於此。以下，針對其他實施形態進行說明。
(偏壓電壓)
例如，也可於成膜步驟中施加偏壓電壓。亦即，控制部60於成膜步驟中，從處理氣體供給源15將不含氧之含矽氣體供給到處理腔室1內部，並從第1高頻電源10a往處理腔室1內部施加電漿產生用的高頻電力，以產生不含氧之含矽氣體的電漿。此時，控制部60藉由從第2高頻電源10b往載置台2施加離子導入用的高頻電力，以對於載置台2施加偏壓電壓。如此一來，電漿中之離子會往載置台2進行導入。其結果，相較於不施加偏壓電壓的方法，能夠將構件上之膜的膜厚控制得更緻密。
又，本實施形態中，已針對下述例子進行說明：在成膜步驟中，藉由使冷媒在冷媒通道2b進行循環，而將下部電極亦即載置台2調整到比上部電極亦即噴淋頭16為低的溫度。但是，並不限定於此。例如，成膜步驟中，也可設法將上部電極亦即噴淋頭16調整到比下部電極或處理腔室1之內壁為高的溫度。亦即，只要比起不作為成膜對象之上部電極等之構件的溫度，作為成膜對象之下部電極等之構件的溫度相對地變低即可。於此情形，控制部60使用加熱器等之溫度調整器來對上部電極亦即噴淋頭16進行加熱，藉以將噴淋頭16調整到比載置台2為高的溫度。而且，控制部60將例如SiCl4/He供給到處理腔室1內，作為不含氧之含矽氣體。其結果，電漿中之自由基被引導往相對較低溫度的載置台2，且自由基彼此於載置台 2上進行反應。如此一來，會於下部電極亦即載置台2之表面形成矽氧化物膜。藉此，可一面抑制住Si自由基與氧自由基兩者在處理腔室1內之空間中的反應，一面促進Si自由基與氧自由基兩者在處理腔室1內之構件上的反應。其結果，相較於使用含氧之含矽氣體來形成矽氧化物膜的方法，可使得因應於處理腔室1內之構件溫度的膜厚控制性提高。
(實施例)
以下，針對於揭示之電漿處理方法，舉出實施例以進行更詳細的說明。然而，揭示之電漿處理方法並不限定於下述實施例。
(比較例1)
比較例1中，已依序進行：成膜步驟，於腔室內之構件表面形成矽氧化物膜；電漿處理步驟，將被處理體進行電漿處理；及去除步驟，從腔室內之構件表面去除矽氧化物膜。又，成膜步驟、電漿處理步驟及去除步驟已分別採用以下的條件進行。
(成膜步驟)
處理氣體：SiCl4/He/O2=25/100/250sccm
壓力：1.3Pa(10mTorr)
磁通密度：454G
來自第1高頻電源之高頻電力：500W
來自第2高頻電源之高頻電力：0W
溫度(上部電極/處理腔室之內壁/下部電極)：40/70/20℃
時間：60秒
又，成膜步驟中，已對於下部電極表面上所成膜之矽氧化物膜的膜厚進行測定。膜厚之測定中，並非直接針對下部電極表面上之矽氧化物膜進行測定，而於載置台2之靜電吸盤6上設置Si基板，針對Si基板表面上所成膜之矽氧化物膜的膜厚進行測定，作為下部電極表面上之矽氧化物膜的膜厚。
(電漿處理步驟)
處理氣體：HBr/NF3=350/100sccm
壓力：13Pa(100mTorr)
磁通密度：454G
來自第1高頻電源之高頻電力：900W
來自第2高頻電源之高頻電力：1200W
溫度(上部電極/處理腔室之內壁/下部電極)：80/70/40℃
時間：60秒
(去除步驟)
處理氣體：NF3=300sccm
壓力：27Pa(200mTorr)
磁通密度：454G
來自第1高頻電源之高頻電力：750W
來自第2高頻電源之高頻電力：0W
溫度(上部電極/處理腔室之內壁/下部電極)：80/70/40℃
時間：120秒
(比較例2)
比較例2中，成膜步驟中之溫度已採用以下的條件，其他條件則與比較例1相同。
溫度(上部電極/處理腔室之內壁/下部電極)：80/70/40℃
(比較例3)
比較例3中，成膜步驟中之溫度已採用以下的條件，其他條件則與比較例1相同。
溫度(上部電極/處理腔室之內壁/下部電極)：80/70/60℃
(實施例1)
實施例1中，已依序進行：成膜步驟，於腔室內之構件表面形成矽氧化物膜；電漿處理步驟，將被處理體進行電漿處理；及去除步驟，從腔室內之構件表面去除矽氧化物膜。又，電漿處理步驟及去除步驟已採用與比較例1相同的條件進行，成膜步驟則已採用以下的條件進行。
(成膜步驟)
處理氣體：SiCl4/He=25/100sccm
壓力：1.3Pa(10mTorr)
磁通密度：454G
來自第1高頻電源之高頻電力：500W
來自第2高頻電源之高頻電力：0W
溫度(上部電極/處理腔室之內壁/下部電極)：40/70/20℃
時間：60秒
又，成膜步驟中，已對於下部電極表面上所成膜之矽氧化物膜的膜厚進行測定。膜厚之測定中，並非直接針對下部電極表面上之矽氧化物膜進行測定，而於載置台2之靜電吸盤6上設置Si基板，針對Si基板表面上所成膜之矽氧化物膜的膜厚進行測定，作為下部電極表面上之矽氧化物膜的膜厚。
(實施例2)
實施例2中，成膜步驟中之溫度已採用以下的條件，其他條件則與實施例1相同。
溫度(上部電極/處理腔室之內壁/下部電極)：80/70/40℃
(實施例3)
實施例3中，成膜步驟中之溫度已採用以下的條件，其他條件則與實施例1相同。
溫度(上部電極/處理腔室之內壁/下部電極)：80/70/60℃
圖4係顯示出比較例1~3之處理結果的圖式，圖5係顯示出實施例1~3之處理結果的圖式。圖4及圖5中，「下部溫度20deg.C」表示：已於下部電極20℃下進行用以形成矽氧化物膜之成膜步驟後的Si基板。「下部溫度40deg.C」表示：已於下部電極40℃下進行用以形成矽氧化物膜之成膜步驟後的Si基板。「下部溫度60deg.C」表示：已於下部電極60℃下進行用以形成矽氧化物膜之成膜步驟後的Si基板。
圖4及圖5中，所謂的「剖面」係將Si基板剖面放大而得之照片的描 圖。又，圖4及圖5中已一併顯示出Si基板上所成膜之矽氧化物膜的膜厚。
如圖4所示，使用SiCl4/He/O2的比較例1~3中，Si基板上所成膜之矽氧化物膜的膜厚並不取決於下部電極溫度，而大致一定。相對於此，如圖5所示，使用SiCl4/He的實施例1~3中，下部電極溫度越下降，Si基板上所成膜之矽氧化物膜的膜厚越增加。換言之，使用SiCl4/He的實施例1~3中，越將下部電極溫度調整成相對於固定值亦即上部電極溫度較低，Si基板上所成膜之矽氧化物膜的膜厚越增加。
如上述，從比較例1~3與實施例1~3的比較可知，實施例1~3中，相較於使用含氧之含矽氣體以形成矽氧化物膜的方法，藉由使用不含氧之含矽氣體以形成矽氧化物膜，已可使得構件上之膜的膜厚因應於溫度的可控制性提高。
(比較例4)
比較例4中，成膜步驟中之溫度已採用以下的條件，其他條件則與比較例1相同。
溫度(上部電極/處理腔室之內壁/下部電極)：60/70/20℃
(比較例5)
比較例5中，成膜步驟中之溫度已採用以下的條件，其他條件則與比較例1相同。
溫度(上部電極/處理腔室之內壁/下部電極)：80/70/20℃
(實施例4)
實施例4中，成膜步驟中之溫度已採用以下的條件，其他條件則與實施例1相同。
溫度(上部電極/處理腔室之內壁/下部電極)：60/70/20℃
(實施例5)
實施例5中，成膜步驟中之溫度已採用以下的條件，其他條件則與實施 例1相同。
溫度(上部電極/處理腔室之內壁/下部電極)：80/70/20℃
圖6係顯示出比較例1、4及5之處理結果的圖式，圖7係顯示出實施例1、4及5之處理結果的圖式。圖6及圖7中，「上部溫度40deg.C」表示：已於上部電極40℃下進行用以形成矽氧化物膜之成膜步驟後的Si基板。「上部溫度60deg.C」表示：已於上部電極60℃下進行用以形成矽氧化物膜之成膜步驟後的Si基板。「上部溫度80deg.C」表示：已於上部電極80℃下進行用以形成矽氧化物膜之成膜步驟後的Si基板。
圖6及圖7中，所謂的「剖面」係將Si基板剖面放大而得之照片的描圖。又，圖6及圖7中已一併顯示出Si基板上所成膜之矽氧化物膜的膜厚。
如圖6所示，使用SiCl4/He/O2的比較例1、4及5中，Si基板上所成膜之矽氧化物膜的膜厚並不取決於上部電極溫度，而大致一定。相對於此，如圖7所示，使用SiCl4/He的實施例1、4及5中，上部電極溫度越升高，Si基板上所成膜之矽氧化物膜的膜厚越增加。換言之，使用SiCl4/He的實施例1、4及5中，越將上部電極溫度調整成相對於固定值亦即下部電極溫度較高，Si基板上所成膜之矽氧化物膜的膜厚越增加。
如上述，從比較例1、4及5與實施例1、4及5的比較可知，實施例1、4及5中，相較於使用含氧之含矽氣體以形成矽氧化物膜的方法，藉由使用不含氧之含矽氣體以形成矽氧化物膜，已可使得構件上之膜的膜厚因應於溫度的可控制性提高。
(比較例6)
比較例6中，成膜步驟中之高頻電力已採用以下的條件，其他條件則與比較例1相同。
來自第1高頻電源之高頻電力：500W
來自第2高頻電源之高頻電力：500W
(比較例7)
比較例7中，成膜步驟中之高頻電力已採用以下的條件，其他條件則與比較例1相同。
來自第1高頻電源之高頻電力：500W
來自第2高頻電源之高頻電力：1000W
(實施例6)
實施例6中，成膜步驟中之高頻電力已採用以下的條件，其他條件則與實施例1相同。
來自第1高頻電源之高頻電力：500W
來自第2高頻電源之高頻電力：500W
(實施例7)
實施例7中，成膜步驟中之高頻電力已採用以下的條件，其他條件則與實施例1相同。
來自第1高頻電源之高頻電力：500W
來自第2高頻電源之高頻電力：1000W
圖8係顯示出比較例1、6及7、與實施例1、6及7之處理結果的圖式。圖8中，橫軸表示來自第2高頻電源之高頻電力[W]，縱軸表示Si基板上所成膜之矽氧化物膜的膜厚[nm]。
如圖8所示，使用SiCl4/He/O2的比較例1、6及7中，Si基板上所成膜之矽氧化物膜的膜厚並不取決於來自第2高頻電源之高頻電力，亦即不取決於偏壓電壓，而大致一定。相對於此，使用SiCl4/He的實施例1、6及7中，偏壓電壓越加大，Si基板上所成膜之矽氧化物膜的膜厚越減少。
如上述，從比較例1、6及7與實施例1、6及7的比較可知，實施例1、6及7中，相較於不施加偏壓電壓的方法，藉由一面施加偏壓電壓，一面形 成矽氧化物膜，已能夠將構件上之膜的膜厚控制得更緻密。此可認為係由於：使用不含氧之含矽氣體以形成矽氧化物膜的實施例中，在處理腔室1內之構件上的Si自由基與氧自由基進行反應的過程，離子(例如He離子)碰撞到耐濺鍍性較低之反應產物，而妨礙了矽氧化物膜的成膜。
S101~S103‧‧‧步驟

Claims (7)

  1. 一種電漿處理方法，其特徵在於包含：成膜步驟，一面將腔室之內壁、及配置於該腔室之內部的下部電極調整到比配置在該腔室內部而與該下部電極對向的上部電極為低的溫度，一面利用不含氧氣之含矽氣體的電漿，於該腔室內壁及該下部電極之表面形成矽氧化物膜；電漿處理步驟，在該腔室內壁及該下部電極之表面形成該矽氧化物膜後，利用處理氣體的電漿，對於已送入該腔室之內部的被處理體進行電漿處理；及去除步驟，在經過電漿處理的該被處理體已送出至該腔室的外部後，利用含氟氣體的電漿，從該腔室內壁及該下部電極之表面去除該矽氧化物膜。
  2. 如申請專利範圍第1項之電漿處理方法，其中，於該成膜步驟施加偏壓電壓。
  3. 如申請專利範圍第1項之電漿處理方法，其中，該含矽氣體包含有SiCl4及SiF4中之至少任一者。
  4. 如申請專利範圍第1項之電漿處理方法，其中，該含氟氣體包含有NF3、SF6及CF4中之至少任一者。
  5. 如申請專利範圍第1項之電漿處理方法，其中，該含矽氣體更包含稀有氣體。
  6. 如申請專利範圍第5項之電漿處理方法，其中，該稀有氣體為Ar或He。
  7. 一種電漿處理裝置，其特徵在於具備：腔室，用以將被處理體進行電漿處理；排氣部，用以使該腔室之內部減壓；氣體供給部，用以將處理氣體供給至該腔室內部；及控制部，用以執行下述步驟：步驟1，一面將該腔室之內壁、及配置於該腔室內部的下部電極調整到比配置在該腔室內部而與該下部電極對向的上部電極為低的溫度，一面利用不含氧氣之含矽氣體的電漿，於該腔室內壁及該下部電極之表面形成矽氧化物膜；步驟2，在該腔室內壁及該下部電極之表面形成該矽氧化物膜後，利用處理氣體的電漿，對於已送入該腔室內部的該被處理體進行電漿處理；及步驟3，經過電漿處理的該被處理 體已送出至該腔室的外部後，利用含氟氣體的電漿，從該腔室內壁及該下部電極之表面去除該矽氧化物膜。
TW103101296A 2013-01-15 2014-01-14 電漿處理方法及電漿處理裝置 TWI607484B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013004698A JP5956933B2 (ja) 2013-01-15 2013-01-15 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
TW201447962A TW201447962A (zh) 2014-12-16
TWI607484B true TWI607484B (zh) 2017-12-01

Family

ID=51146467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101296A TWI607484B (zh) 2013-01-15 2014-01-14 電漿處理方法及電漿處理裝置

Country Status (5)

Country Link
US (1) US9087676B2 (zh)
JP (1) JP5956933B2 (zh)
KR (1) KR102094833B1 (zh)
CN (1) CN103928285B (zh)
TW (1) TWI607484B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6328524B2 (ja) * 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
JP6537473B2 (ja) * 2015-10-06 2019-07-03 東京エレクトロン株式会社 被処理体を処理する方法
JP6723659B2 (ja) * 2017-01-12 2020-07-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7089881B2 (ja) 2018-01-10 2022-06-23 東京エレクトロン株式会社 成膜方法
JP7055031B2 (ja) * 2018-02-16 2022-04-15 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理装置
WO2020101838A1 (en) 2018-11-16 2020-05-22 Mattson Technology, Inc. Chamber seasoning to improve etch uniformity by reducing chemistry
JP7220626B2 (ja) 2019-06-18 2023-02-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2021038452A (ja) * 2019-09-05 2021-03-11 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
CN111793791B (zh) * 2020-07-06 2024-10-29 山东大学 一种柔性类氧化硅薄膜生长装置
CN111893461B (zh) * 2020-07-06 2021-09-24 山东大学 一种类氧化硅柔性薄膜的生长方法
KR20220028445A (ko) 2020-08-28 2022-03-08 삼성전자주식회사 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0648858A1 (en) * 1993-10-15 1995-04-19 Applied Materials, Inc. Methods of coating plasma etch chambers and apparatus for plasma etching workpieces
JP3801366B2 (ja) * 1998-09-17 2006-07-26 株式会社日立製作所 プラズマエッチング処理装置のクリーニング方法
US20080035170A1 (en) * 2006-08-11 2008-02-14 Samsung Electronics Co., Ltd. Cleaning apparatus for cleaning a chamber used in manufacturing a semiconductor device and method of cleaning a chamber by using the same
TW200947547A (en) * 2008-02-07 2009-11-16 Tokyo Electron Ltd Plasma etching method, plasma etching apparatus, and storage medium
TW201222662A (en) * 2010-10-15 2012-06-01 Applied Materials Inc Method and apparatus for reducing particle defects in plasma etch chambers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828348B2 (ja) * 1991-02-07 1996-03-21 ヤマハ株式会社 ドライエッチング方法
JP3257328B2 (ja) * 1995-03-16 2002-02-18 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JP3067576B2 (ja) * 1995-03-17 2000-07-17 株式会社日立製作所 プラズマエッチング方法
TW473857B (en) * 1996-04-26 2002-01-21 Hitachi Ltd Method of manufacturing semiconductor device
US6379575B1 (en) * 1997-10-21 2002-04-30 Applied Materials, Inc. Treatment of etching chambers using activated cleaning gas
JP2002110642A (ja) * 2000-09-27 2002-04-12 Sharp Corp プラズマ処理方法
JP3993493B2 (ja) * 2002-09-09 2007-10-17 株式会社日立製作所 プラズマエッチング装置
US7316785B2 (en) 2004-06-30 2008-01-08 Lam Research Corporation Methods and apparatus for the optimization of etch resistance in a plasma processing system
JP2008244292A (ja) * 2007-03-28 2008-10-09 Hitachi High-Technologies Corp プラズマ処理装置の処理性能安定化方法
EP2485244A4 (en) 2009-09-28 2014-07-30 Nikon Corp PRESSURE APPLICATION MODULE, PRINT APPLICATION DEVICE AND SUBSTRATE BINDING DEVICE
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP5450187B2 (ja) * 2010-03-16 2014-03-26 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0648858A1 (en) * 1993-10-15 1995-04-19 Applied Materials, Inc. Methods of coating plasma etch chambers and apparatus for plasma etching workpieces
JP3801366B2 (ja) * 1998-09-17 2006-07-26 株式会社日立製作所 プラズマエッチング処理装置のクリーニング方法
US20080035170A1 (en) * 2006-08-11 2008-02-14 Samsung Electronics Co., Ltd. Cleaning apparatus for cleaning a chamber used in manufacturing a semiconductor device and method of cleaning a chamber by using the same
TW200947547A (en) * 2008-02-07 2009-11-16 Tokyo Electron Ltd Plasma etching method, plasma etching apparatus, and storage medium
TW201222662A (en) * 2010-10-15 2012-06-01 Applied Materials Inc Method and apparatus for reducing particle defects in plasma etch chambers

Also Published As

Publication number Publication date
US9087676B2 (en) 2015-07-21
KR20140092257A (ko) 2014-07-23
CN103928285A (zh) 2014-07-16
TW201447962A (zh) 2014-12-16
JP2014138027A (ja) 2014-07-28
JP5956933B2 (ja) 2016-07-27
US20140197135A1 (en) 2014-07-17
CN103928285B (zh) 2016-08-17
KR102094833B1 (ko) 2020-03-30

Similar Documents

Publication Publication Date Title
TWI607484B (zh) 電漿處理方法及電漿處理裝置
KR102342711B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR102340222B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TWI553729B (zh) Plasma processing method
KR102441116B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI633599B (zh) Etching method and etching device
KR101853167B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP5982206B2 (ja) 下部電極、及びプラズマ処理装置
TW201535511A (zh) 電漿處理裝置