KR101853167B1 - 플라즈마 에칭 방법 및 플라즈마 에칭 장치 - Google Patents

플라즈마 에칭 방법 및 플라즈마 에칭 장치 Download PDF

Info

Publication number
KR101853167B1
KR101853167B1 KR1020150062914A KR20150062914A KR101853167B1 KR 101853167 B1 KR101853167 B1 KR 101853167B1 KR 1020150062914 A KR1020150062914 A KR 1020150062914A KR 20150062914 A KR20150062914 A KR 20150062914A KR 101853167 B1 KR101853167 B1 KR 101853167B1
Authority
KR
South Korea
Prior art keywords
gas
plasma
photoresist
etching
processed
Prior art date
Application number
KR1020150062914A
Other languages
English (en)
Other versions
KR20150131967A (ko
Inventor
도루 히사마츠
마사노부 혼다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150131967A publication Critical patent/KR20150131967A/ko
Application granted granted Critical
Publication of KR101853167B1 publication Critical patent/KR101853167B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Inorganic Chemistry (AREA)

Abstract

에칭에 의해 형성되는 라인의 거칠기를 억제하고, 또한, 에칭 후에 잔존하는 포토레지스트의 높이를 유지하는 것.
플라즈마 에칭 방법은, 퇴적 공정과, 에칭 공정을 포함한다. 퇴적 공정은, 하지층과, 미리정해진 패턴을 갖는 포토레지스트가 순서대로 적층된 피처리체의 포토레지스트에 대하여, 4염화규소 가스, 메탄 가스 및 수소 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 규소 및 탄소를 포함하는 보호층을 퇴적시킨다. 에칭 공정은, 보호층이 퇴적된 포토레지스트를 마스크로 하여, 제1 처리 가스와는 상이한 제2 처리 가스의 플라즈마에 의해 하지층을 에칭한다.

Description

플라즈마 에칭 방법 및 플라즈마 에칭 장치{PLASMA ETCHING METHOD AND PLASMA ETCHING APPARATUS}
본 발명의 여러가지의 측면 및 실시형태는 플라즈마 에칭 방법 및 플라즈마 에칭 장치에 관한 것이다.
종래, 플라즈마 에칭 장치는, 포토레지스트를 마스크로 하여 에칭을 행한다. 여기서, 플라즈마 에칭 장치에 의해 마스크로서 이용되는 포토레지스트의 특성을 향상시키기 위한 방법이 있다. 예컨대, 4염화규소 가스 및 메탄 가스 중 적어도 어느 한쪽의 플라즈마에 의해 포토레지스트에 실리콘 함유 퇴적물을 보호층으로서 퇴적시키는 방법이 있다.
특허문헌 1: 일본 특허 공표 제2010-516059호 공보 특허문헌 2: 국제 공개 제2014/024833호
그러나, 전술한 종래 기술에서는, 에칭에 의해 형성되는 라인의 거칠기를 억제하고, 또한, 에칭 후에 잔존하는 포토레지스트의 높이를 유지하는 것이 곤란하였다. 따라서, 라인의 거칠기와, 포토레지스트의 높이의 유지를 양립시키는 것이 요구되고 있었다.
본 발명의 일측면에 따른 플라즈마 에칭 방법은, 퇴적 공정과, 에칭 공정을 포함한다. 퇴적 공정은, 하지층과, 미리정해진 패턴을 갖는 포토레지스트가 순서대로 적층된 피처리체의 상기 포토레지스트에 대하여, 4염화규소 가스, 메탄 가스 및 수소 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 규소 및 탄소를 포함하는 보호층을 퇴적시킨다. 에칭 공정은, 상기 보호층이 퇴적된 상기 포토레지스트를 마스크로 하여, 상기 제1 처리 가스와는 상이한 제2 처리 가스의 플라즈마에 의해 상기 하지층을 에칭한다.
본 발명의 여러가지 측면 및 실시형태에 따르면, 에칭에 의해 형성되는 라인의 거칠기를 억제하고, 또한, 에칭 후에 잔존하는 포토레지스트의 높이를 유지할 수 있는 플라즈마 에칭 방법 및 플라즈마 에칭 장치가 실현된다.
도 1은 제1 실시형태에 따른 플라즈마 에칭 장치의 일례를 나타내는 단면도이다.
도 2는 제1 실시형태에 따른 플라즈마 에칭 장치의 챔버의 주위에 배치된 멀티폴(multi-pole) 자석을 모식적으로 나타내는 수평 단면도이다.
도 3은 제1 실시형태에 따른 플라즈마 에칭 장치의 세그멘트 자석의 회전 동작 및 그때의 자장의 변화를 설명하기 위한 도면이다.
도 4는 제1 실시형태에 있어서의 피처리체의 구조의 일례를 나타내는 단면도이다.
도 5는 제1 실시형태에 따른 플라즈마 에칭 방법의 흐름의 일례를 나타내는 도면이다.
도 6은 비교예 1 및 실시예 1∼2에 있어서의 처리 결과를 나타내는 도면이다.
도 7은 비교예 2 및 실시예 1, 3에 있어서의 처리 결과를 나타내는 도면이다.
도 8은 비교예 3, 4 및 실시예 1, 4에 있어서의 처리 결과를 나타내는 도면이다.
도 9는 비교예 3, 4 및 실시예 1, 4에 있어서의 처리 결과를 나타내는 도면이다.
도 10은 비교예 3, 4 및 실시예 1, 4에 있어서의 처리 결과를 나타내는 도면이다.
이하, 도면을 참조하여 여러가지 실시형태에 대해서 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
본 실시형태에 따른 플라즈마 에칭 방법은, 하나의 실시형태에 있어서, 하지층과, 미리정해진 패턴을 갖는 포토레지스트가 순서대로 적층된 피처리체의 포토레지스트에 대하여, 4염화규소 가스, 메탄 가스 및 수소 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 규소 및 탄소를 포함하는 보호층을 퇴적시키는 퇴적 공정과, 보호층이 퇴적된 포토레지스트를 마스크로 하여, 제1 처리 가스와는 상이한 제2 처리 가스의 플라즈마에 의해 하지층을 에칭하는 에칭 공정을 포함한다.
또한, 본 실시형태에 따른 플라즈마 에칭 방법은, 하나의 실시형태에 있어서, 상기 퇴적 공정은, 상기 피처리체에 대하여 바이어스 전압을 인가하지 않는다.
또한, 본 실시형태에 따른 플라즈마 에칭 방법은, 하나의 실시형태에 있어서, 상기 포토레지스트에 상기 보호층이 퇴적된 후에, 상기 피처리체와 대향하여 배치된, 실리콘을 포함하는 상부 전극에 음(負)의 직류 전압을 인가한 상태로, 수소 가스 및 불활성 가스를 포함하는 제3 처리 가스의 플라즈마에 의해 상기 보호층을 경화시키는 경화 공정을 더 포함하고, 상기 에칭 공정은, 경화된 상기 보호층이 퇴적된 상기 포토레지스트를 마스크로 하여, 상기 제2 처리 가스의 플라즈마에 의해 상기 하지층을 에칭한다.
또한, 본 실시형태에 따른 플라즈마 에칭 장치는, 하나의 실시형태에 있어서, 피처리체에 대하여 플라즈마 에칭 처리를 행하기 위한 챔버와, 챔버 내를 감압하기 위한 배기부와, 챔버 내에 처리 가스를 공급하기 위한 가스 공급부와, 하지층과, 미리정해진 패턴을 갖는 포토레지스트가 순서대로 적층된 피처리체의 포토레지스트에 대하여, 4염화규소 가스, 메탄 가스 및 수소 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 규소 및 탄소를 포함하는 보호층을 퇴적시키고, 보호층이 퇴적된 포토레지스트를 마스크로 하여, 제1 처리 가스와는 상이한 제2 처리 가스의 플라즈마에 의해 하지층을 에칭하는 각 공정을 실행하는 제어부를 구비하였다.
(제1 실시형태에 따른 플라즈마 에칭 장치)
도 1은 제1 실시형태에 따른 플라즈마 에칭 장치의 일례를 나타내는 단면도이다. 도 1에 나타내는 예에서는, 플라즈마 에칭 장치(100)로서, 평행 평판형 플라즈마 에칭 장치를 나타내었다. 도 1에 나타내는 바와 같이, 플라즈마 에칭 장치(100)는, 챔버(처리 용기)(1)를 갖는다. 챔버(처리 용기)(1)는, 기밀하게 구성되며, 소직경의 상부(1a)와 대직경의 하부(1b)로 이루어지는 계단식 원통형을 이루고, 벽부가 예컨대 알루미늄으로 형성된다.
챔버(1) 내에는, 피처리체가 되는 웨이퍼(W)를 수평으로 지지하는 지지 테이블(2)이 마련된다. 지지 테이블(2)은, 예컨대, 알루미늄으로 형성되어 있고, 절연판(3)을 통해 도체의 지지대(4)에 지지된다. 또한, 지지 테이블(2)의 상방의 외주에는, 예컨대, Si로 형성된 포커스 링(5)이 마련된다. 지지 테이블(2)과 지지대(4)는, 볼 나사(7)를 포함하는 볼 나사 기구에 의해 승강 가능하게 되어 있고, 지지대(4)의 하방의 구동 부분은, 스테인리스강(SUS)제의 벨로우즈(8)로 덮여져 있다. 벨로우즈(8)의 외측에는 벨로우즈 커버(9)가 마련되어 있다. 또한, 포커스 링(5)의 외측에는, 배플판(10)이 마련되어 있고, 배플판(10), 지지대(4), 벨로우즈(8)를 통하여 챔버(1)와 도통하고 있다. 챔버(1)는 접지되어 있다.
챔버(1)의 하부(1b)의 측벽에는, 배기 포트(11)가 형성되어 있고, 배기 포트(11)에는 배기계(12)가 접속되어 있다. 챔버(1)는, 배기계(12)의 진공 펌프를 작동시킴으로써 내부를 미리정해진 진공도까지 감압할 수 있게 되어 있다. 한편, 챔버(1)의 하부(1b)의 측벽 상측에는, 웨이퍼(W)의 반입출구를 개폐하는 게이트 밸브(13)가 마련되어 있다. 배기계(12)를 「감압부」라고도 칭한다.
지지 테이블(2)에는, 정합기(14)를 통해 플라즈마 형성용의 제1 고주파 전원(15)이 접속되어 있고, 제1 고주파 전원(15)으로부터 미리정해진 주파수의 고주파 전력이 지지 테이블(2)에 공급되도록 되어 있다. 지지 테이블(2)에 대향하여 그 상방에는, 후술하는 샤워 헤드(20)가 서로 평행하게 마련되어 있다. 샤워 헤드(20)는, 지지 테이블(2) 상의 웨이퍼(W)와 대향하여 배치되고, 플라즈마 생성 공간과 접하는 면, 즉 대향면을 형성한다. 샤워 헤드(20)는, 접지되어 있다. 지지 테이블(2) 및 샤워 헤드(20)는 한쌍의 전극으로서 기능한다. 이 때문에, 이하에서는 적절하게, 지지 테이블(2)을 「하부 전극」이라고도 칭하며, 샤워 헤드(20)를 「상부 전극」이라고도 칭한다.
샤워 헤드(20)에는, 로우 패스 필터(LPF)(41)를 통해 가변 직류 전원(42)이 전기적으로 접속되어 있다. 이 가변 직류 전원(42)은, 온·오프 스위치(43)에 의해 급전의 온·오프가 가능하게 되어 있다. 가변 직류 전원(42)의 전류·전압 및 온·오프 스위치(43)의 온·오프는, 후술하는 프로세스 컨트롤러(50)에 의해 제어되도록 되어 있다. 챔버(1) 내에 플라즈마가 발생할 때에는, 필요에 따라 프로세스 컨트롤러(50)에 의해 온·오프 스위치(43)가 온이 되어, 상부 전극으로서의 샤워 헤드(20)에 미리정해진 음의 직류 전압이 인가된다.
제1 고주파 전원(15)의 급전선에는, 정합기(25)를 통해 제2 고주파 전원(26)이 접속되어 있다. 제2 고주파 전원(26)은, 제1 고주파 전원(15)의 주파수보다 낮은 고주파 전력을 공급하여, 플라즈마 형성용의 고주파 전력에 중첩되도록 되어 있다.
지지 테이블(2)의 표면 상에는 웨이퍼(W)를 정전 흡착하여 유지하기 위한 정전 척(6)이 마련되어 있다. 정전 척(6)은 절연체(6b) 사이에 전극(6a)이 개재되어 구성되어 있고, 전극(6a)에는 직류 전원(16)이 접속되어 있다. 그리고 전극(6a)에 직류 전원(16)으로부터 전압이 인가됨으로써, 정전력, 예컨대 쿨롱력에 의해 웨이퍼(W)가 흡착된다.
지지 테이블(2)의 내부에는, 냉매실(17)이 마련되어 있으며, 냉매실(17)에는, 냉매가 냉매 도입관(17a)을 통해 도입되고 냉매 배출관(17b)으로부터 배출되어 순환하며, 그 냉열이 지지 테이블(2)을 통해 웨이퍼(W)에 대하여 전열되고, 이에 의해 웨이퍼(W)의 처리면이 원하는 온도로 제어된다.
또한, 챔버(1)가 배기계(12)에 의해 배기되어 진공으로 유지되고 있어도, 냉매실(17)에 순환되는 냉매에 의해 웨이퍼(W)를 유효하게 냉각 가능하도록, 냉각 가스가, 가스 도입 기구(18)에 의해 가스 공급 라인(19)을 통해 정전 척(6)의 표면과 웨이퍼(W)의 이면 사이에 도입된다. 이와 같이 냉각 가스를 도입함으로써, 냉매의 냉열이 웨이퍼(W)에 유효하게 전달되어, 웨이퍼(W)의 냉각 효율을 높게 할 수 있다. 냉각 가스로서는, 예컨대 He 등을 이용할 수 있다.
샤워 헤드(20)는, 챔버(1)의 천장벽 부분에 지지 테이블(2)에 대향하도록 마련되어 있다. 샤워 헤드(20)는, 실리콘 함유 물질로 형성되며, 예컨대, 실리콘으로 형성된다. 샤워 헤드(20)는, 하면에 다수의 가스 토출 구멍(22)이 마련되어 있고, 상부에 가스 도입부(20a)를 가지고 있다. 또한, 샤워 헤드(20)는, 내부에는 공간(21)이 형성되어 있다. 가스 도입부(20a)에는 가스 공급 배관(23a)이 접속되어 있고, 가스 공급 배관(23a)의 타단에는, 에칭 가스 및 희석 가스로 이루어지는 처리 가스를 공급하는 처리 가스 공급계(23)가 접속되어 있다. 처리 가스 공급계(23)를 「가스 공급부」라고도 칭한다.
이러한 처리 가스가, 처리 가스 공급계(23)로부터 가스 공급 배관(23a), 가스 도입부(20a)를 통해 샤워 헤드(20)의 공간(21)에 도달하여, 가스 토출 구멍(22)으로부터 토출된다.
챔버(1)의 상부(1a)의 주위에는, 동심형으로, 멀티폴 자석(24)이 배치되어 있고, 지지 테이블(2)과 샤워 헤드(20) 사이의 처리 공간의 주위에 자계를 형성하도록 되어 있다. 멀티폴 자석(24)은, 도시하지 않는 회전 기구에 의해 회전 가능하게 되어 있다.
도 2는 제1 실시형태에 따른 플라즈마 에칭 장치의 챔버의 주위에 배치된 멀티폴 자석을 모식적으로 나타내는 수평 단면도이다. 멀티폴 자석(24)은, 도 2의 수평 단면도에 나타내는 바와 같이, 영구 자석으로 이루어지는 복수의 세그멘트 자석(31)이 도시하지 않는 지지 부재에 의해 지지된 상태로 링형으로 배치되어 구성되어 있다. 이 예에서는, 16개의 세그멘트 자석(31)이 링형(동심 원형)으로 멀티폴 상태로 배치되어 있다. 즉, 멀티폴 자석(24)에 있어서는, 인접하는 복수의 세그멘트 자석(31)끼리의 자극의 방향이 서로 역방향이 되도록 배치되어 있고, 따라서, 자력선이 도시와 같이 인접하는 세그멘트 자석(31) 사이에 형성되며, 처리 공간의 주변부에만 예컨대 0.02 T∼0.2 T(200 Gauss∼2000 Gauss), 바람직하게는 0.03 T∼0.045 T(300 Gauss∼450 Gauss)의 자장이 형성되고, 웨이퍼 배치 부분은 실질적으로 무자장 상태가 된다. 이와 같이 자장 강도가 규정되는 것은, 자장이 지나치게 강하면 누설 자장의 원인이 되고, 지나치게 약하면 플라즈마 차폐 효과가 얻어지지 않게 되기 때문이다. 단, 적정한 자장 강도는 장치 구조 등에도 의존하기 때문에, 그 범위는 장치에 따라 상이한 것이다. 또한, 웨이퍼 배치 부분에 있어서의 실질적으로 무자장 상태란, 완전히 자장이 존재하지 않는 경우뿐만 아니라, 웨이퍼 배치 부분에 에칭 처리에 영향을 부여하는 자장이 형성되지 않고, 실질적으로 웨이퍼 처리에 영향을 부여하지 않는 자장이 존재하는 경우도 포함한다. 또한, 도 2는 도 1의 장치의 챔버의 주위에 배치된 멀티폴 자석(24)을 모식적으로 나타내는 수평 단면도이다.
도 2에 나타내는 상태에서는, 웨이퍼 주변부에 예컨대 자속 밀도 420 μT(4.2 Gauss) 이하의 자장이 인가되어 있고, 이에 의해 플라즈마를 차폐하는 기능이 발휘된다.
도 3은 제1 실시형태에 따른 플라즈마 에칭 장치의 세그멘트 자석의 회전 동작 및 그때의 자장의 변화를 설명하기 위한 도면이다. 각 세그멘트 자석(31)은, 도시하지 않는 세그멘트 자석 회전 기구에 의해 수직 방향의 축을 중심으로 회전 가능하게 구성되어 있다. 도 2 및 도 3의 (a)에 나타내는 바와 같이, 각 세그멘트 자석(31)의 자극이 챔버(1)측을 향한 상태로부터, 예컨대, 도 3의 (b), 도 3의 (c)와 인접하는 세그멘트 자석(31)이 동기하여 역방향으로 회전한다. 따라서, 세그멘트 자석(31)은 하나 걸러 같은 방향으로 회전한다. 또한, 도 3의 (b)는 세그멘트 자석(31)이 45도 회전한 상태를 나타내고 있으며, 도 3의 (c)는 세그멘트 자석(31)이 90도 회전한 상태를 나타내고 있다. 세그멘트 자석(31)을 이와 같이 회전시킴으로써, 실질적으로 멀티폴 자장이 형성되는 상태와 멀티폴 자장이 형성되지 않는 상태 사이에서 전환 가능하게 되어 있다. 에칭하는 막의 종류에 따라서는, 멀티폴 자장이 유효하게 작용하는 경우와, 작용하지 않는 경우가 있기 때문에, 이와 같이 멀티폴 자장을 형성한 상태와 형성하지 않는 상태를 전환 가능하게 함으로써, 막에 따라 적절한 에칭 조건을 선택할 수 있다.
또한, 플라즈마 에칭 장치(100)의 각 구성부는, CPU를 구비한 프로세스 컨트롤러(50)에 접속되어 제어되는 구성으로 되어 있다. 프로세스 컨트롤러(50)에는, 공정 관리자가 플라즈마 에칭 장치(100)를 관리하기 위한 커맨드의 입력 조작 등을 행하는 키보드나, 플라즈마 에칭 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(51)가 접속되어 있다.
또한, 프로세스 컨트롤러(50)에는, 플라즈마 에칭 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(50)의 제어로 실현하기 위한 제어 프로그램이나 처리 조건 데이터 등이 기록된 레시피가 저장된 기억부(52)가 접속되어 있다.
또한, 사용자 인터페이스(51)로부터의 지시 등으로 임의의 레시피가 기억부(52)로부터 호출되고, 프로세스 컨트롤러(50)가 실행함으로써, 프로세스 컨트롤러(50)의 제어 하에서, 플라즈마 에칭 장치(100)에서의 원하는 처리가 행해져도 좋다. 레시피는, 예컨대, CD-ROM, 하드 디스크, 플렉시블 디스크, 플래시 메모리 등의 컴퓨터 판독 가능한 기억 매체에 저장된 상태의 것을 이용하거나, 혹은, 다른 장치로부터, 예컨대 전용 회선을 통해 수시 전송시켜 이용하거나 하는 것도 가능하다. 프로세스 컨트롤러(50)는, 「제어부」라고도 칭한다.
예컨대, 프로세스 컨트롤러(50)는, 후술하는 플라즈마 에칭 방법을 행하도록 플라즈마 에칭 장치(100)의 각 부를 제어한다. 보다 상세한 일례를 들어 설명하면, 프로세스 컨트롤러(50)는, 피처리체의 포토레지스트에 대하여, 4염화규소(SiCl4) 가스, 메탄(CH4) 가스 및 수소(H2) 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 규소(Si) 및 탄소(C)를 포함하는 보호층을 퇴적시킨다. 그리고, 프로세스 컨트롤러(50)는, 보호층이 퇴적된 포토레지스트를 마스크로 하여, 제1 처리 가스와는 상이한 제2 처리 가스의 플라즈마에 의해 하지층을 에칭하는 각 공정을 실행한다. 플라즈마 에칭 방법의 상세에 대해서는 후술한다. 여기서, 피처리체란, 예컨대, 웨이퍼(W)이다. 또한, 하지층은, 예컨대, 실리콘 함유 반사 방지(SiARC)층이다.
도 4는 제1 실시형태에 있어서의 피처리체의 구조의 일례를 나타내는 단면도이다. 도 4에 나타내는 예에서는, 피처리체는, 예컨대, TEOS(Tetraethoxysilane, 테트라에톡시실란)층(201), Si(폴리실리콘)층(202), 유기 평탄화층(OPL)(203) 및 SiARC층(204)이 순서대로 적층되어 있다. 또한, SiARC층(204)의 위에는, PR(포토레지스트)(205)이 형성되어 있다. SiARC층(204)은, 하지층의 일례이다. 또한, 도 4에 나타내는 구조는 일례이다.
(플라즈마 에칭 방법)
제1 실시형태에 따른 플라즈마 에칭 방법은, 미리정해진 패턴에 형성된 포토레지스트를 마스크로 하여 하지층을 플라즈마 에칭한다.
예컨대, 우선, 게이트 밸브(13)를 개방으로 하여 피처리체가 되는 웨이퍼(W)를 챔버(1) 내에 반입하고, 지지 테이블(2)에 배치한 후, 지지 테이블(2)을 도시된 위치까지 상승시켜, 배기계(12)의 진공 펌프에 의해 배기 포트(11)를 통해 챔버(1) 내를 배기한다.
그리고, 예컨대, 처리 가스 공급계(23)로부터 에칭 가스 및 희석 가스를 포함하는 처리 가스가 미리정해진 유량으로 챔버(1) 내에 도입되고, 챔버(1) 내를 미리정해진 압력으로 하며, 그 상태로 제1 고주파 전원(15)으로부터 지지 테이블(2)에 미리정해진 고주파 전력을 공급한다. 이 때에, 웨이퍼(W)는, 직류 전원(16)으로부터 정전 척(6)의 전극(6a)에 미리정해진 전압이 인가됨으로써, 쿨롱력에 의해 정전 척(6)에 흡착 유지된다. 또한, 이 때, 상부 전극인 샤워 헤드(20)와 하부 전극인 지지 테이블(2) 사이에 고주파 전계가 형성된다. 이에 의해 처리 공간에 공급된 처리 가스가 플라즈마화되어, 이하에 상세하게 설명하는 바와 같이, 미리정해진 패턴으로 형성된 포토레지스트를 마스크로 한 하지층의 플라즈마 에칭이 행해진다.
또한, 이 때, 멀티폴 자석(24)에 의해, 처리 공간의 주위에 도 2에 나타내는 바와 같은 자장을 형성함으로써, 플라즈마 차폐 효과가 발휘되어, 웨이퍼(W)의 에칭 레이트를 균일화시킬 수 있다.
또한, 플라즈마 생성용의 제1 고주파 전원(15)은, 원하는 플라즈마를 형성하기 위해 그 주파수 및 출력이 적절하게 설정된다. 웨이퍼(W)의 바로 위의 플라즈마 밀도를 높게 하는 관점에서는, 주파수가 40 ㎒ 이상인 것이 바람직하다. 또한, 제2 고주파 전원(26)은, 플라즈마의 이온 에너지를 컨트롤하기 위한 고주파 전력을 공급하는 것으로, 그 주파수는 제1 고주파 전원(15)의 주파수보다 작으며 3.2 ㎒ 이상인 것이 바람직하다.
또한, 에칭의 형상성을 양호하게 하기 위해서는, 웨이퍼(W)의 온도를 조절하는 것도 유효하다. 그 때문에 냉매실(17)이 마련되고 있고, 냉매실(17)에 냉매가 순환되며, 냉열이 지지 테이블(2)을 통해 웨이퍼(W)에 대하여 전열되고, 이에 의해 웨이퍼(W)의 처리면이 원하는 온도로 제어된다. 에칭의 형상성, 즉, 이방성을 양호하게 하기 위해서는, 웨이퍼(W)의 온도를 예컨대 30℃∼90℃ 정도로 조정하는 것이 바람직하다.
또한, 플라즈마 에칭 시에 사용하는 가스종과 그 유량비를 선택함으로써, 에칭 형상의 균일화를 도모할 수 있다. 또한, 다른 처리 조건의 바람직한 범위로서, 챔버(1) 내의 가스 압력은 0.13 ㎩∼6.67 ㎩(1 mTorr∼50 mTorr), 제1 고주파 전원(15)의 주파수를 100 ㎒, 제2 고주파 전원(26)의 주파수를 13 ㎒, 멀티폴 자석(24)에 의해 형성되는 처리 공간에서의 자장의 강도를 5.6 μT∼45.4 μT(56 G∼454 G)로 한다. 이러한 조건을 채용함으로써, 마스크 패턴의 소밀차(疏密差)에 상관없이 웨이퍼(W)의 에칭 형상을 균일화할 수 있다.
제1 실시형태에 따른 플라즈마 에칭 방법에 대해서 더욱 상세하게 설명한다. 도 5는 제1 실시형태에 따른 플라즈마 에칭 방법의 흐름의 일례를 나타내는 도면이다.
도 5에 나타내는 바와 같이, 플라즈마 에칭 장치는, 처리 개시 타이밍이 도래하면(스텝 S101; Yes), 피처리체의 포토레지스트에 대하여, SiCl4 가스, CH4 가스 및 H2 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 Si 및 C를 포함하는 보호층을 퇴적시키는 퇴적 공정을 행한다(스텝 S102). 구체적으로는, 플라즈마 에칭 장치는, 처리 가스 공급계(23)로부터 SiCl4 가스, CH4 가스 및 H2 가스를 포함하는 제1 처리 가스를 챔버(1) 내에 공급하여, 제1 처리 가스의 플라즈마를 생성함으로써, 피처리체의 포토레지스트에 대하여 Si 및 C를 포함하는 보호층을 퇴적시킨다. 이 때, 플라즈마 에칭 장치는, 피처리체에 대하여 바이어스 전압을 인가하지 않는다. 여기서, SiCl4 가스의 유량과 CH4 가스의 유량의 총합에 대한 CH4 가스의 유량의 비율은, 바람직하게는, 0％보다 크며 80％ 이하이다.
보다 상세한 일례를 들어 설명한다. 플라즈마 에칭 장치의 프로세스 컨트롤러(50)는, 샤워 헤드(20)로부터 챔버(1) 내에, SiCl4 가스, CH4 가스 및 H2 가스를 포함하는 제1 처리 가스를 도입하여, 제1 고주파 전원(15)으로부터 고주파 전력을 공급함으로써, 제1 처리 가스로부터 플라즈마를 생성한다. 이 때, 프로세스 컨트롤러(50)는, 제2 고주파 전원(26)으로부터의 고주파 전력의 공급을 중지함으로써, 피처리체에 바이어스 전압을 인가하지 않는다. 그렇게 되면, 플라즈마 중에서 H가 SiCl4로부터 Cl을 뽑아내어, Si가 피처리체의 포토레지스트를 향하여 강하하다. 또한, CH4 가스로부터 생성되는 C계 반응 생성물이 피처리체의 포토레지스트를 향하여 강하한다. 그렇게 되면, Si 및 C를 포함하는 보호층이, 피처리체의 포토레지스트에 퇴적된다. 이 결과, Si 및 C를 포함하는 보호층에 의해 포토레지스트의 표면의 거칠기가 개선되고, 또한, 포토레지스트의 내플라즈마성이 향상된다.
계속해서, 플라즈마 에칭 장치는, 보호층이 퇴적된 포토레지스트를 마스크로 하여, 제1 처리 가스와는 상이한 제2 처리 가스의 플라즈마에 의해 하지층을 에칭하는 에칭 공정을 행한다(스텝 S103). 구체적으로는, 플라즈마 에칭 장치는, 처리 가스 공급계(23)로부터 제2 처리 가스를 챔버(1) 내에 공급하여, 제2 처리 가스의 플라즈마를 생성함으로써, 하지층을 에칭한다. 여기서, 하지층은, 예컨대 도 4에 나타낸 SiARC층(204)이다. 또한, 제2 처리 가스는, 예컨대, CF4/CHF3/O2 가스이다.
보다 상세한 일례를 들어 설명한다. 플라즈마 에칭 장치의 프로세스 컨트롤러(50)는, 샤워 헤드(20)로부터 챔버(1) 내에, 제2 처리 가스를 도입하여, 제1 고주파 전원(15)으로부터 고주파 전력을 공급함으로써, 제2 처리 가스로부터 플라즈마를 생성한다. 또한, 프로세스 컨트롤러(50)는, 제2 고주파 전원(26)으로부터 고주파 전력을 공급함으로써, 플라즈마 중의 이온을 피처리체에 인입한다. 그 결과, 하지층이 에칭된다.
전술한 바와 같이, 제1 실시형태에 따르면, 피처리체의 포토레지스트에 대하여, 4염화규소(SiCl4) 가스, 메탄(CH4) 가스 및 수소(H2) 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 규소(Si) 및 탄소(C)를 포함하는 보호층을 퇴적시키고, 보호층이 퇴적된 포토레지스트를 마스크로 하여, 제1 처리 가스와는 상이한 제2 처리 가스의 플라즈마에 의해 하지층을 에칭한다. 이 때문에, 제1 실시형태에 따르면, 포토레지스트의 표면의 거칠기를 개선하며, 포토레지스트의 내플라즈마성을 향상시키는 것이 가능해진다. 그 결과, 제1 실시형태에 따르면, 에칭에 의해 형성되는 라인의 거칠기를 억제하고, 또한, 에칭 후에 잔존하는 포토레지스트의 높이를 유지할 수 있다.
또한, 제1 실시형태에 따르면, 퇴적 공정에 있어서, 피처리체에 대하여 바이어스 전압을 인가하지 않는다. 그 결과, 제1 실시형태에 따르면, 피처리체에 대하여 바이어스 전압을 인가하는 일없이, Si 및 C를 포함하는 보호층을 퇴적시킬 수 있다.
(다른 실시형태)
이상, 제1 실시형태에 따른 플라즈마 에칭 방법 및 플라즈마 에칭 장치에 대해서 설명하였지만, 개시된 기술은 이것에 한정되는 것이 아니다. 이하에서는, 다른 실시형태에 대해서 설명한다.
(경화 공정)
예컨대, 포토레지스트에 보호층이 퇴적된 후에, 피처리체와 대향하여 배치된, 실리콘을 포함하는 상부 전극에 음의 직류 전압을 인가한 상태로, 수소(H2) 가스 및 불활성 가스를 포함하는 제3 처리 가스의 플라즈마에 의해 보호층을 경화시키는 경화 공정을 더 행하여도 좋다. 불활성 가스로서는, 예컨대, 아르곤(Ar) 가스가 이용된다. 경화 공정이 행해지는 경우, 에칭 공정은, 경화된 보호층이 퇴적된 포토레지스트를 마스크로 하여, 제2 처리 가스에 의해 하지층을 에칭한다.
여기서, 경화 공정의 보다 상세한 일례를 설명한다. 플라즈마 에칭 장치의 프로세스 컨트롤러(50)는, 샤워 헤드(20)로부터 챔버(1) 내에, H2 가스 및 불활성 가스를 포함하는 제3 처리 가스를 도입하여, 제1 고주파 전원(15)으로부터 고주파 전력을 공급함으로써, 제3 처리 가스로부터 플라즈마를 생성한다. 또한, 프로세스 컨트롤러(50)는, 플라즈마가 형성될 때에, 상부 전극인 샤워 헤드(20)에 가변 직류 전원(42)으로부터 미리정해진 극성 및 크기의 음의 직류 전압을 인가한다. 보다 바람직하게는, 프로세스 컨트롤러(50)는, 플라즈마 처리 공간에 대향하는 샤워 헤드(20)의 대향면에 대한 미리정해진 스퍼터 효과가 얻어질 정도로 샤워 헤드(20)의 대향면의 자기 바이어스 전압(Vdc)이 깊어지도록, 즉, 샤워 헤드(20)의 대향면에서의 Vdc의 절대값이 커지도록, 가변 직류 전원(42)으로부터의 음의 직류 전압을 인가한다.
그 결과, 샤워 헤드(20)의 대향면에 대한 이온의 충돌이 가속하여, 샤워 헤드(20)를 형성하고 있는 실리콘의 강하량이나 전자 빔의 강하량이 증가한다. 예컨대, 샤워 헤드(20)로부터 챔버(1) 내에 도입되는 제3 처리 가스에 불활성 가스로서 Ar 가스가 포함되어 있는 경우를 상정한다. 이 경우, 플라즈마 중의 Ar 이온이 샤워 헤드(20)의 대향면에 충돌하여, 샤워 헤드(20)를 형성하는 실리콘이 피처리체의 포토레지스트 상의 보호층을 향하여 강하한다. 그렇게 되면, Si 및 C를 포함하는 포토레지스트의 표면에 실리콘 함유 퇴적물이 퇴적된다. 이 결과, 포토레지스트의 표면의 거칠기를 개선하며, 포토레지스트의 내플라즈마성을 더욱 향상시키는 것이 가능해진다. 그 결과, 제1 실시형태에 따르면, 에칭에 의해 형성되는 라인의 거칠기를 한층 더 억제하고, 또한, 에칭 후에 잔존하는 포토레지스트의 높이를 유지할 수 있다.
이하에, 개시된 플라즈마 에칭 방법에 대해서, 실시예를 들어 더욱 상세하게 설명한다. 단, 개시된 플라즈마 에칭 방법은, 하기의 실시예에 한정되는 것이 아니다.
(비교예 1)
비교예 1에서는, 피처리체에 대하여, 하기의 조건으로 에칭 공정을 행하였다.
(에칭 공정)
처리 가스: CF4/CHF3/O2=200 sccm/25 sccm/5 sccm
압력: 5.3 ㎩(40 mTorr)
제1 고주파 전원으로부터의 고주파 전력: 500 W
제2 고주파 전원으로부터의 고주파 전력: 50 W
상부 전극에의 직류 전압: 0 V
처리 시간: 40초
(실시예 1)
실시예 1에서는, 피처리체에 대하여, 보호층을 퇴적시키는 퇴적 공정을 행하고, 그 후, 에칭 공정을 행하였다. 에칭 공정은, 비교예 1과 동일한 조건을 이용하여 행하였다. 퇴적 공정은, 이하의 조건을 이용하여 행하였다.
(퇴적 공정)
처리 가스: SiCl4/He/H2/CH4=50 sccm/200 sccm/100 sccm/20 sccm
압력: 1.3 ㎩(10 mTorr)
제1 고주파 전원으로부터의 고주파 전력: 500 W
제2 고주파 전원으로부터의 고주파 전력: 0 W
상부 전극에의 직류 전압: 0 V
처리 시간: 10초
(실시예 2)
실시예 2에서는, 피처리체에 대하여, 보호층을 퇴적시키는 퇴적 공정을 행하고, 보호층을 경화시키는 경화 공정을 행하며, 그 후, 에칭 공정을 행하였다. 에칭 공정은, 비교예 1과 동일한 조건을 이용하여 행하였다. 퇴적 공정은, 실시예 1과 동일한 조건을 이용하여 행하였다. 경화 공정은, 이하의 조건을 이용하여 행하였다.
(경화 공정)
처리 가스: H2/Ar=100 sccm/800 sccm
압력: 6.5 ㎩(50 mTorr)
제1 고주파 전원으로부터의 고주파 전력: 300 W
제2 고주파 전원으로부터의 고주파 전력: 0 W
상부 전극에의 직류 전압: -1 ㎸
처리 시간: 20초
(비교예 1 및 실시예 1∼2에 대한 처리 결과)
도 6은 비교예 1 및 실시예 1∼2에 있어서의 처리 결과를 나타내는 도면이다. 도 6에서는, 처리 전에 있어서의 피처리체, 비교예 1에 있어서의 에칭 공정 후의 피처리체, 실시예 1에 있어서의 퇴적 공정 후의 피처리체, 실시예 1에 있어서의 에칭 공정 후의 피처리체, 실시예 2에 있어서의 경화 공정 후의 피처리체, 및 실시예 2에 있어서의 에칭 공정 후의 피처리체에 대해서, 각각, 단면 및 상면을 확대한 사진의 트레이스도를 나타내고 있다.
도 6에 있어서, 「Initial」은, 처리 전에 있어서의 피처리체를 나타낸다. 「Initial+SiARC」는, 비교예 1에 있어서의 에칭 공정 후의 피처리체를 나타낸다. 「Coat」는, 실시예 1에 있어서의 퇴적 공정 후의 피처리체를 나타낸다. 「Coat+SiARC」는, 실시예 1에 있어서의 에칭 공정 후의 피처리체를 나타낸다. 「Coat+DCS」는, 실시예 2에 있어서의 경화 공정 후의 피처리체를 나타낸다. 「Coat+DCS+SiARC」는, 실시예 2에 있어서의 에칭 공정 후의 피처리체를 나타낸다.
또한, 도 6에서는, 비교예 1 및 실시예 1∼2에 있어서의 각 공정 후에 잔존하는 포토레지스트(라인)의 선폭인 「L-CD」와, 각 공정 후에 잔존하는 포토레지스트의 높이인 「PR Remain」을 더불어 나타내었다. 또한, 도 6에서는, 비교예 1 및 실시예 1∼2에 있어서의 각 공정 후의 LWR(Line Width Roughness), LER(Line Edge Roughness) 및 SWR(Space Width Roughness)의 값을 나타내며, LWR과 LER과 SWR을 합계한 값인 「SUM」을 더불어 나타내었다. 또한, LWR, LER, SWR 및 SUM은, 각각, 라인의 불균일성의 정도를 나타내고, 값이 작을수록, 라인의 거칠기가 작은 것을 나타낸다.
도 6에 나타내는 바와 같이, 퇴적 공정을 행하지 않는 비교예 1과 비교하여, 퇴적 공정을 행한 실시예 1∼2에서는, 실시예 1∼2 중 어느 것에 있어서도, 에칭 후의 라인의 선폭, 포토레지스트의 높이 및 라인의 거칠기가 개선되었다. 즉, 실시예 1∼2에서는, 비교예 1과 비교하여, 에칭에 의해 형성되는 라인의 거칠기를 억제하고, 또한, 에칭 후에 잔존하는 포토레지스트의 높이를 유지하는 것이 가능하였다.
또한, 경화 공정을 행하지 않는 실시예 1과 비교하여, 경화 공정을 행한 실시예 2에서는, 에칭 후의 라인의 거칠기가 더욱 개선되었다.
(비교예 2)
비교예 2에서는, 실시예 1의 퇴적 공정에 있어서, 처리 가스 및 처리 가스의 유량으로서, SiCl4/He/H2/CH4=50 sccm/200 sccm/0 sccm/20 sccm을 이용하였다. 그 외의 점에 대해서는, 실시예 1과 동일하다.
(실시예 3)
실시예 3에서는, 실시예 1의 퇴적 공정에 있어서, 처리 가스 및 처리 가스의 유량으로서, SiCl4/He/H2/CH4=50 sccm/200 sccm/200 sccm/20 sccm을 이용하였다. 그 외의 점에 대해서는, 실시예 1과 동일하다.
(비교예 2 및 실시예 1, 3에 대한 처리 결과)
도 7은 비교예 2 및 실시예 1, 3에 있어서의 처리 결과를 나타내는 도면이다. 도 7에서는, 비교예 2에 있어서의 퇴적 공정 후의 피처리체, 실시예 1에 있어서의 퇴적 공정 후의 피처리체, 및 실시예 3에 있어서의 퇴적 공정 후의 피처리체에 대해서, 각각, 단면 및 상면을 확대한 사진의 트레이스도를 나타내고 있다.
도 7에 있어서, 「H2: 0 sccm」은, 비교예 2에 있어서의 퇴적 공정 후의 피처리체를 나타낸다. 「H2: 100 sccm」은, 실시예 1에 있어서의 퇴적 공정 후의 피처리체를 나타낸다. 「H2: 200 sccm」은, 실시예 3에 있어서의 퇴적 공정 후의 피처리체를 나타낸다.
또한, 도 7에서는, 비교예 2 및 실시예 1, 3에 있어서의 퇴적 공정 후에 잔존하는 포토레지스트(라인)의 선폭인 「L-CD」와, 퇴적 공정 후에 잔존하는 포토레지스트의 높이인 「PR Remain」을 더불어 나타내었다. 또한, 도 7에서는, 비교예 2 및 실시예 1, 3에 있어서의 퇴적 공정 후의 LWR, LER 및 SWR의 값을 나타내며, LWR과 LER과 SWR을 합계한 값인 「SUM」을 더불어 나타내었다. 또한, LWR, LER, SWR 및 SUM은, 각각, 라인의 불균일성의 정도를 나타내며, 값이 작을수록, 라인의 거칠기가 작은 것을 나타낸다.
도 7에 나타내는 바와 같이, 처리 가스에 H2를 포함하지 않는 비교예 2와 비교하여, 처리 가스에 H2를 포함하는 실시예 1, 3에서는, 실시예 1, 3 중 어느 것에 있어서도, 퇴적 공정 후의 라인의 선폭 및 포토레지스트의 높이가 개선되었다. 또한, 처리 가스에 H2를 포함하는 실시예 1, 3에서는, 처리 가스에 H2를 포함하지 않는 비교예 2와 동등하게, 퇴적 공정 후의 라인의 거칠기가 유지되었다.
이와 같이, 처리 가스에 H2를 포함하지 않는 비교예 2와 비교하여, 처리 가스에 H2를 포함하는 실시예 1, 3에서는, 포토레지스트의 높이를 개선하는 것이 가능해진다. 바꾸어 말하면, 더욱 에칭 공정이 계속해서 행해진 경우라도, 처리 가스에 H2를 포함하는 실시예 1, 3에서는, 처리 가스에 H2를 포함하지 않는 비교예 2와 비교하여, 깨끗하게 에칭하는 것이 가능해진다. 그 결과, 실시예 1, 3에서는, 비교예 2와 비교하여, 에칭에 의해 형성되는 라인의 거칠기를 동등하게 억제하면서, 또한, 에칭 후에 잔존하는 포토레지스트의 높이를 보다 높게 유지하는 것이 가능하다.
(비교예 3)
비교예 3에서는, 실시예 1의 퇴적 공정에 있어서, 처리 가스 및 처리 가스의 유량으로서, SiCl4/He/H2/CH4=50 sccm/200 sccm/100 sccm/0 sccm을 이용하였다. 그 외의 점에 대해서는, 실시예 1과 동일하다.
(비교예 4)
비교예 4에서는, 실시예 1의 퇴적 공정에 있어서, 처리 가스 및 처리 가스의 유량으로서, SiCl4/He/H2/CH4=0 sccm/200 sccm/100 sccm/50 sccm을 이용하였다. 그 외의 점에 대해서는, 실시예 1과 동일하다.
(실시예 4)
실시예 4에서는, 실시예 1의 퇴적 공정에 있어서, 처리 가스 및 처리 가스의 유량으로서, SiCl4/He/H2/CH4=20 sccm/200 sccm/100 sccm/50 sccm을 이용하였다. 그 외의 점에 대해서는, 실시예 1과 동일하다.
(비교예 3, 4 및 실시예 1, 4에 대한 처리 결과)
도 8∼도 10은 비교예 3, 4 및 실시예 1, 4에 있어서의 처리 결과를 나타내는 도면이다. 도 8에서는, 비교예 3에 있어서의 퇴적 공정 후의 피처리체, 비교예 4에 있어서의 퇴적 공정 후의 피처리체, 실시예 1에 있어서의 퇴적 공정 후의 피처리체, 및 실시예 4에 있어서의 퇴적 공정 후의 피처리체에 대해서, 각각, 단면 및 상면을 확대한 사진의 트레이스도를 나타내고 있다.
도 8에 있어서, 「SiCl4/CH4=50/0」은, 비교예 3에 있어서의 퇴적 공정 후의 피처리체를 나타낸다. 「SiCl4/CH4=0/50」은, 비교예 4에 있어서의 퇴적 공정 후의 피처리체를 나타낸다. 「SiCl4/CH4=50/20」은, 실시예 1에 있어서의 퇴적 공정 후의 피처리체를 나타낸다. 「SiCl4/CH4=20/50」은, 실시예 4에 있어서의 퇴적 공정 후의 피처리체를 나타낸다.
또한, 도 8에서는, 비교예 3, 4 및 실시예 1, 4에 있어서의 퇴적 공정 후에 잔존하는 포토레지스트(라인)의 선폭인 「L-CD」와, 퇴적 공정 후에 잔존하는 포토레지스트의 높이인 「PR Remain」을 더불어 나타내었다. 또한, 도 8에서는, 비교예 3, 4 및 실시예 1, 4에 있어서의 퇴적 공정 후의 LWR, LER 및 SWR의 값을 나타내며, LWR과 LER과 SWR을 합계한 값인 「SUM」을 더불어 나타내었다. 또한, LWR, LER, SWR 및 SUM은, 각각, 라인의 불균일성의 정도를 나타내며, 값이 작을수록, 라인의 거칠기가 작은 것을 나타낸다.
또한, 도 9에서는, 비교예 3, 4 및 실시예 1, 4에 있어서의 퇴적 공정 후의 「SUM」(=LWR+LER+SWR)과, SiCl4 가스의 유량과 CH4 가스의 유량의 총합에 대한 CH4 가스의 유량의 비율의 관계를 나타내었다. 도 9에 있어서, 종축은, 비교예 3, 4 및 실시예 1, 4에 있어서의 퇴적 공정 후의 「SUM」(=LWR+LER+SWR)을 나타내고, 횡축은, SiCl4 가스의 유량과 CH4 가스의 유량의 총합에 대한 CH4 가스의 유량의 비율을 나타낸다.
또한, 도 10에서는, 비교예 3, 4 및 실시예 1, 4에 있어서의 퇴적 공정 후에 잔존하는 포토레지스트의 높이인 「PR Remain」과, SiCl4 가스의 유량과 CH4 가스의 유량의 총합에 대한 CH4 가스의 유량의 비율의 관계를 나타내었다. 도 10에 있어서, 종축은, 비교예 3, 4 및 실시예 1, 4에 있어서의 퇴적 공정 후에 잔존하는 포토레지스트의 높이인 「PR Remain」을 나타내고, 횡축은, SiCl4 가스의 유량과 CH4 가스의 유량의 총합에 대한 CH4 가스의 유량의 비율을 나타낸다. 또한, 이하에서는, SiCl4 가스의 유량과 CH4 가스의 유량의 총합에 대한 CH4 가스의 유량의 비율을, 「CH4 비율」이라고 부른다.
도 8 및 도 9에 나타내는 바와 같이, CH4 비율이 80％보다 큰 비교예 4와 비교하여, CH4 비율이 0％보다 크며 80％ 이하인 실시예 1, 4에서는, 실시예 1, 4 중 어느 것에 있어서도, 퇴적 공정 후의 라인의 거칠기가 개선되었다. 또한, 도 8 및 도 10에 나타내는 바와 같이, CH4 비율이 0인 비교예 3 및 CH4 비율이 80％보다 큰 비교예 4와 비교하여, CH4 비율이 0％보다 크며 80％ 이하인 실시예 1, 4에서는, 실시예 1, 4 중 어느 것에 있어서도, 퇴적 공정 후의 포토레지스트의 높이가 개선되었다.
이와 같이, CH4 비율이 0％인 비교예 3 및 CH4 비율이 80％보다 큰 비교예 4와 비교하여, CH4 비율이 0％보다 크며 80％ 이하인 실시예 1, 4에서는, 퇴적 공정 후의 라인의 거칠기를 억제하면서, 퇴적 공정 후의 포토레지스트의 높이를 보다 높게 유지하는 것이 가능하다. 바꾸어 말하면, 더욱 에칭 공정이 계속해서 행해진 경우라도, CH4 비율이 0％보다 크며 80％ 이하인 실시예 1, 4에서는 CH4 비율이 0％인 비교예 3 및 CH4 비율이 80％보다 큰 비교예 4와 비교하여, 깨끗하게 에칭하는 것이 가능해진다. 그 결과, 실시예 1, 4에서는, 비교예 3, 4와 비교하여, 에칭에 의해 형성되는 라인의 거칠기를 억제하면서, 또한, 에칭 후에 잔존하는 포토레지스트의 높이를 보다 높게 유지하는 것이 가능하다.
1 챔버
2 지지 테이블
3 절연판
4 지지대
11 배기 포트
12 배기계
18 가스 도입 기구
23 처리 가스 공급계
50 프로세스 컨트롤러
100 플라즈마 에칭 장치

Claims (4)

  1. 플라즈마 에칭 방법에 있어서,
    하지층과, 미리정해진 패턴을 갖는 포토레지스트가 순서대로 적층된 피처리체의 상기 포토레지스트 상에, 4염화규소(SiCl4) 가스, 메탄(CH4) 가스 및 수소 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 규소 및 탄소를 포함하는 보호층을 퇴적시키는 공정; 및
    상기 보호층이 퇴적된 상기 포토레지스트를 마스크로서 사용하여, 상기 제1 처리 가스와는 상이한 제2 처리 가스의 플라즈마에 의해 상기 하지층을 에칭하는 공정
    을 포함하고,
    상기 포토레지스트 상에서의 규소 및 탄소를 포함하는 상기 보호층의 퇴적시, 상기 피처리체에 바이어스 전압이 인가되지 않으며,
    CH4 가스의 유량은 SiCl4 가스의 유량과 상기 CH4 가스의 유량의 합의 80% 이하인 것인, 플라즈마 에칭 방법.
  2. 제1항에 있어서,
    상기 포토레지스트 상에서의 상기 보호층의 퇴적 후, 상기 피처리체와 대향하여 배치되고 규소를 포함하는 상부 전극에 음(negative)의 직류(DC) 전압을 인가한 상태로, 수소 가스 및 불활성 가스를 포함하는 제3 처리 가스의 플라즈마에 의해 상기 보호층을 경화시키는 공정
    을 더 포함하고,
    상기 에칭하는 공정은, 경화된 상기 보호층이 퇴적된 상기 포토레지스트를 마스크로서 사용하여, 상기 제2 처리 가스의 플라즈마에 의해 상기 하지층을 에칭하는 것을 포함하는 것인, 플라즈마 에칭 방법.
  3. 제1항에 있어서,
    상기 제2 처리 가스는 CF4 가스, CHF3 가스, 및 O2 가스를 포함하는 것인, 플라즈마 에칭 방법.
  4. 삭제
KR1020150062914A 2014-05-15 2015-05-06 플라즈마 에칭 방법 및 플라즈마 에칭 장치 KR101853167B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-101376 2014-05-15
JP2014101376A JP6151215B2 (ja) 2014-05-15 2014-05-15 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
KR20150131967A KR20150131967A (ko) 2015-11-25
KR101853167B1 true KR101853167B1 (ko) 2018-04-27

Family

ID=53174923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150062914A KR101853167B1 (ko) 2014-05-15 2015-05-06 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Country Status (6)

Country Link
US (1) US9524876B2 (ko)
EP (1) EP2945188B1 (ko)
JP (1) JP6151215B2 (ko)
KR (1) KR101853167B1 (ko)
CN (1) CN105097489B (ko)
TW (1) TWI628691B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8856045B1 (en) 2013-12-18 2014-10-07 PayRange Inc. Mobile-device-to-machine payment systems
JP6913569B2 (ja) * 2017-08-25 2021-08-04 東京エレクトロン株式会社 被処理体を処理する方法
US10658174B2 (en) * 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
CN111326387B (zh) 2018-12-17 2023-04-21 中微半导体设备(上海)股份有限公司 一种电容耦合等离子体刻蚀设备
CN111484618A (zh) * 2019-01-28 2020-08-04 海加控股有限公司 低温等离子电场辅助合成有机硅化合物的方法和装置
US11537049B2 (en) * 2019-02-26 2022-12-27 Tokyo Electron Limited Method of line roughness improvement by plasma selective deposition
JP2022536631A (ja) * 2019-06-04 2022-08-18 ラム リサーチ コーポレーション パターニングにおける反応性イオンエッチングのための重合保護層

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110070738A1 (en) 2009-09-24 2011-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
CN100541720C (zh) * 2002-06-27 2009-09-16 东京毅力科创株式会社 等离子体处理方法
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
US7951262B2 (en) * 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7429533B2 (en) * 2006-05-10 2008-09-30 Lam Research Corporation Pitch reduction
US7449414B2 (en) * 2006-08-07 2008-11-11 Tokyo Electron Limited Method of treating a mask layer prior to performing an etching process
US7491343B2 (en) 2006-09-14 2009-02-17 Lam Research Corporation Line end shortening reduction during etch
JP5102653B2 (ja) * 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5662079B2 (ja) * 2010-02-24 2015-01-28 東京エレクトロン株式会社 エッチング処理方法
US9373521B2 (en) * 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
US8574447B2 (en) * 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
JP6030886B2 (ja) 2012-08-09 2016-11-24 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110070738A1 (en) 2009-09-24 2011-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography

Also Published As

Publication number Publication date
JP6151215B2 (ja) 2017-06-21
TWI628691B (zh) 2018-07-01
CN105097489B (zh) 2018-02-13
TW201606850A (zh) 2016-02-16
KR20150131967A (ko) 2015-11-25
US9524876B2 (en) 2016-12-20
EP2945188A1 (en) 2015-11-18
EP2945188B1 (en) 2017-04-12
JP2015220277A (ja) 2015-12-07
CN105097489A (zh) 2015-11-25
US20150332929A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
KR101853167B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR100886272B1 (ko) 플라즈마 처리 장치
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI607484B (zh) 電漿處理方法及電漿處理裝置
US9324569B2 (en) Plasma etching method and plasma etching apparatus
KR102340222B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TW201720952A (zh) 原子層次解析度與電漿處理控制的方法
US20170076956A1 (en) Plasma processing method and plasma processing apparatus
KR20150104043A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
TWI633599B (zh) Etching method and etching device
TWI674597B (zh) 蝕刻磁性層之方法
US9437450B2 (en) Plasma etching method
TWI420588B (zh) Plasma etching method
JP2013084695A (ja) 半導体装置の製造方法
JP6219179B2 (ja) プラズマ処理装置
JP2010021446A (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
US9349574B2 (en) Plasma etching method and plasma etching apparatus
JP5236777B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant