KR102342711B1 - 플라즈마 처리 방법 및 플라즈마 처리 장치 - Google Patents

플라즈마 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR102342711B1
KR102342711B1 KR1020167030631A KR20167030631A KR102342711B1 KR 102342711 B1 KR102342711 B1 KR 102342711B1 KR 1020167030631 A KR1020167030631 A KR 1020167030631A KR 20167030631 A KR20167030631 A KR 20167030631A KR 102342711 B1 KR102342711 B1 KR 102342711B1
Authority
KR
South Korea
Prior art keywords
plasma
containing gas
silicon
gas
chamber
Prior art date
Application number
KR1020167030631A
Other languages
English (en)
Other versions
KR20170009843A (ko
Inventor
유스케 히라야마
마사아키 미야가와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170009843A publication Critical patent/KR20170009843A/ko
Application granted granted Critical
Publication of KR102342711B1 publication Critical patent/KR102342711B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 챔버 내부의 부재를 플라즈마로부터 보호하고, 변질 및 소모를 방지하는 것을 과제로 한다. 플라즈마 처리 방법은, 성막 공정과, 플라즈마 처리 공정과, 제거 공정을 포함한다. 성막 공정은, 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버의 내부의 부재의 표면에 대하여 실리콘 산화막을 성막한다. 플라즈마 처리 공정은, 부재의 표면에 실리콘 산화막이 성막된 후에, 챔버의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리한다. 제거 공정은, 플라즈마 처리된 피처리체가 챔버의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 부재의 표면으로부터 실리콘 산화막을 제거한다.

Description

플라즈마 처리 방법 및 플라즈마 처리 장치{PLASMA PROCESSING METHOD AND PLASMA PROCESSING APPARATUS}
본 발명의 여러가지 측면 및 실시형태는, 플라즈마 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
반도체의 제조 프로세스에서는, 박막의 퇴적 또는 에칭 등을 목적으로 한 플라즈마 처리를 실행하는 플라즈마 처리 장치가 널리 이용되고 있다. 플라즈마 처리 장치로는, 예컨대 박막의 퇴적 처리를 행하는 플라즈마 CVD(Chemical Vapor Deposition) 장치나, 에칭 처리를 행하는 플라즈마 에칭 장치 등을 들 수 있다.
그런데, 플라즈마 처리 장치에 있어서는, 챔버 내에 배치된 부재(이하 적절하게 「챔버내 부재」라고 함)는, 각종 플라즈마 처리 시에 처리 가스의 플라즈마에 노출되기 때문에 내플라즈마성이 요구된다. 이 점에 있어서, 예컨대 특허문헌 1에는, 피처리체를 플라즈마 처리하기 전에, 산소와 SiF4의 가스 유량비를 1.7 이상으로 하여 산소를 포함하는 실리콘 함유 가스를 공급하고, 챔버내 부재의 표면에 불소를 포함하는 실리콘 산화막을 보호막으로서 성막함으로써, 챔버내 부재의 내플라즈마성을 높이는 것이 개시되어 있다.
미국 특허 제6071573호 명세서
그러나, 산소와 SiF4의 가스 유량비를 1.7 이상으로 하는 종래 기술에서는, 처리 가스의 플라즈마에 의한 실리콘 산화막의 에칭량이 많아진다.
즉, 종래 기술에서는, 산소와 SiF4의 가스 유량비를 1.7 이상으로 하여 산소를 포함하는 실리콘 함유 가스를 공급한다. 또한, 산소를 포함하는 실리콘 함유 가스의 플라즈마 중의 산소 라디칼과 Si 라디칼을 챔버 내의 공간 중에서 반응시켜 실리콘 산화물을 생성하고, 생성한 실리콘 산화물을 챔버내 부재에 실리콘 산화막으로서 퇴적시킨다. 챔버내 부재 상에 퇴적된 실리콘 산화막은, 처리 가스의 플라즈마에 의해 실리콘 산화막의 막두께 이상으로 에칭되는 경우가 있다. 이 때문에, 종래 기술에서는, 챔버내 부재의 표면이 변질 및 소모되어 버려, 챔버내 부재의 보호가 충분하지 않았다.
본 발명의 일 측면에 따른 플라즈마 처리 방법은, 성막 공정과, 플라즈마 처리 공정과, 제거 공정을 포함한다. 성막 공정은, 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 상기 산소 함유 가스 및 상기 실리콘 함유 가스의 플라즈마에 의해, 챔버 내부의 부재의 표면에 대하여 실리콘 산화막을 성막한다. 플라즈마 처리 공정은, 상기 부재의 표면에 상기 실리콘 산화막이 성막된 후에, 상기 챔버의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리한다. 제거 공정은, 플라즈마 처리된 상기 피처리체가 상기 챔버의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 상기 부재의 표면으로부터 상기 실리콘 산화막을 제거한다.
본 발명의 여러가지 측면 및 실시형태에 의하면, 챔버 내부의 부재를 플라즈마로부터 보호하고, 변질 및 소모를 방지할 수 있는 플라즈마 처리 방법 및 플라즈마 처리 장치가 실현된다.
도 1은 본 실시형태에 따른 플라즈마 처리 방법에 적용되는 플라즈마 처리 장치를 나타내는 개략 단면도이다.
도 2는 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 일례를 나타내는 플로우차트이다.
도 3은 본 실시형태에서의 챔버 내의 디포지션량의 측정점의 일례를 설명하기 위한 도면이다.
도 4는 실리콘 함유 가스의 유량과 디포지션량의 일례를 나타내는 도면이다.
도 5는 실리콘 함유 가스의 유량과 디포지션량의 다른 일례를 나타내는 도면이다.
도 6은 실리콘 함유 가스의 유량과 디포지션량의 다른 일례를 나타내는 도면이다.
도 7은 실리콘 함유 가스의 유량과 디포지션량의 다른 일례를 나타내는 도면이다.
도 8은 실리콘 함유 가스의 유량과 디포지션량의 다른 일례를 나타내는 도면이다.
도 9는 실리콘 함유 가스의 유량과 디포지션의 막두께비의 관계의 일례를 나타내는 도면이다.
도 10은 실리콘 함유 가스에 대한 산소 함유 가스의 유량비와 에칭량의 관계의 일례를 나타내는 도면이다.
도 11은 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를 나타내는 플로우차트이다.
도 12는 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를 나타내는 플로우차트이다.
도 13은 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를 나타내는 플로우차트이다.
도 14는 실리콘 산화막의 에칭량의 일례를 나타내는 도면이다.
도 15는 개질된 실리콘 산화막의 디포지션량의 일례를 나타내는 도면이다.
도 16은 개질된 실리콘 산화막의 에칭량의 일례를 나타내는 도면이다.
도 17은 실리콘 산화막의 개질 유무에 따른 디포지션량 및 에칭량의 일례를 나타내는 도면이다.
도 18은 실리콘 산화막의 개질 유무에 따른 에칭량과 디포지션량의 관계의 일례를 나타내는 도면이다.
도 19의 (a)∼(d)는 개질 유무에 따른 실리콘 산화막의 표면의 일례를 나타내는 도면이다.
도 20의 (a), (b)는 개질이 없는 경우의 실리콘 산화막의 디포지션후의 단면 및 표면의 일례를 나타내는 도면이다.
도 21의 (a), (b)는 개질이 없는 경우의 실리콘 산화막의 플라즈마 처리 후의 단면 및 표면의 일례를 나타내는 도면이다.
도 22는 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를 나타내는 플로우차트이다.
도 23은 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를 나타내는 플로우차트이다.
이하, 도면을 참조하여 여러가지 실시형태에 관해 상세히 설명한다. 또, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버 내부의 부재의 표면에 대하여 실리콘 산화막을 성막하는 성막 공정과, 부재의 표면에 실리콘 산화막이 성막된 후에, 챔버의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정과, 플라즈마 처리된 피처리체가 챔버의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 부재의 표면으로부터 실리콘 산화막을 제거하는 제거 공정을 포함한다.
또한, 본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 성막 공정에서 실리콘 함유 가스의 유량이 150 sccm 이상이다.
또한, 본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 실리콘 함유 가스는 SiF4 및 SiCl4 중 적어도 어느 하나를 포함한다.
또한, 본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 성막 공정 후에, H2, CH4 및 C3H6 중 적어도 어느 하나를 포함하는 환원성 가스의 플라즈마에 의해, 실리콘 산화막을 개질하는 개질 공정을 더 포함한다.
또한, 본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 성막 공정 전에, 탄소 함유 가스의 플라즈마에 의해, 부재의 표면에 대하여 탄소 함유막을 성막하는 프리 성막 공정을 더 포함한다.
또한, 본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 탄소 함유 가스는, CxHyFz〔식 중, x, y 및 z는 정수를 나타내고, (z-y)÷x는 2 이하〕로 표시되는 가스를 포함한다.
또한, 본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 탄소 함유 가스는, CH4, C4F8, CHF3, CH3F 및 C2H4 중 적어도 어느 하나를 포함한다.
또한, 본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 제거 공정은, 불소 함유 가스의 플라즈마에 의해 부재의 표면으로부터 실리콘 산화막을 제거하는 제1 제거 공정과, 산소 함유 가스의 플라즈마에 의해 부재의 표면으로부터 탄소 함유막을 제거하는 제2 제거 공정을 포함한다.
또한, 본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 탄소 함유 가스, 및 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버 내부의 부재의 표면에 대하여 탄소 및 실리콘 함유막을 성막하는 성막 공정과, 부재의 표면에 탄소 및 실리콘 함유막이 성막된 후에, 챔버의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정과, 플라즈마 처리된 피처리체가 챔버의 외부에 반출된 후에, 산소 및 불소 함유 가스의 플라즈마에 의해 부재의 표면으로부터 탄소 및 실리콘 함유막을 제거하는 제거 공정을 포함한다.
또한, 본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 탄소 함유 가스는, CxHyFz〔식 중, x, y 및 z는 정수를 나타내고, (z-y)÷x는 2 이하〕로 표시되는 가스를 포함하고, 실리콘 함유 가스는 SiF4 및 SiCl4 중 적어도 어느 하나를 포함한다.
또한, 본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 탄소 함유 가스는 CH4, C4F8, CHF3, CH3F 및 C2H4 중 적어도 어느 하나를 포함한다.
또한, 본 실시형태에 따른 플라즈마 처리 방법은, 일 실시형태에 있어서, 성막 공정 후에, H2, CH4 및 C3H6 중 적어도 어느 하나를 포함하는 환원성 가스의 플라즈마에 의해, 탄소 및 실리콘 함유막을 개질하는 개질 공정을 더 포함한다.
본 실시형태에 따른 플라즈마 처리 장치는, 일 실시형태에 있어서, 피처리체를 플라즈마 처리하기 위한 챔버와, 챔버의 내부를 감압하기 위한 배기부와, 챔버의 내부에 처리 가스를 공급하기 위한 가스 공급부와, 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버 내부의 부재의 표면에 대하여 실리콘 산화막을 성막하는 성막 공정과, 부재의 표면에 실리콘 산화막이 성막된 후에, 챔버의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정과, 플라즈마 처리된 피처리체가 챔버의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 부재의 표면으로부터 실리콘 산화막을 제거하는 제거 공정을 실행하는 제어부를 구비한다.
도 1은 본 실시형태에 따른 플라즈마 처리 방법에 적용되는 플라즈마 처리 장치를 나타내는 개략 단면도이다. 도 1에 나타내는 플라즈마 처리 장치는, 기밀하게 구성되고, 전기적으로 접지 전위로 된 처리 챔버(1)를 갖고 있다. 이 처리 챔버(1)는, 원통형이며, 예컨대 표면에 양극 산화 피막이 형성된 알루미늄 등으로 구성되어 있다. 처리 챔버(1) 내에는, 피처리체인 반도체 웨이퍼(W)를 수평으로 지지하는 배치대(2)가 설치되어 있다.
배치대(2)는, 그 기재(2a)가 도전성의 금속, 예컨대 알루미늄 등으로 구성되어 있고, 하부 전극으로서의 기능을 갖는다. 이 배치대(2)는, 절연판(3)을 통해 도체의 지지대(4)에 지지되어 있다. 또한, 배치대(2)의 상측의 외주에는, 예컨대 단결정 실리콘으로 형성된 포커스링(5)이 설치되어 있다. 또한, 배치대(2) 및 지지대(4)의 주위를 둘러싸도록, 예컨대 석영 등으로 이루어진 원통형의 내벽 부재(3a)가 설치되어 있다.
배치대(2)의 상측에는, 배치대(2)와 평행하게 대향하도록, 바꾸어 말하면, 배치대(2)에 지지된 반도체 웨이퍼(W)와 대향하도록, 상부 전극으로서의 기능을 갖는 샤워 헤드(16)가 설치되어 있다. 샤워 헤드(16)와 배치대(2)는, 한쌍의 전극(상부 전극과 하부 전극)으로서 기능하도록 되어 있다. 배치대(2)의 기재(2a)에는, 제1 정합기(11a)를 통해 제1 고주파 전원(10a)이 접속되어 있다. 또한, 배치대(2)의 기재(2a)에는, 제2 정합기(11b)를 통해 제2 고주파 전원(10b)이 접속되어 있다. 제1 고주파 전원(10a)은, 플라즈마 발생용이며, 이 제1 고주파 전원(10a)으로부터는 소정 주파수(예컨대 100 MHz)의 고주파 전력이 배치대(2)의 기재(2a)에 공급되도록 되어 있다. 또한, 제2 고주파 전원(10b)은, 이온 인입용(바이어스용)이며, 이 제2 고주파 전원(10b)으로부터는 제1 고주파 전원(10a)보다 낮은 소정 주파수(예컨대 13 MHz)의 고주파 전력이 배치대(2)의 기재(2a)에 공급되도록 되어 있다.
배치대(2)의 상면에는, 반도체 웨이퍼(W)를 정전 흡착하기 위한 정전척(6)이 설치되어 있다. 이 정전척(6)은 절연체(6b)의 사이에 전극(6a)을 개재시켜 구성되어 있고, 전극(6a)에는 직류 전원(12)이 접속되어 있다. 그리고 전극(6a)에 직류 전원(12)으로부터 직류 전압이 인가됨으로써, 쿨롱력에 의해 반도체 웨이퍼(W)가 흡착되도록 구성되어 있다.
배치대(2)의 내부에는 냉매 유로(2b)가 형성되어 있고, 냉매 유로(2b)에는, 냉매 입구 배관(2c), 냉매 출구 배관(2d)이 접속되어 있다. 그리고, 냉매 유로(2b) 중에 갈덴 등의 냉매를 순환시킴으로써, 지지대(4) 및 배치대(2)를 소정의 온도로 제어 가능하게 되어 있다. 또한, 배치대(2) 등을 관통하도록, 반도체 웨이퍼(W)의 이면측에 헬륨 가스 등의 냉열 전달용 가스(백사이드 가스)를 공급하기 위한 백사이드 가스 공급 배관(30)이 설치되어 있다. 이 백사이드 가스 공급 배관(30)은, 도시하지 않은 백사이드 가스 공급원에 접속되어 있다. 이러한 구성에 의해, 배치대(2)의 상면에 정전척(6)에 의해 흡착 유지된 반도체 웨이퍼(W)를, 소정의 온도로 제어 가능하게 되어 있다.
상기 샤워 헤드(16)는, 처리 챔버(1)의 천장벽 부분에 설치되어 있다. 샤워 헤드(16)는 본체부(16a)와 전극판을 이루는 상부 천장판(16b)을 구비하고고, 절연성 부재(45)를 통해 처리 챔버(1)의 상부에 지지되어 있다. 본체부(16a)는, 도전성 재료, 예컨대 표면이 양극 산화 처리된 알루미늄으로 이루어지고, 그 하부에 상부 천장판(16b)을 착탈 가능하게 지지할 수 있도록 구성되어 있다. 상부 천장판(16b)은 실리콘 함유 물질로 형성되며, 예컨대 석영으로 형성된다.
본체부(16a)의 내부에는 가스 확산실(16c, 16d)이 설치되고, 이 가스 확산실(16c, 16d)의 하부에 위치하도록, 본체부(16a)의 바닥부에는 다수의 가스 통류 구멍(16e)이 형성되어 있다. 가스 확산실은, 중앙부에 설치된 가스 확산실(16c)과, 주연부에 설치된 가스 확산실(16d)로 2분할되어 있고, 중앙부와 주연부에서 독립적으로 처리 가스의 공급 상태를 변경할 수 있게 되어 있다.
또한, 상부 천장판(16b)에는, 그 상부 천장판(16b)을 두께 방향으로 관통하도록 가스 도입 구멍(16f)이, 상기 가스 통류 구멍(16e)과 중복되도록 형성되어 있다. 이러한 구성에 의해, 가스 확산실(16c, 16d)에 공급된 처리 가스는, 가스 통류 구멍(16e) 및 가스 도입 구멍(16f)을 통해 처리 챔버(1) 내에 샤워형으로 분산되어 공급되도록 되어 있다. 또, 본체부(16a) 등에는, 도시하지 않은 히터나, 냉매를 순환시키기 위한 도시하지 않은 배관 등의 온도 조정기가 설치되어 있고, 플라즈마 에칭 처리중에 샤워 헤드(16)를 원하는 온도로 온도 제어할 수 있게 되어 있다.
상기 본체부(16a)에는, 가스 확산실(16c, 16d)에 처리 가스를 도입하기 위한 2개의 가스 도입구(16g, 16h)가 형성되어 있다. 이들 가스 도입구(16g, 16h)에는 가스 공급 배관(15a, 15b)이 접속되어 있고, 이 가스 공급 배관(15a, 15b)의 타단에는, 에칭용의 처리 가스를 공급하는 처리 가스 공급원(15)이 접속되어 있다. 처리 가스 공급원(15)은 가스 공급부의 일례이다. 가스 공급 배관(15a)에는, 상류측으로부터 순서대로 매스플로우 컨트롤러(MFC)(15c) 및 개폐 밸브(V1)가 설치되어 있다. 또한, 가스 공급 배관(15b)에는, 상류측으로부터 순서대로 매스플로우 컨트롤러(MFC)(15d) 및 개폐 밸브(V2)가 설치되어 있다.
그리고, 처리 가스 공급원(15)으로부터는 플라즈마 에칭을 위한 처리 가스가, 가스 공급 배관(15a, 15b)을 통해 가스 확산실(16c, 16d)에 공급되고, 이 가스 확산실(16c, 16d)로부터, 가스 통류 구멍(16e) 및 가스 도입 구멍(16f)을 통해 처리 챔버(1) 내에 샤워형으로 분산되어 공급된다. 예컨대, 처리 가스 공급원(15)으로부터는, 후술하는 바와 같이, 처리 챔버(1)의 내부에 배치된 부재의 표면에 대하여 실리콘 산화막을 성막할 때에 이용되는 산소 함유 가스 및 실리콘 함유 가스 등이 공급된다. 또한, 예컨대 처리 가스 공급원(15)으로부터는, 피처리체를 플라즈마 처리할 때에 이용되는 HBr/NF3을 포함하는 처리 가스 등이 공급된다. 또한, 처리 가스 공급원(15)으로부터는, 처리 챔버(1)의 내부에 배치된 부재의 표면으로부터 실리콘 산화막을 제거할 때에 이용되는 불소 함유 가스 등이 공급된다. 처리 가스 공급원(15)에 의해 공급되는 가스의 상세에 관해서는 후술한다.
상기 상부 전극으로서의 샤워 헤드(16)에는, 로우패스 필터(LPF)(51)를 통해 가변 직류 전원(52)이 전기적으로 접속되어 있다. 이 가변 직류 전원(52)은, 온ㆍ오프 스위치(53)에 의해 급전의 온ㆍ오프가 가능하게 되어 있다. 가변 직류 전원(52)의 전류ㆍ전압 및 온ㆍ오프 스위치(53)의 온ㆍ오프는, 후술하는 제어부(60)에 의해 제어되도록 되어 있다. 또, 후술하는 바와 같이, 제1 고주파 전원(10a), 제2 고주파 전원(10b)으로부터 고주파가 배치대(2)에 인가되어 처리 공간에 플라즈마가 발생할 때에는, 필요에 따라서 제어부(60)에 의해 온ㆍ오프 스위치(53)가 온이 되고, 상부 전극으로서의 샤워 헤드(16)에 소정의 직류 전압이 인가된다.
처리 챔버(1)의 바닥부에는 배기구(71)가 형성되어 있고, 이 배기구(71)에는 배기관(72)을 통해 배기 장치(73)가 접속되어 있다. 배기 장치(73)는 진공 펌프를 갖고 있고, 이 진공 펌프를 작동시킴으로써 처리 챔버(1) 내부를 소정의 진공도까지 감압할 수 있게 되어 있다. 배기 장치(73)는 배기부의 일례이다. 한편, 처리 챔버(1)의 측벽에는 반도체 웨이퍼(W)의 반입 반출구(74)가 설치되어 있고, 이 반입 반출구(74)에는, 그 반입 반출구(74)를 개폐하는 게이트 밸브(75)가 설치되어 있다.
도면 중 도면부호 76, 77은, 착탈 가능하게 되어 있는 디포지션 실드이다. 디포지션 실드(76)는 처리 챔버(1)의 내벽면을 따라서 설치되고, 처리 챔버(1)에 에칭 부생물(디포지션)이 부착하는 것을 방지하는 역할을 갖고 있다. 이하에서는, 처리 챔버(1)의 내벽과 디포지션 실드(76)를 함께 「처리 챔버(1)의 내벽」이라고 부르는 경우가 있는 것으로 한다. 또한, 디포지션 실드(77)는, 하부 전극이 되는 배치대(2), 내벽 부재(3a) 및 지지대(4)의 외주면을 덮도록 설치되어 있다. 이하에서는, 배치대(2), 내벽 부재(3a), 지지대(4) 및 디포지션 실드(77)를 함께 「하부 전극」이라고 부르는 경우가 있는 것으로 한다. 디포지션 실드(76)의 반도체 웨이퍼(W)와 대략 동일한 높이 위치에는, 직류적으로 그라운드에 접속된 도전성 부재(GND 블록)(79)가 설치되어 있고, 이에 따라 이상 방전이 방지된다.
또한, 처리 챔버(1)의 주위에는, 동심원형으로 링자석(80)이 배치되어 있다. 링자석(80)은, 샤워 헤드(16)와 배치대(2) 사이의 공간에 자장을 인가한다. 링자석(80)은, 도시하지 않은 회전 기구에 의해 회전 가능하게 구성되어 있다.
상기 구성의 플라즈마 에칭 장치는, 제어부(60)에 의해 그 동작이 통괄적으로 제어된다. 이 제어부(60)에는, CPU를 구비하여 플라즈마 에칭 장치의 각부를 제어하는 프로세스 컨트롤러(61)와, 사용자 인터페이스(62)와, 기억부(63)가 설치되어 있다.
사용자 인터페이스(62)는, 공정 관리자가 플라즈마 에칭 장치를 관리하기 위해 커맨드의 입력 조작을 행하는 키보드나, 플라즈마 에칭 장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 구성되어 있다.
기억부(63)에는, 플라즈마 에칭 장치에서 실행되는 각종 처리를 프로세스 컨트롤러(61)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기억된 레시피가 저장되어 있다. 그리고, 필요에 따라서, 사용자 인터페이스(62)로부터의 지시 등으로 임의의 레시피를 기억부(63)로부터 호출하여 프로세스 컨트롤러(61)에 실행시킴으로써, 프로세스 컨트롤러(61)의 제어하에 플라즈마 에칭 장치에서의 원하는 처리가 행해진다. 또한, 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터로 판독 가능한 컴퓨터 기록 매체(예컨대, 하드디스크, CD, 플렉시블 디스크, 반도체 메모리 등) 등에 저장된 상태의 것을 이용하거나, 또는, 다른 장치로부터, 예컨대 전용 회선을 통해 수시 전송시켜 온라인으로 이용하거나 하는 것도 가능하다.
예컨대, 제어부(60)는, 후술하는 플라즈마 처리 방법을 행하도록 플라즈마 처리 장치의 각부를 제어한다. 상세한 일례를 들면, 제어부(60)는, 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 부재의 표면에 대하여 실리콘 산화막을 성막한다. 그리고, 제어부(60)는, 실리콘 산화막이 성막된 후에, 처리 챔버(1)의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리한다. 그리고, 제어부(60)는, 플라즈마 처리된 피처리체가 처리 챔버(1)의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 부재의 표면으로부터 실리콘 산화막을 제거한다. 여기서, 처리 챔버(1)의 내부에 배치된 부재는, 예컨대, 처리 챔버(1)의 내벽과, 처리 챔버(1)의 내부에 배치된 하부 전극인 배치대(2), 내벽 부재(3a), 지지대(4) 및 디포지션 실드(77)를 포함한다. 처리 챔버(1)의 내부에 배치된 부재를, 이하에서는 「챔버내 부재」로 부르는 경우가 있는 것으로 한다. 또한, 다른 부재는, 처리 챔버(1)의 내부에 있어서 하부 전극과 대향하는 상부 전극인 샤워 헤드(16)를 포함한다. 또한, 피처리체는, 예컨대 반도체 웨이퍼(W)이다.
다음으로, 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법에 관해 설명한다. 도 2는 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 일례를 나타내는 플로우차트이다.
도 2에 나타낸 바와 같이, 플라즈마 처리 장치는, 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버내 부재의 표면에 대하여 실리콘 산화막을 성막하는 성막 공정을 행한다(단계 S101). 챔버내 부재는, 예컨대, 처리 챔버(1)의 내벽과, 처리 챔버(1)의 내부에 배치된 하부 전극인 배치대(2), 내벽 부재(3a) 및 디포지션 실드(77)를 포함한다. 또한, 다른 부재는, 처리 챔버(1)의 내부에 있어서 하부 전극과 대향하는 상부 전극인 샤워 헤드(16)를 포함한다. 또한, 실리콘 함유 가스는, 예컨대 유량이 150 sccm 이상이다. 실리콘 함유 가스는, 예컨대 SiF4 및 SiCl4 중 적어도 어느 하나를 포함한다. 실리콘 함유 가스는, 바람직하게는 희가스를 더 포함한다. 희가스는, 예컨대 Ar 또는 He이다. 실리콘 함유 가스에 대한 산소 함유 가스의 유량비는 0.2∼1.4, 바람직하게는 0.2∼1.0으로 한다. 즉, 그 유량비는, 예컨대 O2÷SiF4=0.2∼1.4로 하고, 바람직하게는 예컨대 O2÷SiF4=0.2∼1.0으로 한다.
플라즈마 처리 장치는, 성막 공정에 의해 챔버내 부재의 표면에 실리콘 산화막인 디포지션을 생성시킨다. 플라즈마 처리 장치의 제어부(60)는, 처리 가스 공급원(15)으로부터 처리 챔버(1)의 내부에 산소 함유 가스 및 실리콘 함유 가스를 공급하고, 제1 고주파 전원(10a)으로부터 처리 챔버(1) 내부에 플라즈마 생성용의 고주파 전력을 인가하여 산소 함유 가스 및 실리콘 함유 가스의 플라즈마를 생성한다. 이 때, 제어부(60)는, 제2 고주파 전원(10b)으로부터 이온 인입용의 고주파 전력을 인가하지 않는다. 그 결과, 챔버내 부재의 표면에 실리콘 산화막인 디포지션이 생성된다.
챔버내 부재의 표면에 생성되는 실리콘 산화막(디포지션)은, 처리 챔버(1)의 각부에 있어서 상이한 양이 된다. 도 3은 본 실시형태에서의 챔버 내의 디포지션량의 측정점의 일례를 설명하기 위한 도면이다. 도 3에 나타낸 바와 같이, 디포지션량의 측정점으로서, 예컨대 상부 천장판(16b)의 중심(UEL Cent)인 측정점 90, 상부 천장판(16b)의 엣지(UEL Edge)인 측정점 91, 배기구(71)에 대응하는 처리 챔버(1)의 천장벽 부분(UEL Exhaust)인 측정점 92, 디포지션 실드(D/S)(76)의 측정점 93, 및 버플(Buffle)의 측정점 94를 설정한다.
도 4는 실리콘 함유 가스의 유량과 디포지션량의 일례를 나타내는 도면이다. 도 4는 실리콘 함유 가스로서 SiF4, 산소 함유 가스로서 O2 및 희가스로서 Ar을 이용하여, 유량비를 SiF4/O2/Ar=30/30/100 sccm으로 한 경우의 측정점 90∼94의 디포지션의 막두께를 나타낸다.
도 5는 실리콘 함유 가스의 유량과 디포지션량의 다른 일례를 나타내는 도면이다. 도 5는 실리콘 함유 가스로서 SiF4, 산소 함유 가스로서 O2 및 희가스로서 Ar을 이용하여, 유량비를 SiF4/O2/Ar=90/90/100 sccm으로 한 경우의 측정점 90∼94의 디포지션의 막두께를 나타낸다.
도 6은 실리콘 함유 가스의 유량과 디포지션량의 다른 일례를 나타내는 도면이다. 도 6은 실리콘 함유 가스로서 SiF4, 산소 함유 가스로서 O2 및 희가스로서 Ar을 이용하여, 유량비를 SiF4/O2/Ar=150/150/100 sccm으로 한 경우의 측정점 90∼94의 디포지션의 막두께를 나타낸다.
도 7은 실리콘 함유 가스의 유량과 디포지션량의 다른 일례를 나타내는 도면이다. 도 7은 실리콘 함유 가스로서 SiF4, 산소 함유 가스로서 O2 및 희가스로서 Ar을 이용하여, 유량비를 SiF4/O2/Ar=300/300/100 sccm으로 한 경우의 측정점 90∼94의 디포지션의 막두께를 나타낸다.
도 8은 실리콘 함유 가스의 유량과 디포지션량의 다른 일례를 나타내는 도면이다. 도 8은 실리콘 함유 가스로서 SiF4, 산소 함유 가스로서 O2 및 희가스로서 Ar을 이용하여, 유량비를 SiF4/O2/Ar=500/500/100 sccm으로 한 경우의 측정점 90∼94의 디포지션의 막두께를 나타낸다.
도 9는 실리콘 함유 가스의 유량과 디포지션의 막두께비의 관계의 일례를 나타내는 도면이다. 도 9는 도 4∼도 8에 나타내는 그래프에 기초하여, 실리콘 함유 가스의 유량을 횡축으로 하고, 상부 전극 중앙, 즉 측정점 90의 디포지션의 막두께, 및 측정점 91∼94 중 디포지션의 막두께가 최소값인 측정점의 디포지션의 막두께와, 측정점 90의 디포지션의 막두께의 비율(디포지션 비율)을 종축으로 한 그래프이다. 도 9에 나타낸 바와 같이, 실리콘 함유 가스의 유량이 150 sccm일 때에는 디포지션 비율이 35%가 되고, 실리콘 함유 가스의 유량이 500 sccm일 때에는 디포지션 비율이 68%가 된다. 즉, 처리 챔버(1) 내부는, 실리콘 함유 가스의 유량이 증가함으로써 공급 율속으로부터 반응 율속이 되고, 챔버내 부재의 표면에 생성되는 디포지션량은, 실리콘 함유 가스의 유량이 증가할수록 균일성이 향상된다. 그 결과, 실리콘 함유 가스의 유량을 150 sccm∼1000 sccm, 바람직하게는 300 sccm∼700 sccm로 함으로써, 챔버내 부재의 표면에 생성되는 디포지션량의 균일성을 향상시키는 것이 가능해진다.
도 10은 실리콘 함유 가스에 대한 산소 함유 가스의 유량비와 에칭량의 관계의 일례를 나타내는 도면이다. 여기서, 에칭량은, 챔버내 부재의 표면에 생성된 실리콘 산화막(디포지션)이, 플라즈마 처리에 의해 에칭되는 양을 나타낸다. 도 10은 산소 함유 가스와 실리콘 함유 가스의 비율을 횡축으로 하고, 에칭량과 디포지션량(디포지션의 막두께)의 비율을 종축으로 하고, 실리콘 함유 가스의 유량이 15 sccm, 90 sccm 및 300 sccm인 경우의 실리콘 산화막(디포지션)의 내플라즈마성을 나타낸다.
도 10의 예에서는, 실리콘 함유 가스의 유량이 300 sccm인 경우에는, 산소 함유 가스와 실리콘 함유 가스의 유량비가 20%, 즉 산소 함유 가스의 유량이 60 sccm, 실리콘 함유 가스의 유량이 300 sccm일 때, 에칭량과 디포지션량의 비율은 65%가 된다. 즉, 챔버내 부재의 표면에 생성된 디포지션이 65% 에칭된다. 또한, 산소 함유 가스와 실리콘 함유 가스의 유량비가 100%, 즉 산소 함유 가스 및 실리콘 함유 가스의 유량이 300 sccm일 때, 에칭량과 디포지션량의 비율은 56%가 된다. 즉, 챔버내 부재의 표면에 생성된 디포지션이 56% 에칭된다. 또한, 산소 함유 가스와 실리콘 함유 가스의 유량비가 200%, 즉 산소 함유 가스의 유량이 600 sccm, 실리콘 함유 가스의 유량이 300 sccm일 때, 에칭량과 디포지션량의 비율은 160%가 된다. 즉, 챔버내 부재의 표면에 생성된 디포지션이 100% 에칭되고, 또한 챔버내 부재의 표면이 에칭된다. 그 결과, 실리콘 함유 가스에 대한 산소 함유 가스의 유량비를 0.2∼1.4, 바람직하게는 0.2∼1.0으로 함으로써, 챔버내 부재의 표면에 생성되는 디포지션의 플라즈마 내성을 향상시키는 것이 가능해진다.
도 2의 설명으로 되돌아간다. 계속해서, 플라즈마 처리 장치는, 처리 챔버(1)의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정을 행한다(단계 S102). 피처리체는, 예컨대 실리콘 산화막이 적층된 반도체 웨이퍼(W)이다. 또한, 처리 가스는 예컨대 HBr/NF3이다.
보다 상세한 일례를 들어 설명한다. 플라즈마 처리 장치의 제어부(60)는, 반입 반출구(74) 및 게이트 밸브(75)로부터 처리 챔버(1)의 내부에 피처리체를 반입하고, 반입된 피처리체를 정전척(6) 상에 배치한다. 그 후, 제어부(60)는, 처리 가스 공급원(15)으로부터 처리 챔버(1) 내부에 처리 가스를 공급하고, 제1 고주파 전원(10a)으로부터 플라즈마 생성용의 고주파 전력을 인가함과 함께, 제2 고주파 전원(10b)으로부터 이온 인입용의 고주파 전력을 인가한다. 그 결과, 피처리체가 플라즈마 처리된다.
그리고, 플라즈마 처리 장치는, 피처리체가 처리 챔버(1)의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 챔버내 부재의 표면으로부터 실리콘 산화막을 제거하는 제거 공정을 행한다(단계 S103). 불소 함유 가스는, 예컨대 NF3, SF6 및 CF4 중 적어도 어느 하나를 포함한다. 또한, 불소 함유 가스는 O2를 포함해도 좋다.
보다 상세한 일례를 들어 설명한다. 플라즈마 처리 장치의 제어부(60)는, 반입 반출구(74) 및 게이트 밸브(75)로부터 처리 챔버(1)의 외부에 피처리체를 반출한다. 그 후, 제어부(60)는, 처리 가스 공급원(15)으로부터 처리 챔버(1) 내부에 불소 함유 가스를 공급하고, 제1 고주파 전원(10a)으로부터 플라즈마 생성용의 고주파 전력을 인가한다. 이 때, 제어부(60)는, 제2 고주파 전원(10b)으로부터 이온 인입용의 고주파 전력을 인가하지 않는다. 그 결과, 처리 챔버(1) 내의 부재의 표면으로부터 실리콘 산화물이 제거된다.
계속해서, 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를, 도 11을 이용하여 설명한다. 도 11은 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를 나타내는 플로우차트이다. 도 11에 나타내는 플라즈마 처리 방법의 처리 흐름은, 실리콘 산화막의 성막 공정 전에, 탄소 함유 가스의 플라즈마에 의해 챔버내 부재의 표면에 대하여 탄소 함유막을 성막하는 프리 성막 공정을 더 포함한다.
도 11에 나타낸 바와 같이, 플라즈마 처리 장치는, 탄소 함유 가스의 플라즈마에 의해, 챔버내 부재의 표면에 대하여 탄소 함유막을 성막하는 프리 성막 공정을 행한다(단계 S111). 탄소 함유 가스는, 예컨대 CxHyFz〔식 중, x, y 및 z는 정수를 나타내고, (z-y)÷x는 2 이하〕로 표시되는 가스를 포함한다. 또한, 탄소 함유 가스는, 예컨대 CH4, C4F8, CHF3, CH3F 및 C2H4 중 적어도 어느 하나를 포함하는 탄소 함유 가스이어도 좋다. 탄소 함유 가스는, 바람직하게는 희가스를 더 포함한다. 희가스는, 예컨대 Ar 또는 He이다. 플라즈마 처리 장치는, 프리 성막 공정에 의해 챔버내 부재의 표면에 탄소 함유막인 디포지션을 생성시킨다.
플라즈마 처리 장치의 제어부(60)는, 처리 가스 공급원(15)으로부터 처리 챔버(1)의 내부에 탄소 함유 가스를 공급하고, 제1 고주파 전원(10a)으로부터 처리 챔버(1) 내부에 플라즈마 생성용의 고주파 전력을 인가하여 탄소 함유 가스의 플라즈마를 생성한다. 이 때, 제어부(60)는, 제2 고주파 전원(10b)으로부터 이온 인입용의 고주파 전력을 인가하지 않는다. 그 결과, 챔버내 부재의 표면에 탄소 함유막인 디포지션이 생성된다.
다음으로, 플라즈마 처리 장치는, 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버내 부재의 표면에 대하여 실리콘 산화막을 성막하는 성막 공정을 행한다(단계 S112). 또, 단계 S112의 상세한 것은 전술한 단계 S101과 동일하기 때문에, 그 설명을 생략한다.
계속해서, 플라즈마 처리 장치는, 처리 챔버(1)의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정을 행한다(단계 S113). 또, 단계 S113의 상세한 것은 전술한 단계 S102와 동일하기 때문에, 그 설명을 생략한다.
계속해서, 플라즈마 처리 장치는, 피처리체가 처리 챔버(1)의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 챔버내 부재의 표면으로부터 실리콘 산화막을 제거하는 제1 제거 공정을 행한다(단계 S114). 또, 단계 S114의 상세한 것은 전술한 단계 S103과 동일하기 때문에, 그 설명을 생략한다.
그리고, 플라즈마 처리 장치는, 산소 함유 가스의 플라즈마에 의해 챔버내 부재의 표면으로부터 탄소 함유막을 제거하는 제2 제거 공정을 행한다(단계 S115). 산소 함유 가스는 적어도 O2를 포함하고, 바람직하게는 희가스를 더 포함한다. 희가스는, 예컨대 Ar 또는 He이다.
보다 상세한 일례를 들어 설명한다. 플라즈마 처리 장치의 제어부(60)는, 실리콘 산화막을 제거하는 제1 제거 공정 후에, 처리 가스 공급원(15)으로부터 처리 챔버(1) 내부에 산소 함유 가스를 공급하고, 제1 고주파 전원(10a)으로부터 플라즈마 생성용의 고주파 전력을 인가한다. 이 때, 제어부(60)는, 제2 고주파 전원(10b)으로부터 이온 인입용의 고주파 전력을 인가하지 않는다. 그 결과, 처리 챔버(1) 내의 부재의 표면으로부터 탄소 함유막이 제거된다.
계속해서, 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를, 도 12를 이용하여 설명한다. 도 12는 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를 나타내는 플로우차트이다.
도 12에 나타낸 바와 같이, 플라즈마 처리 장치는, 탄소 함유 가스, 및 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버내 부재의 표면에 대하여 탄소 및 실리콘 함유막을 성막하는 성막 공정을 행한다(단계 S121). 탄소 함유 가스는, 예컨대 CxHyFz〔식 중, x, y 및 z는 정수를 나타내고, (z-y)÷x는 2 이하〕로 표시되는 가스를 포함한다. 또한, 탄소 함유 가스는, 예컨대 CH4, C4F8, CHF3, CH3F 및 C2H4 중 적어도 어느 하나를 포함하는 탄소 함유 가스이어도 좋다. 실리콘 함유 가스는, 예컨대 SiF4 및 SiCl4 중 적어도 어느 하나를 포함한다. 탄소 함유 가스 및 실리콘 함유 가스는, 바람직하게는 희가스를 더 포함한다. 희가스는, 예컨대 Ar 또는 He이다.
플라즈마 처리 장치는, 성막 공정에 의해 챔버내 부재의 표면에 탄소 및 실리콘 함유막인 디포지션을 생성시킨다. 플라즈마 처리 장치의 제어부(60)는, 처리 가스 공급원(15)으로부터 처리 챔버(1)의 내부에 탄소 함유 가스, 산소 함유 가스 및 실리콘 함유 가스를 공급하고, 제1 고주파 전원(10a)으로부터 처리 챔버(1) 내부에 플라즈마 생성용의 고주파 전력을 인가하여 탄소 함유 가스, 산소 함유 가스 및 실리콘 함유 가스의 플라즈마를 생성한다. 이 때, 제어부(60)는, 제2 고주파 전원(10b)으로부터 이온 인입용의 고주파 전력을 인가하지 않는다. 그 결과, 챔버내 부재의 표면에 탄소 및 실리콘 함유막인 디포지션이 생성된다.
계속해서, 플라즈마 처리 장치는, 처리 챔버(1)의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정을 행한다(단계 S122). 또, 단계 S122의 상세한 것은 전술한 단계 S102와 동일하기 때문에, 그 설명을 생략한다.
계속해서, 플라즈마 처리 장치는, 피처리체가 처리 챔버(1)의 외부에 반출된 후에, 산소 및 불소 함유 가스의 플라즈마에 의해 챔버내 부재의 표면으로부터 탄소 및 실리콘 함유막을 제거하는 제거 공정을 행한다(단계 S123). 산소 및 불소 함유 가스는, 예컨대 O2, 및 NF3, SF6 및 CF4 중 적어도 어느 하나를 포함한다.
보다 상세한 일례를 들어 설명한다. 플라즈마 처리 장치의 제어부(60)는, 반입 반출구(74) 및 게이트 밸브(75)로부터 처리 챔버(1)의 외부에 피처리체를 반출한다. 그 후, 제어부(60)는, 처리 가스 공급원(15)으로부터 처리 챔버(1) 내부에 산소 및 불소 함유 가스를 공급하고, 제1 고주파 전원(10a)으로부터 플라즈마 생성용의 고주파 전력을 인가한다. 이 때, 제어부(60)는, 제2 고주파 전원(10b)으로부터 이온 인입용의 고주파 전력을 인가하지 않는다. 그 결과, 처리 챔버(1) 내의 부재의 표면으로부터 탄소 및 실리콘 함유막이 제거된다.
계속해서, 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를, 도 13을 이용하여 설명한다. 도 13은 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를 나타내는 플로우차트이다. 도 13에 나타내는 플라즈마 처리 방법의 처리 흐름은, 실리콘 산화막의 성막 공정 후에, 환원성 가스의 플라즈마에 의해, 실리콘 산화막을 개질하는 개질 공정을 더 포함한다.
도 13에 나타낸 바와 같이, 플라즈마 처리 장치는, 공정의 반복에 이용하는 카운트용의 변수 m 및 반복 횟수용의 변수 n에 관해 초기값을 설정한다. 플라즈마 처리 장치는, 예컨대 변수 m에는 「1」을 설정하고, 변수 n에는 소정치로서 예컨대 「40」을 설정한다(단계 S131). 또, 변수 n에 설정하는 소정치는 임의의 값이다. 또한 그 소정치가 예컨대 「1」인 경우에는, 성막 공정과 개질 공정을 1회씩 행하고, 공정의 반복은 행하지 않는다.
다음으로, 플라즈마 처리 장치는, 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버내 부재의 표면에 대하여 실리콘 산화막을 성막하는 성막 공정을 행한다(단계 S132). 또, 단계 S132의 상세한 것은 전술한 단계 S101과 동일하기 때문에, 그 설명을 생략한다.
다음으로, 플라즈마 처리 장치는, 환원성 가스의 플라즈마에 의해, 성막된 실리콘 산화막을 개질하는 개질 공정을 행한다(단계 S133). 환원성 가스는, 예컨대 H2, CH4 및 C3H6 중 적어도 어느 하나를 포함한다. 환원성 가스는, 바람직하게는 희가스를 더 포함한다. 희가스는, 예컨대 Ar 또는 He이다. 플라즈마 처리 장치는, 개질 공정에 의해 챔버내 부재의 표면에 성막된 실리콘 산화막(디포지션)을 개질시킨다.
플라즈마 처리 장치의 제어부(60)는, 처리 가스 공급원(15)으로부터 처리 챔버(1)의 내부에 환원성 가스를 공급하고, 제1 고주파 전원(10a)으로부터 처리 챔버(1) 내부에 플라즈마 생성용의 고주파 전력을 인가하여 환원성 가스의 플라즈마를 생성한다. 이 때, 제어부(60)는, 제2 고주파 전원(10b)으로부터 이온 인입용의 고주파 전력을 인가하지 않는다. 그 결과, 챔버내 부재의 표면에 성막된 실리콘 산화막을 개질시킨다.
계속해서, 플라즈마 처리 장치는, 성막 공정과 개질 공정을 미리 설정된 횟수 반복했는지 아닌지, 즉, 변수 m이 변수 n 이상인지 아닌지를 판정한다(단계 S134). 플라즈마 처리 장치는, 변수 m이 변수 n 미만인 경우에는(단계 S134 : 부정), 변수 m을 1 증가시키고(단계 S135), 단계 S132로 되돌아가 성막 공정과 개질 공정을 반복한다. 플라즈마 처리 장치는, 변수 m이 변수 n 이상인 경우에는(단계 S134 : 긍정) 플라즈마 처리 공정으로 진행한다.
도 14는 실리콘 산화막의 에칭량의 일례를 나타내는 도면이다. 도 14는 도 7에 나타내는 실리콘 산화막에 대한 소정의 내플라즈마 조건에서의 측정점 90∼94의 Etch량, 즉 실리콘 함유막(디포지션)의 에칭량을 나타낸다. 여기서, 소정의 내플라즈마 조건은, 20 mT 및 800 W로 하고, CF4 가스를 30초, H2/N2 가스를 60초, CF4 가스를 30초 및 O2/Ar 가스를 30초로 한 경우이다. 또, 도 7에 나타내는 실리콘 산화막의 성막 조건은, 실리콘 함유 가스로서 SiF4, 산소 함유 가스로서 O2 및 희가스로서 Ar을 이용하여, 20 mT, 800 W, 2분 및 유량비를 SiF4/O2/Ar=300/300/100 sccm으로서 성막된다.
도 15는 개질된 실리콘 산화막의 디포지션량의 일례를 나타내는 도면이다. 도 15는 성막 조건의 시간의 합계가 2분이 될 때까지 성막 공정과 개질 공정을 반복한 경우, 예컨대 성막 공정을 3초, 개질 공정을 5초로 하고, 변수 n=40로 하여 성막 공정과 개질 공정을 40회 반복한 경우의 측정점 90∼94의 디포지션의 막두께를 나타낸다. 여기서, 성막 공정과 개질 공정의 여러 조건을 나타낸다. 성막 공정은, 실리콘 함유 가스로서 SiF4, 산소 함유 가스로서 O2 및 희가스로서 Ar을 이용한다. 또한, 개질 공정은, 환원성 가스로서 H2 및 희가스로서 Ar을 이용한다. 또한, 성막 조건은, 20 mT, 800 W, 3초 및 유량비를 SiF4/O2/Ar=300/300/100 sccm으로 하고, 개질 조건은, 10 mT, 800 W, 5초 및 유량비를 100/100 sccm으로 한다. 여기서, 개질 공정은 성막 공정보다 처리 시간이 긴 편이 바람직하다.
도 16은 개질된 실리콘 산화막의 에칭량의 일례를 나타내는 도면이다. 도 16은 도 15에 나타내는 실리콘 산화막에 대한 소정의 내플라즈마 조건에서의 측정점 90∼94의 Etch량, 즉 실리콘 함유막(디포지션)의 에칭량을 나타낸다. 여기서, 소정의 내플라즈마 조건은, 20 mT 및 800 W로 하고, CF4 가스를 30초, H2/N2 가스를 60초, CF4 가스를 30초 및 O2/Ar 가스를 30초로 한 경우이다.
도 17은 실리콘 산화막의 개질 유무에 따른 디포지션량 및 에칭량의 일례를 나타내는 도면이다. 도 17은 개질 유무의 각각의 경우에 있어서의 측정점 90∼94의 디포지션(Depo)량 및 에칭(Etch)량을 나타낸 것이며, 개질 유무를 비교하면, 디포지션량의 변화는 적지만 에칭량이 감소하였다. 즉, 개질된 실리콘 산화막은 개질되지 않은 실리콘 산화막에 대하여, 보다 내플라즈마성이 높아진다. 예컨대, 측정점 90에서의 에칭량은 45 nm으로부터 28 nm으로 감소하였다.
도 18은 실리콘 산화막의 개질 유무에 따른 에칭량과 디포지션량의 관계의 일례를 나타내는 도면이다. 도 18은 개질 유무의 각각의 경우에 있어서의 측정점 90∼94의 디포지션(Depo)량에 대한 에칭(Etch)량의 비율을 나타낸 것이다. 도 18에 나타낸 바와 같이, 개질된 실리콘 산화막은 개질되지 않은 실리콘 산화막에 대하여, 측정점 90∼94의 디포지션량에 대한 에칭량의 비율이 감소하였고, 보다 내플라즈마성이 높아진 것을 알 수 있다.
도 19의 (a)∼(d)는 개질 유무에 따른 실리콘 산화막의 표면의 일례를 나타내는 도면이다. 도 19의 (a), (b)는 SiF4/O2/Ar에 의한 성막 공정을 3초씩 40회 행한 것이다. 도 19의 (c), (d)는 동일한 성막 공정을 5초씩 24회 행한 것이다. 또한, 도 19의 (a), (c)는 H2/Ar에 의한 개질 공정을 성막 공정 1회 실시에 관해 10초 행한 것이다. 도 19의 (b), (d)는 동일한 개질 공정을 행하지 않은 것이다. 도 19의 (a)∼(d)의 각 화상을 비교하면, 성막 공정의 시간이 짧은, 즉 실리콘 산화막이 얇을수록, 실리콘 산화막의 개질 효과가 있는 것을 알 수 있다.
도 20의 (a), (b)는 개질이 없는 경우의 실리콘 산화막의 디포지션후의 단면 및 표면의 일례를 나타내는 도면이다. 도 20의 (a)는 측정점 90의 디포지션의 단면의 일례를 나타내고, 도 20의 (b)는 측정점 90의 디포지션의 표면의 일례를 나타낸다. 도 21의 (a), (b)는 개질이 없는 경우의 실리콘 산화막의 플라즈마 처리 후의 단면 및 표면의 일례를 나타내는 도면이다. 도 21의 (a)는 측정점 90의 플라즈마 처리 후의 디포지션의 단면의 일례를 나타내고, 도 21의 (b)는 측정점 90의 플라즈마 처리 후의 디포지션의 표면의 일례를 나타낸다. 도 20과 도 21을 비교하면, 측정점 90의 디포지션은, 플라즈마 처리에 의해 디포지션이 에칭되어, 표면의 상태가 거칠어진 것을 알 수 있다.
도 14 내지 도 21에 나타낸 바와 같이, 개질된 실리콘 산화막은 개질되지 않은 실리콘 산화막과 비교하면, 플라즈마 처리에 의한 에칭량이 감소하고, 보다 내플라즈마성이 높은 실리콘 산화막이 성막되어 있는 것을 알 수 있다. 이와 같이, 성막 공정 후에 개질 공정을 행하는 것, 바람직하게는 성막 공정과 개질 공정을 반복함으로써, 챔버내 부재의 표면에 생성되는 실리콘 산화막(디포지션)의 플라즈마 내성을 향상시키는 것이 가능해진다.
도 13의 설명으로 되돌아간다. 계속해서, 플라즈마 처리 장치는, 처리 챔버(1)의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정을 행한다(단계 S136). 또, 단계 S136의 상세한 것은 전술한 단계 S102와 동일하기 때문에, 그 설명을 생략한다.
계속해서, 플라즈마 처리 장치는, 피처리체가 처리 챔버(1)의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 챔버내 부재의 표면으로부터 실리콘 산화막을 제거하는 제거 공정을 행한다(단계 S137). 또, 단계 S137의 상세한 것은 전술한 단계 S103과 동일하기 때문에, 그 설명을 생략한다.
계속해서, 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를, 도 22를 이용하여 설명한다. 도 22는 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를 나타내는 플로우차트이다. 도 22에 나타내는 플라즈마 처리 방법의 처리 흐름은, 실리콘 산화막의 성막 공정 전에, 탄소 함유 가스의 플라즈마에 의해, 챔버내 부재의 표면에 대하여 탄소 함유막을 성막하는 프리 성막 공정과, 실리콘 산화막의 성막 공정 후에, 환원성 가스의 플라즈마에 의해, 실리콘 산화막을 개질하는 개질 공정을 더 포함한다.
도 22에 나타낸 바와 같이, 플라즈마 처리 장치는, 공정의 반복에 이용하는 카운트용의 변수 m 및 반복 횟수용의 변수 n에 관해 초기값을 설정한다. 플라즈마 처리 장치는, 예컨대 변수 m에는 「1」을 설정하고, 변수 n에는 소정치로서 예컨대 「40」을 설정한다(단계 S141).
다음으로, 플라즈마 처리 장치는, 탄소 함유 가스의 플라즈마에 의해, 챔버내 부재의 표면에 대하여 탄소 함유막을 성막하는 프리 성막 공정을 행한다(단계 S142). 또, 단계 S142의 상세한 것은 전술한 단계 S111과 동일하기 때문에, 그 설명을 생략한다.
다음으로, 플라즈마 처리 장치는, 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버내 부재의 표면에 대하여 실리콘 산화막을 성막하는 성막 공정을 행한다(단계 S143). 또, 단계 S143의 상세한 것은 전술한 단계 S101과 동일하기 때문에, 그 설명을 생략한다.
다음으로, 플라즈마 처리 장치는, 환원성 가스의 플라즈마에 의해, 성막된 실리콘 산화막을 개질하는 개질 공정을 행한다(단계 S144). 또, 단계 S144의 상세한 것은 전술한 단계 S133과 동일하기 때문에, 그 설명을 생략한다.
다음으로, 플라즈마 처리 장치는, 성막 공정과 개질 공정을 미리 설정된 횟수 반복했는지 아닌지, 즉, 변수 m이 변수 n 이상인지 아닌지를 판정한다(단계 S145). 플라즈마 처리 장치는, 변수 m이 변수 n 미만인 경우에는(단계 S145 : 부정) 변수 m을 1 증가시키고(단계 S146), 단계 S143으로 되돌아가 성막 공정과 개질 공정을 반복한다. 플라즈마 처리 장치는, 변수 m이 변수 n 이상인 경우에는(단계 S145 : 긍정) 플라즈마 처리 공정으로 진행한다.
계속해서, 플라즈마 처리 장치는, 처리 챔버(1)의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정을 행한다(단계 S147). 또, 단계 S147의 상세한 것은 전술한 단계 S102와 동일하기 때문에, 그 설명을 생략한다.
계속해서, 플라즈마 처리 장치는, 피처리체가 처리 챔버(1)의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 챔버내 부재의 표면으로부터 실리콘 산화막을 제거하는 제1 제거 공정을 행한다(단계 S148). 또, 단계 S148의 상세한 것은 전술한 단계 S103과 동일하기 때문에, 그 설명을 생략한다.
계속해서, 플라즈마 처리 장치는, 산소 함유 가스의 플라즈마에 의해 챔버내 부재의 표면으로부터 탄소 함유막을 제거하는 제2 제거 공정을 행한다(단계 S149). 또, 단계 S149의 상세한 것은 전술한 단계 S115와 동일하기 때문에, 그 설명을 생략한다.
계속해서, 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를, 도 23을 이용하여 설명한다. 도 23은 본 실시형태에 따른 플라즈마 처리 장치에 의한 플라즈마 처리 방법의 처리 흐름의 다른 일례를 나타내는 플로우차트이다. 도 23에 나타내는 플라즈마 처리 방법의 처리 흐름은, 탄소 및 실리콘 함유막의 성막 공정 후에, 환원성 가스의 플라즈마에 의해, 탄소 및 실리콘 함유막을 개질하는 개질 공정을 더 포함한다.
도 23에 나타낸 바와 같이, 플라즈마 처리 장치는, 공정의 반복에 이용하는 카운트용의 변수 m 및 반복 횟수용의 변수 n에 관해 초기값을 설정한다. 플라즈마 처리 장치는, 예컨대 변수 m에는 「1」을 설정하고, 변수 n에는 소정치로서 예컨대 「40」을 설정한다(단계 S151).
다음으로, 플라즈마 처리 장치는, 탄소 함유 가스, 및 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버내 부재의 표면에 대하여 탄소 및 실리콘 함유막을 성막하는 성막 공정을 행한다(단계 S152). 또, 단계 S152의 상세한 것은 전술한 단계 S121과 동일하기 때문에, 그 설명을 생략한다.
다음으로, 플라즈마 처리 장치는, 환원성 가스의 플라즈마에 의해, 성막된 탄소 및 실리콘 함유막을 개질하는 개질 공정을 행한다(단계 S153). 또, 단계 S153의 상세한 것은 전술한 단계 S133과 동일하기 때문에, 그 설명을 생략한다.
다음으로, 플라즈마 처리 장치는, 성막 공정과 개질 공정을, 미리 설정된 횟수 반복했는지 아닌지, 즉 변수 m이 변수 n 이상인지 아닌지를 판정한다(단계 S154). 플라즈마 처리 장치는, 변수 m이 변수 n 미만인 경우에는(단계 S154 : 부정) 변수 m을 1 증가시키고(단계 S155), 단계 S152로 되돌아가 성막 공정과 개질 공정을 반복한다. 플라즈마 처리 장치는, 변수 m이 변수 n 이상인 경우에는(단계 S154 : 긍정) 플라즈마 처리 공정으로 진행한다.
계속해서, 플라즈마 처리 장치는, 처리 챔버(1)의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정을 행한다(단계 S156). 또, 단계 S156의 상세한 것은 전술한 단계 S102와 동일하기 때문에, 그 설명을 생략한다.
계속해서, 플라즈마 처리 장치는, 피처리체가 처리 챔버(1)의 외부에 반출된 후에, 산소 및 불소 함유 가스의 플라즈마에 의해 챔버내 부재의 표면으로부터 탄소 및 실리콘 함유막을 제거하는 제거 공정을 행한다(단계 S157). 또, 단계 S157의 상세한 것은 전술한 단계 S123과 동일하기 때문에, 그 설명을 생략한다.
전술한 바와 같이, 본 실시형태에 의하면, 피처리체를 플라즈마 처리하기 전에, 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버 내부의 부재의 표면에 대하여 실리콘 산화막을 성막한다. 이 때문에, 본 실시형태에 의하면, 챔버내 부재의 표면에 생성되는 실리콘 산화막(디포지션)의 내플라즈마성을 향상시키는 것이 가능해진다. 그 결과, 산소 함유 가스와 실리콘 함유 가스의 가스 유량비를 1.7 이상으로 하는 방법과 비교하여, 치밀하고 고품질인 실리콘 산화막을 성막하여 내플라즈마성을 향상시키는 것이 가능해진다. 또한, 피처리체를 플라즈마 처리하기 전에 성막 공정을 행함으로써, 챔버내 부재의 내플라즈마성을 높이는 것이 가능해지고, 부재의 소모나 부재로부터의 오염물의 비산을 회피하는 것이 가능해진다.
또한, 본 실시형태에 의하면, 플라즈마 처리된 피처리체가 처리 챔버(1)의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 챔버내 부재의 표면으로부터 실리콘 산화막을 제거한다. 그 결과, 챔버내 부재의 표면을 청정화하는 것이 가능해진다.
또한, 본 실시형태에 의하면, 실리콘 산화막을 성막하는 성막 공정에 있어서, 실리콘 함유 가스의 유량을 150 sccm 이상으로 한다. 그 결과, 챔버내 부재의 표면에 생성되는 디포지션량에 관해, 균일성을 향상시키는 것이 가능해진다.
또한, 본 실시형태에 의하면, 실리콘 함유 가스는, SiF4 및 SiCl4 중 적어도 어느 하나를 포함한다. 그 결과, 챔버내 부재의 표면에 생성되는 실리콘 산화막(디포지션)의 플라즈마 내성을 향상시키는 것이 가능해진다.
또한, 본 실시형태에 의하면, 실리콘 산화막을 성막하는 성막 공정 후에, H2, CH4 및 C3H6 중 적어도 어느 하나를 포함하는 환원성 가스의 플라즈마에 의해, 실리콘 산화막을 개질하는 개질 공정을 더 포함한다. 그 결과, 실리콘 산화막 중의 잔류 할로겐의 양이 적어지기 때문에, 보다 치밀하고 고품질인 실리콘 산화막을 성막하여 내플라즈마성을 향상시키는 것이 가능해진다.
또한, 본 실시형태에 의하면, 실리콘 산화막을 성막하는 성막 공정 전에, 탄소 함유 가스의 플라즈마에 의해, 부재의 표면에 대하여 탄소 함유막을 성막하는 프리 성막 공정을 더 포함한다. 그 결과, 불소 함유 가스의 플라즈마에 의해 챔버내 부재의 표면으로부터 실리콘 산화막을 제거할 때에, 불소 함유 가스가 챔버내 부재의 표면에 접촉하지 않기 때문에, 보다 챔버내 부재의 표면의 변질 및 소모를 억제하는 것이 가능해진다.
또한, 본 실시형태에 의하면, 탄소 함유 가스는, CxHyFz〔식 중, x, y 및 z는 정수를 나타내고, (z-y)÷x는 2 이하〕로 표시되는 가스를 포함한다. 그 결과, 보다 챔버내 부재의 표면의 변질 및 소모를 억제하는 것이 가능해진다.
또한, 본 실시형태에 의하면, 탄소 함유 가스는, CH4, C4F8, CHF3, CH3F 및 C2H4 중 적어도 어느 하나를 포함한다. 그 결과, 보다 챔버내 부재의 표면의 변질 및 소모를 억제하는 것이 가능해진다.
또한, 본 실시형태에 의하면, 제거 공정은, 불소 함유 가스의 플라즈마에 의해 부재의 표면으로부터 실리콘 산화막을 제거하는 제1 제거 공정과, 산소 함유 가스의 플라즈마에 의해 부재의 표면으로부터 탄소 함유막을 제거하는 제2 제거 공정을 포함한다. 그 결과, 챔버내 부재의 표면을 보다 청정화하는 것이 가능해진다.
또한, 본 실시형태에 의하면, 피처리체를 플라즈마 처리하기 전에, 탄소 함유 가스, 및 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 산소 함유 가스 및 실리콘 함유 가스의 플라즈마에 의해, 챔버 내부의 부재의 표면에 대하여 탄소 및 실리콘 함유막을 성막한다. 그 결과, 보다 챔버내 부재의 표면의 변질 및 소모를 억제하는 것이 가능해진다.
또한, 본 실시형태에 의하면, 플라즈마 처리된 피처리체가 처리 챔버(1)의 외부에 반출된 후에, 산소 및 불소 함유 가스의 플라즈마에 의해 부재의 표면으로부터 탄소 및 실리콘 함유막을 제거한다. 그 결과, 챔버내 부재의 표면을 보다 효율적으로 청정화하는 것이 가능해진다.
또한, 본 실시형태에 의하면, 탄소 함유 가스는, CxHyFz〔식 중, x, y 및 z는 정수를 나타내고, (z-y)÷x는 2 이하〕로 표시되는 가스를 포함하고, 실리콘 함유 가스는 SiF4 및 SiCl4 중 적어도 어느 하나를 포함한다. 그 결과, 챔버내 부재의 표면에 생성되는 탄소 및 실리콘 함유막(디포지션)의 내플라즈마성을 향상시키고, 챔버내 부재의 표면의 변질 및 소모를 억제하는 것이 가능해진다.
또한, 본 실시형태에 의하면, 탄소 함유 가스는, CH4, C4F8, CHF3, CH3F 및 C2H4 중 적어도 어느 하나를 포함한다. 그 결과, 챔버내 부재의 표면에 생성되는 탄소 및 실리콘 함유막(디포지션)의 내플라즈마성을 향상시키고, 챔버내 부재의 표면의 변질 및 소모를 억제하는 것이 가능해진다.
또한, 본 실시형태에 의하면, 탄소 및 실리콘 함유막을 성막하는 성막 공정 후에, H2, CH4 및 C3H6 중 적어도 어느 하나를 포함하는 환원성 가스의 플라즈마에 의해, 탄소 및 실리콘 함유막을 개질하는 개질 공정을 더 포함한다. 그 결과, 탄소 및 실리콘 함유막 중의 잔류 할로겐의 양이 적어졌기 때문에, 보다 치밀하고 고품질인 탄소 및 실리콘 함유막을 성막하고, 챔버내 부재의 표면의 변질 및 소모를 억제하는 것이 가능해진다.
(다른 실시형태)
이상, 본 실시형태에 따른 플라즈마 처리 방법 및 플라즈마 처리 장치에 관해 설명했지만, 실시형태는 이것에 한정되는 것이 아니다. 이하에서는, 다른 실시형태에 관해 설명한다.
(바이어스 전압)
예컨대, 성막 공정에 있어서 바이어스 전압을 인가해도 좋다. 즉, 제어부(60)는, 성막 공정에 있어서, 처리 가스 공급원(15)으로부터 처리 챔버(1) 내부에 산소 함유 가스 및 실리콘 함유 가스를 공급하고, 제1 고주파 전원(10a)으로부터 처리 챔버(1) 내부에 플라즈마 생성용의 고주파 전력을 인가하여 산소 함유 가스 및 실리콘 함유 가스의 플라즈마를 생성한다. 이 때, 제어부(60)는, 제2 고주파 전원(10b)으로부터 배치대(2)에 이온 인입용의 고주파 전력을 인가함으로써, 배치대(2)에 대하여 바이어스 전압을 인가한다. 그렇게 하면, 플라즈마 중의 이온이 배치대(2)를 향해서 인입된다. 그 결과, 바이어스 전압을 인가하지 않는 방법과 비교하여, 부재 상의 막의 막두께를 보다 치밀하게 제어하는 것이 가능해진다.
1 : 처리 챔버 2 : 배치대
2a : 기재 2b : 냉매 유로
2c : 냉매 입구 배관 2d : 냉매 출구 배관
3 : 절연판 3a : 내벽 부재
4 : 지지대 5 : 포커스링
6 : 정전척 6a : 전극
6b : 절연체 10a : 제1 고주파 전원
10b : 제2 고주파 전원 15 : 처리 가스 공급원
16 : 샤워 헤드 16a : 본체부
16b : 상부 천장판 52 : 가변 직류 전원
60 : 제어부 61 : 프로세스 컨트롤러
62 : 사용자 인터페이스 63 : 기억부
71 : 배기구 72 : 배기관
73 : 배기 장치

Claims (18)

  1. 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 상기 산소 함유 가스 및 상기 실리콘 함유 가스의 플라즈마에 의해, 챔버의 내부의 부재의 표면에 대하여 실리콘 산화막을 성막하는 성막 공정과,
    상기 부재의 표면에 상기 실리콘 산화막이 성막된 후에, 상기 챔버의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정과,
    플라즈마 처리된 상기 피처리체가 상기 챔버의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 상기 부재의 표면으로부터 상기 실리콘 산화막을 제거하는 제거 공정과,
    상기 성막 공정 전에, 탄소 함유 가스의 플라즈마에 의해, 상기 부재의 표면에 대하여 탄소 함유막을 성막하는 프리 성막 공정과,
    상기 성막 공정 후에, H2, CH4 및 C3H6 중 적어도 어느 하나를 포함하는 환원성 가스의 플라즈마에 의해, 상기 실리콘 산화막을 개질하는 개질 공정
    을 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  2. 제1항에 있어서, 상기 성막 공정에서, 상기 실리콘 함유 가스의 유량이 150 sccm 이상인 것을 특징으로 하는 플라즈마 처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 실리콘 함유 가스는, SiF4 및 SiCl4 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  4. 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 상기 산소 함유 가스 및 상기 실리콘 함유 가스의 플라즈마에 의해, 챔버의 내부의 부재의 표면에 대하여 실리콘 산화막을 성막하는 성막 공정과,
    상기 부재의 표면에 상기 실리콘 산화막이 성막된 후에, 상기 챔버의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정과,
    플라즈마 처리된 상기 피처리체가 상기 챔버의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 상기 부재의 표면으로부터 상기 실리콘 산화막을 제거하는 제거 공정과,
    상기 성막 공정 전에, 탄소 함유 가스의 플라즈마에 의해, 상기 부재의 표면에 대하여 탄소 함유막을 성막하는 프리 성막 공정을 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  5. 제4항에 있어서, 상기 탄소 함유 가스는, CxHyFz〔식 중, x, y 및 z는 정수를 나타내고, (z-y)÷x는 2 이하〕로 표시되는 가스를 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  6. 제4항에 있어서, 상기 탄소 함유 가스는, CH4, C4F8, CHF3, CH3F 및 C2H4 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  7. 제4항에 있어서, 상기 부재의 표면으로부터의 상기 실리콘 산화막은, 상기 불소 함유 가스의 플라즈마에 의해 상기 부재의 표면으로부터 제거되고, 상기 탄소 함유막은, 산소 함유 가스의 플라즈마에 의해 상기 부재의 표면으로부터 제거되는 것을 특징으로 하는 플라즈마 처리 방법.
  8. 탄소 함유 가스, 및 실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 상기 산소 함유 가스 및 상기 실리콘 함유 가스의 플라즈마에 의해, 챔버의 내부의 부재의 표면에 대하여 탄소 및 실리콘 함유막을 성막하는 성막 공정과,
    상기 부재의 표면에 상기 탄소 및 실리콘 함유막이 성막된 후에, 상기 챔버의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정과,
    플라즈마 처리된 상기 피처리체가 상기 챔버의 외부에 반출된 후에, 산소 및 불소 함유 가스의 플라즈마에 의해 상기 부재의 표면으로부터 상기 탄소 및 실리콘 함유막을 제거하는 제거 공정
    을 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  9. 제8항에 있어서, 상기 탄소 함유 가스는, CxHyFz〔식 중, x, y 및 z는 정수를 나타내고, (z-y)÷x는 2 이하〕로 표시되는 가스를 포함하고, 상기 실리콘 함유 가스는, SiF4 및 SiCl4 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  10. 제8항에 있어서, 상기 탄소 함유 가스는, CH4, C4F8, CHF3, CH3F 및 C2H4 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  11. 제9항에 있어서, 상기 성막 공정 후에, H2, CH4 및 C3H6 중 적어도 어느 하나를 포함하는 환원성 가스의 플라즈마에 의해, 상기 탄소 및 실리콘 함유막을 개질하는 개질 공정을 더 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  12. 피처리체를 플라즈마 처리하기 위한 챔버와,
    상기 챔버의 내부를 감압하기 위한 배기부와,
    상기 챔버의 내부에 처리 가스를 공급하기 위한 가스 공급부와,
    실리콘 함유 가스에 대한 산소 함유 가스의 유량비가 0.2∼1.4인 상기 산소 함유 가스 및 상기 실리콘 함유 가스의 플라즈마에 의해, 상기 챔버의 내부의 부재의 표면에 대하여 실리콘 산화막을 성막하는 성막 공정과, 상기 부재의 표면에 상기 실리콘 산화막이 성막된 후에, 상기 챔버의 내부에 반입된 피처리체를 처리 가스의 플라즈마에 의해 플라즈마 처리하는 플라즈마 처리 공정과, 플라즈마 처리된 상기 피처리체가 상기 챔버의 외부에 반출된 후에, 불소 함유 가스의 플라즈마에 의해 상기 부재의 표면으로부터 상기 실리콘 산화막을 제거하는 제거 공정과, 성막 공정 전에, 탄소 함유 가스의 플라즈마에 의해, 상기 부재의 표면에 대하여 탄소 함유막을 성막하는 프리 성막 공정과, 상기 성막 공정 후에, H2, CH4 및 C3H6 중 적어도 어느 하나를 포함하는 환원성 가스의 플라즈마에 의해, 상기 실리콘 산화막을 개질하는 개질 공정을 실행하도록 구성된 제어부
    를 구비한 것을 특징으로 하는 플라즈마 처리 장치.
  13. 삭제
  14. 제1항에 있어서, 상기 제거 공정은, 상기 불소 함유 가스의 플라즈마에 의해 상기 부재의 표면으로부터 상기 실리콘 산화막을 제거하는 제1 제거 공정과, 산소 함유 가스의 플라즈마에 의해 상기 부재의 표면으로부터 상기 탄소 함유막을 제거하는 제2 제거 공정을 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  15. 제1항에 있어서, 실리콘 함유 가스는 SiCl4를 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  16. 제1항에 있어서, 상기 성막 공정은 이온 인입용 고주파 전력의 인가 단계를 포함하지 않는 것을 특징으로 하는 플라즈마 처리 방법.
  17. 제1항에 있어서, 상기 제거 공정은 이온 인입용 고주파 전력의 인가 단계를 포함하지 않는 것을 특징으로 하는 플라즈마 처리 방법.
  18. 제1항에 있어서, 상기 개질 공정은 이온 인입용 고주파 전력의 인가 단계를 포함하지 않는 것을 특징으로 하는 플라즈마 처리 방법.
KR1020167030631A 2014-06-02 2015-05-20 플라즈마 처리 방법 및 플라즈마 처리 장치 KR102342711B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2014-114336 2014-06-02
JP2014114336 2014-06-02
JPJP-P-2014-206666 2014-10-07
JP2014206666A JP6360770B2 (ja) 2014-06-02 2014-10-07 プラズマ処理方法及びプラズマ処理装置
PCT/JP2015/064495 WO2015186525A1 (ja) 2014-06-02 2015-05-20 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20170009843A KR20170009843A (ko) 2017-01-25
KR102342711B1 true KR102342711B1 (ko) 2021-12-22

Family

ID=54766600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167030631A KR102342711B1 (ko) 2014-06-02 2015-05-20 플라즈마 처리 방법 및 플라즈마 처리 장치

Country Status (7)

Country Link
US (1) US10068778B2 (ko)
JP (1) JP6360770B2 (ko)
KR (1) KR102342711B1 (ko)
CN (1) CN106463389B (ko)
SG (1) SG11201609143TA (ko)
TW (1) TWI661461B (ko)
WO (1) WO2015186525A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6456893B2 (ja) * 2016-09-26 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体および基板処理装置
JP6723659B2 (ja) * 2017-01-12 2020-07-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6851217B2 (ja) 2017-02-16 2021-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6963900B2 (ja) * 2017-03-10 2021-11-10 東京エレクトロン株式会社 成膜方法
JP6924943B2 (ja) * 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
US10923328B2 (en) * 2017-06-21 2021-02-16 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
JP6952542B2 (ja) * 2017-06-21 2021-10-20 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP6902941B2 (ja) * 2017-06-29 2021-07-14 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7130548B2 (ja) * 2018-07-30 2022-09-05 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7190938B2 (ja) * 2019-02-27 2022-12-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7220626B2 (ja) * 2019-06-18 2023-02-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7241627B2 (ja) * 2019-07-05 2023-03-17 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理装置
US11348783B2 (en) * 2019-09-05 2022-05-31 Applied Materials, Inc. Methods and apparatus for dynamical control of radial uniformity with two-story microwave cavities
US11430654B2 (en) * 2019-11-27 2022-08-30 Applied Materials, Inc. Initiation modulation for plasma deposition
KR20220033742A (ko) * 2020-09-10 2022-03-17 주식회사 테스 식각 물질로부터 장치를 보호하는 방법 및 산화막 형성 방법
US11674222B2 (en) * 2020-09-29 2023-06-13 Applied Materials, Inc. Method of in situ ceramic coating deposition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017479A (ja) * 2001-06-29 2003-01-17 Tokyo Electron Ltd プリ・コート方法、処理方法及びプラズマ装置
US20050221020A1 (en) 2004-03-30 2005-10-06 Tokyo Electron Limited Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
JP2013004777A (ja) * 2011-06-17 2013-01-07 Renesas Electronics Corp 半導体装置の製造方法および成膜装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244730A (en) * 1991-04-30 1993-09-14 International Business Machines Corporation Plasma deposition of fluorocarbon
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US5846373A (en) * 1996-06-28 1998-12-08 Lam Research Corporation Method for monitoring process endpoints in a plasma chamber and a process monitoring arrangement in a plasma chamber
EP0933806A4 (en) * 1996-11-14 2003-01-22 Tokyo Electron Ltd CLEANING A PLASMA APPARATUS AND TREATMENT
JP3323764B2 (ja) * 1996-11-14 2002-09-09 東京エレクトロン株式会社 処理方法
US6451686B1 (en) * 1997-09-04 2002-09-17 Applied Materials, Inc. Control of semiconductor device isolation properties through incorporation of fluorine in peteos films
US6071573A (en) * 1997-12-30 2000-06-06 Lam Research Corporation Process for precoating plasma CVD reactors
JP3112880B2 (ja) * 1998-02-06 2000-11-27 鹿児島日本電気株式会社 Ｃｖｄ装置のクリーニング方法
JP3601988B2 (ja) * 1999-01-04 2004-12-15 株式会社東芝 絶縁膜の形成方法
US6790374B1 (en) * 1999-11-18 2004-09-14 Chartered Semiconductor Manufacturing Ltd. Plasma etch method for forming plasma etched silicon layer
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
WO2005098922A1 (ja) * 2004-03-31 2005-10-20 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
US7578258B2 (en) * 2006-03-03 2009-08-25 Lam Research Corporation Methods and apparatus for selective pre-coating of a plasma processing chamber
KR100755116B1 (ko) * 2006-08-01 2007-09-04 동부일렉트로닉스 주식회사 Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법
US20080118663A1 (en) * 2006-10-12 2008-05-22 Applied Materials, Inc. Contamination reducing liner for inductively coupled chamber
JP4755963B2 (ja) * 2006-10-30 2011-08-24 株式会社東芝 半導体装置の製造方法
US7659184B2 (en) * 2008-02-25 2010-02-09 Applied Materials, Inc. Plasma immersion ion implantation process with chamber seasoning and seasoning layer plasma discharging for wafer dechucking
KR20100033091A (ko) * 2008-09-19 2010-03-29 한국전자통신연구원 화학기상증착법에 의한 비정질 실리콘 박막의 증착방법
JP2010087187A (ja) * 2008-09-30 2010-04-15 Tokyo Electron Ltd 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
US8563090B2 (en) * 2008-10-16 2013-10-22 Applied Materials, Inc. Boron film interface engineering
EP2251452B1 (en) * 2009-05-13 2018-07-18 SiO2 Medical Products, Inc. Pecvd apparatus for vessel coating
US7985188B2 (en) * 2009-05-13 2011-07-26 Cv Holdings Llc Vessel, coating, inspection and processing apparatus
JP2011029598A (ja) * 2009-06-30 2011-02-10 Hitachi Kokusai Electric Inc 基板処理方法及び基板処理装置
JP2011146596A (ja) * 2010-01-15 2011-07-28 Renesas Electronics Corp 半導体装置の製造方法、半導体装置、及び半導体製造装置
JP5450187B2 (ja) * 2010-03-16 2014-03-26 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
CN102903613B (zh) * 2011-07-25 2016-05-18 中国科学院微电子研究所 消除接触孔工艺中桥接的方法
KR20140110080A (ko) * 2012-01-09 2014-09-16 어플라이드 머티어리얼스, 인코포레이티드 열화를 방지하기 위해 ｕｖ 챔버 광학 컴포넌트들을 시즈닝하기 위한 방법
WO2014116304A2 (en) * 2012-08-23 2014-07-31 Applied Materials, Inc. Method and hardware for cleaning uv chambers
SG11201503321XA (en) * 2012-10-30 2015-05-28 Air Liquide Fluorocarbon molecules for high aspect ratio oxide etch
US20140272184A1 (en) * 2013-03-13 2014-09-18 Applied Materials, Inc. Methods for maintaining clean etch rate and reducing particulate contamination with pecvd of amorphous silicon filims
KR101514801B1 (ko) * 2013-06-25 2015-04-24 (주)파인텍 과불화화합물의 분리 및 재활용시스템
US20150107618A1 (en) * 2013-10-21 2015-04-23 Applied Materials, Inc. Oxygen containing plasma cleaning to remove contamination from electronic device components
US9745658B2 (en) * 2013-11-25 2017-08-29 Lam Research Corporation Chamber undercoat preparation method for low temperature ALD films
WO2015122981A1 (en) * 2014-02-11 2015-08-20 Applied Materials, Inc. Cleaning process for cleaning amorphous carbon deposition residuals using low rf bias frequency applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017479A (ja) * 2001-06-29 2003-01-17 Tokyo Electron Ltd プリ・コート方法、処理方法及びプラズマ装置
US20050221020A1 (en) 2004-03-30 2005-10-06 Tokyo Electron Limited Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
JP2013004777A (ja) * 2011-06-17 2013-01-07 Renesas Electronics Corp 半導体装置の製造方法および成膜装置

Also Published As

Publication number Publication date
US10068778B2 (en) 2018-09-04
SG11201609143TA (en) 2016-12-29
TW201611080A (zh) 2016-03-16
US20170076956A1 (en) 2017-03-16
JP2016012712A (ja) 2016-01-21
CN106463389B (zh) 2019-11-19
CN106463389A (zh) 2017-02-22
KR20170009843A (ko) 2017-01-25
TWI661461B (zh) 2019-06-01
JP6360770B2 (ja) 2018-07-18
WO2015186525A1 (ja) 2015-12-10

Similar Documents

Publication Publication Date Title
KR102342711B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR102340222B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR102441116B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR102094833B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR102099408B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR102482619B1 (ko) 에칭 방법
TW202343572A (zh) 電漿處理裝置
JP6151215B2 (ja) プラズマエッチング方法
WO2014034396A1 (ja) プラズマ処理方法、及びプラズマ処理装置
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
KR20150066519A (ko) 플라즈마 에칭 방법
US9147556B2 (en) Plasma processing method and plasma processing apparatus
US11251048B2 (en) Plasma processing method and plasma processing apparatus
TW201829835A (zh) 被處理體之處理方法

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
X701 Decision to grant (after re-examination)
GRNT Written decision to grant