CN101504915A - 等离子体蚀刻方法和等离子体蚀刻装置 - Google Patents

等离子体蚀刻方法和等离子体蚀刻装置 Download PDF

Info

Publication number
CN101504915A
CN101504915A CNA2009100053243A CN200910005324A CN101504915A CN 101504915 A CN101504915 A CN 101504915A CN A2009100053243 A CNA2009100053243 A CN A2009100053243A CN 200910005324 A CN200910005324 A CN 200910005324A CN 101504915 A CN101504915 A CN 101504915A
Authority
CN
China
Prior art keywords
gas
container handling
plasma
etching
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100053243A
Other languages
English (en)
Other versions
CN101504915B (zh
Inventor
坂尾洋介
上打田内健介
清水昭贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101504915A publication Critical patent/CN101504915A/zh
Application granted granted Critical
Publication of CN101504915B publication Critical patent/CN101504915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D5/00—Condensation of vapours; Recovering volatile solvents by condensation
    • B01D5/0078—Condensation of vapours; Recovering volatile solvents by condensation characterised by auxiliary systems or arrangements
    • B01D5/009—Collecting, removing and/or treatment of the condensate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D17/00—Separation of liquids, not provided for elsewhere, e.g. by thermal diffusion
    • B01D17/02—Separation of non-miscible liquids
    • B01D17/0208—Separation of non-miscible liquids by sedimentation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D5/00—Condensation of vapours; Recovering volatile solvents by condensation
    • B01D5/0033—Other features
    • B01D5/0051—Regulation processes; Control systems, e.g. valves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D5/00—Condensation of vapours; Recovering volatile solvents by condensation
    • B01D5/0057—Condensation of vapours; Recovering volatile solvents by condensation in combination with other processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2257/00—Components to be removed
    • B01D2257/70—Organic compounds not provided for in groups B01D2257/00 - B01D2257/602
    • B01D2257/708—Volatile organic compounds V.O.C.'s

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Thermal Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种等离子体蚀刻方法和等离子体蚀刻装置，能够控制蚀刻率的轮廓，能够抑制因处理容器等被蚀刻而引起的颗粒的产生。每当实施清洁工序(a)，利用使该清洁气体等离子体化得到的等离子体除去附着在处理容器(2)内的附着物；成膜工序(b)，利用使含碳和氟的成膜气体等离子体化得到的等离子体，在处理容器内部的暴露于等离子体的部位形成CF膜；蚀刻工序(c)，将晶片W载置在处理容器内的载置台上，利用使蚀刻气体等离子体化得到的等离子体对晶片W进行蚀刻；和在该蚀刻工序(c)之后将晶片W从处理容器搬出的工序(d)时，在工序(d)结束之后进行上述工序(a)～(d)。

Description

等离子体蚀刻方法和等离子体蚀刻装置
技术领域
本发明涉及对基板进行等离子体蚀刻的技术。
背景技术
例如，在半导体晶片W(以下称为“晶片”)、FPD基板等的半导体基板的制造工序中，具有在减压氛围下对基板实施蚀刻处理的工序。参照图13对进行该工序的等离子体蚀刻装置的一个例子进行简单说明，在该图中，标号1表示真空腔室，在该真空腔室1的内部设置有用于载置基板例如晶片W的载置台11，并且以与该载置台11相对的方式设置有作为等离子体产生用的上部电极的处理气体供给部12。从处理气体供给部12向真空腔室1内供给处理气体，经由排气流路通过图未示出的真空泵对真空腔室1内进行抽真空，另一方面，通过从高频电源14向上述处理气体供给部12施加高频电力，在晶片W的上方的空间形成处理气体的等离子体，由此进行对晶片W的蚀刻处理。此时，通过内置于上述载置台11内的图未示出的调温单元对晶片的温度进行调整。
然而，当进行蚀刻处理时，根据膜种类的不同，例如如图14所示，存在与晶片W的中央相比，外缘区域的蚀刻率较大的情况，此时，在晶片W的外缘区域，易于发生侧面蚀刻(side etching)，蚀刻形状的垂直性恶化。作为这种倾向变大的例子，公知有在栅极构造的空间(space)中使用的例如由多晶硅构成的栅极电极、抗蚀剂的反射防止膜等。晶片W的外缘区域的蚀刻率较大的理由被认为是：在真空腔室1的内部，与中央部相比靠近侧壁的区域一方，通过蚀刻气体的等离子体化而生成的活性种较多。图14中的P是模式表示等离子体的状态。
另一方面，在上述蚀刻装置中，为了控制晶片W的面内的蚀刻率，确保上述蚀刻率的期望的轮廓特征(即分布图)(profile)而提出有各种方法。上述期望的轮廓(分布图)之一是在晶片W的整个面内得到均匀的蚀刻率，因此，例如如专利文献1中所述，揭示有下述各种方案：设置在载置台11中的晶片W的周边区域的聚焦环的结构，通过内置于上述载置台11内的调温单元来控制晶片温度使其在中央区域与外缘区域中变化的结构，对来自于处理气体供给部12的处理气体的供给量进行控制使其在晶片的中央区域和外缘区域中变化的结构，而且，如专利文献2中所述的对处理气体供给部的形状进行改进的结构等。
然而，对上述载置台11的温度进行控制的方法在能够控制的温差方面存在界限，对于控制上述处理气体的供给量的方法，得到的上述蚀刻率的轮廓(分布图)的变化小。此外，对于专利文献1、专利文献2的方法，尽管根据成为蚀刻对象的膜的种类能够得到良好的结果，但是存在对于上述栅极电极、反射防止膜的蚀刻等已经达到极限的问题。
此外，上述真空腔室1由铝等构成，在进行上述蚀刻处理时，真空腔室1本身、设置在其内部的载置台11、聚焦环等的构成部件均暴露在等离子体中，与蚀刻气体的活性种接触。因此，在反复进行蚀刻处理中，至上述真空腔室1的内面、上述构成部件(部分)的外面均被蚀刻而飞散，从而成为颗粒产生的原因。因此，对于真空腔室1的内壁面、载置台11的侧面周围部分等、在真空腔室1的内壁有可能被等离子体蚀刻的部件，通过利用Y(氧化钇(yttria))对其表面进行涂敷，以此来防止因上述蚀刻引起的颗粒的污染。然而，有时蚀刻条件改变，氧化钇本身也被蚀刻，有可能发生晶片W的氧化钇污染。此时，研究出下述对策，即，通过对涂敷于真空腔室1等上的氧化钇进行加热，或者照射激光，使氧化钇表面致密硬化，变得难以被蚀刻，但是现状是该方法至今仍然没有被实用化。此外，若真空腔室1、上述构成部件因蚀刻而被消耗，则其寿命变短，因此，产生交换周期变早，单位时间的部件(parts)成本(COC)变高，从而导致装置变为高价的问题。
专利文献1：日本特开2005—033062号公报
专利文献2：日本特开2007—227829号公报
发明内容
本发明是为了解决上述问题而提出的，其目的在于提供一种技术，其能够控制上述蚀刻率的轮廓，使蚀刻率在与基板的中央部相比更靠外侧的外缘中变小，此外能够抑制因处理容器或者处理容器内部的构成部件被蚀刻而引起的颗粒的产生。
本发明的等离子体蚀刻方法，其特征在于，包括：
清洁工序(a)，向处理容器内供给清洁气体，利用使该清洁气体等离子体化得到的等离子体除去附着在所述处理容器内的附着物；
成膜工序(b)，接着向所述处理容器内供给含有碳和氟的成膜气体，利用使该成膜气体等离子体化得到的等离子体，在所述处理容器内形成含有碳和氟的膜；
蚀刻工序(c)，接着将基板载置在所述处理容器内的载置台上，向该处理容器内供给蚀刻气体，利用使该蚀刻气体等离子体化得到的等离子体对所述基板进行蚀刻；和
在该蚀刻工序(c)之后将基板从所述处理容器搬出的工序(d)，
在所述搬出基板的工序(d)结束之后，进行所述工序(a)～(d)。
此处，所述成膜工序(b)通过将样品基板载置于所述载置台上来进行也可以。此外，在对一个基板进行完所述蚀刻工序(c)之后，进行所述清洁工序(a)也可以。此时作为所述清洁气体，可以为氧气、或者氧气与SF6气体的混合气体、或者氧气与NF3气体的混合气体。此外，所述成膜气体可以为CxFyHz气体，其中，x、y为1以上的整数，z为0或者1以上的整数。所述附着物包括在处理容器内形成的含有碳和氟的膜。
本发明的等离子体蚀刻装置，其特征在于，包括：
在所述处理容器内使气体等离子体化的等离子体产生单元；
向所述处理容器内供给用于除去附着在该处理容器内的附着物的清洁气体的单元；
为了在所述处理容器内形成含有碳和氟的膜而向该处理容器内导入含有碳和氟的成膜气体的单元；
向所述处理容器内供给用于对载置于该处理容器内的载置台上的基板进行蚀刻的蚀刻气体的单元；和
进行控制的单元，对所述各单元进行控制，以进行下述各步骤：在处理容器内使所述清洁气体等离子体化，除去所述附着物的步骤；接着在所述处理容器内使所述成膜气体等离子体化，在所述处理容器内形成含有碳和氟的膜的步骤；接着在处理容器内使所述蚀刻气体等离子体化对载置于所述载置台上的基板进行蚀刻的步骤；和接着进行从所述处理容器搬出基板的步骤，在搬出所述基板后，进行上述一系列的步骤。
此处，所述处理容器的内壁面以及载置台的侧而也可以通过氧化钇而被涂敷。此外，作为所述清洁气体可以为氧气、或者氧气与SF6气体的混合气体、或者氧气与NF3气体的混合气体，作为所述成膜气体可以为CxFyHz气体，其中，x、y为1以上的整数，z为0或者1以上的整数。
此外，本发明的存储介质，应用于于等离子体蚀刻装置，存储有在计算机中动作的计算机程序，所述计算机程序以实施上述等离子体蚀刻方法的任意之一的方式来组合步骤组。
根据本发明，因为是在处理容器内形成有含碳和氟的膜之后，再对基板实施蚀刻处理，所以，通过蚀刻气体被等离子体化而生成的活性种，与形成于上述处理容器的侧壁的内面上的含碳和氟的膜反应。由此，在处理容器内部接近侧壁的区域，通过与上述含有碳和氟的膜反应而消耗上述活性种，由此，能够降低在基板的蚀刻中所使用的量，控制上述蚀刻率的轮廓，使蚀刻率在与基板的中央部相比更靠外侧的外缘中变小。由此，在对于例如栅极氧化膜等，具有蚀刻率在与基板的中央部相比更靠外侧的外缘区域中变高倾向的膜的蚀刻中，能够很容易地实现用于提高蚀刻率的面内均匀性的蚀刻条件的控制。
此外，通过在处理容器内形成含碳和氟的膜，使得在蚀刻处理时，能够抑制处理容器的内壁面、载置台等的构成部件的外表面直接暴露在蚀刻气体的活性种中，保护处理容器内壁面等免受蚀刻气体的溅射。因此，能够抑制形成处理容器等的金属被蚀刻而飞散，并且再次附着在基板上污染基板，能够实现处理容器、上述构成部件的长寿命化。
附图说明
图1是表示本发明的蚀刻处理装置的一个例子的截面图。
图2是表示本发明的蚀刻处理方法的工序图。
图3是表示本发明的蚀刻处理方法的工序图。
图4是表示本发明的蚀刻处理方法的工序图。
图5是用于说明本发明的蚀刻处理方法的作用的说明图。
图6表示的是用于确认本发明的效果而进行的实施例的条件的说明图。
图7表示的是在上述实施例中测定的蚀刻率的轮廓的特性图。
图8表示的是在上述实施例中测定的蚀刻率的轮廓的特性图。
图9表示的是在上述实施例中测定的蚀刻率的轮廓的特性图。
图10表示的是在上述实施例中测定的蚀刻率的轮廓的特性图。
图11表示的是在上述实施例中测定的蚀刻率的轮廓的特性图。
图12表示的是在上述实施例中测定的钇的数量的特性图。
图13表示的是现有的蚀刻处理装置的截面图。
图14是用于说明现有的蚀刻处理方法的作用的说明图。
标号说明
2：处理容器；24：真空排气单元；3：载置台；4：上部电极；45：气体供给系统；52：真空排气单元；55：高频电源；66：压力检测单元；W：半导体晶片
具体实施方式
首先，对本发明的蚀刻方法进行简单说明。对于本发明，当在处理容器2的内部对基板例如晶片W进行等离子体蚀刻时，首先进行用于除去附着在处理容器2的内部的附着物的清洁工序。该清洁工序如下述这样进行，即，向上述处理容器2内供给清洁气体，使该清洁气体等离子体化，利用该等离子体分解上述附着物从而将其除去。此处，上述附着物指的是，形成于后述的处理容器2的内面、处理容器2内的构成部件的外面的含有碳和氟的膜，进行晶片W的蚀刻处理时附着的附着物。此外，作为上述清洁气体，能够使用O2气体(氧气)、O2气体与SF6气体的混合气体、或者O2气体与NF3气体的混合气体等。
接着，对上述处理容器2的内部的暴露于等离子体中的部位进行含有碳和氟的膜的成膜的成膜工序。该成膜工序通过向处理容器2的内部供给含有碳和氟的成膜气体，使该成膜气体等离子体化来进行，由此，在上述处理容器2的内部中的与上述成膜气体接触的部分，即处理容器2的内壁面、图未示出的晶片W的载置台、聚焦环等的构成部件的外面形成含有碳和氟的膜21。以下，在本发明中，上述含有碳和氟的膜21称为CF膜(添加氟的碳膜)。作为上述成膜气体可以使用CxFyHz(x、y为1以上的整数，z为0或者1以上的整数)气体例如CHF3气体、CH2F2气体、CH3F气体，既可以单独使用这些气体，也可以组合这些气体中的两种来使用，也可以全部都使用。此外，也可以在这些气体中混合C4F8气体、He气体来使用。
接着，将晶片W载置于上述处理容器2的内部，对上述晶片W进行蚀刻工序。在该蚀刻工序中，通过向上述处理容器2的内部供给蚀刻气体，使该蚀刻气体等离子体化来进行。作为蚀刻对象的膜，例如有由多晶硅构成的栅极电极、抗蚀剂的反射防止膜。此外，作为蚀刻气体，使用与在上述成膜工序中形成于处理容器2的内部的CF膜21反应，不会对上述晶片W表面的膜的蚀刻处理造成恶劣影响的气体。例如，当对SiN膜进行蚀刻时，组合使用CF4气体、CH3F气体、Ar气体，当对由多晶硅构成的栅极电极进行蚀刻时，使用HBr气体、O2气体等。
接着，参照图1对实施本发明的等离子体蚀刻方法的等离子体蚀刻装置的一个例子进行说明。图1所示的等离子体蚀刻装置包括：由真空腔室构成的处理容器2；配置在该处理容器2内的底面中央的载置台3；以及按照与载置台3相对的方式设置在该载置台3的上方的上部电极4。
上述处理容器2接地，此外，处理容器2的底面的排气口22经由排气管23与真空排气单元24连接。该真空排气单元24与图未示出的压力调整部连接，由此，构成为能够将处理容器2内维持在期望的真空度。在处理容器2的壁面上设置有晶片W的搬送口25，该搬送口25构成为能够通过门阀G进行开闭。
上述载置台3由下部电极31以及从下方支撑该下部电极31的支撑体32构成，经由绝缘部件33配置在处理容器2的底面。在载置台3的上部设置有静电卡盘34，通过从高压直流电源35施加电压将晶片W静电吸附在载置台3上。此外，载置台3内置有与电源36a连接的加热器36，构成为能够对载置台3上的晶片W进行加热。而且，在载置台3内形成有规定的调温介质通过的调温流路37，能够在进行蚀刻时将晶片W维持在设定温度。
此外，在载置台3的内部形成有将He气体(氦气)等热传导性气体作为背侧气体(backside gas)进行供给的气体流路38，该气体流路38在载置台3的上面的多处进行开口。这些开口部与设置在上述静电卡盘34上的贯通孔34a连通。
上述下部电极31经由高通滤波器(HPF)51接地，经由匹配器53例如与频率为13.56MHz的高频电源52连接。从该高频电源52供给的高频为通过向晶片W施加偏置电力将等离子体中的离子引向晶片W的高频。此外，在下部电极31的外周缘以包围静电卡盘34的方式配置有聚焦环39，在等离子体产生时，通过该聚焦环39使等离子体向载置台3上的晶片W收束。
上部电极4形成为中空状，在其下面例如均等地配置有用于向处理容器2内分散供给处理气体的多个孔41从而构成为气体喷淋头。此外，在上部电极4的上面中央配置有作为气体供给流路的气体导入管42，该气体导入管42通过绝缘部件43贯通处理容器2的上面中央。该气体导入管42在上游侧例如分支成3根而形成分支管42A～42C，分别经由阀门VA～VC和流量控制部43A～43C与气体供给源44A～44C连接。该阀门VA～VC、流量控制部43A～43C构成气体供给系统45，能够通过来自于后述的控制部100的控制信号对各气体供给源44A～44C的气体流量以及供给切断进行控制。其中，在该例子中，气体供给源44A、气体供给源44B、气体供给源44C分别为清洁气体供给源、成膜气体(CfxHy气体)供给源、蚀刻气体供给源。此外，气体供给源44A、阀门VA、流量控制部43A相当于向处理容器2内供给清洁气体的单元，气体供给源44B、阀门VB、流量控制部43B相当于向处理容器2内供给成膜气体的单元，气体供给源44C、阀门VC、流量控制部43C相当于向处理容器2内供给蚀刻气体的单元。
上部电极4经由低通滤波器(LPF)54接地，经由匹配器56与比高频电源部52的频率更高频率例如60MHz的高频电源部55连接。来自于与上部电极4连接的高频电源部55的高频，成为用于使清洁气体、成膜气体、蚀刻气体等离子体化的等离子体产生单元。
上述处理容器2的内壁面、载置台3、聚焦环39等的构成部件的外面等的、在处理容器2的内部暴露于等离子体中的部分，其表面通过Y(氧化钇(yttria))而被涂敷(即涂敷有Y(氧化钇(yttria))。该氧化钇涂敷通过以喷溅状向例如上述处理容器2的内壁面、上述构成部件的外面全体喷镀氧化钇来进行。
此外，该等离子体蚀刻装置设置有例如由计算机构成的控制部100。该控制部100具有程序、存储器、CPU构成的数据处理部等，在上述程序内组装有命令，使得能够从控制部100向等离子体蚀刻装置的各部发送控制信号，进行后述的各步骤，由此对晶片W实施等离子体处理。此外，例如在存储器中具有用于写入处理压力、处理时间、气体流量、电力值等的处理参数值的区域，CPU在实施程序的各命令时读出这些处理参数，向该等离子体蚀刻装置的各部位发送与该参数值对应的控制信号。该程序(也包括与处理参数的输入操作、显示有关的程序)存储在计算机存储介质例如软盘、光盘、MO(光磁盘)等的图未示出的存储部中而被安装在控制部100中。
接着，使用上述等离子体蚀刻装置，参照图2～图4，对于本发明的等离子体蚀刻方法的实施方式，以对形成于晶片W表面的SiN膜进行蚀刻的情况为例进行说明。首先，打开门阀G向处理容器2内利用图未示出的搬送机构搬入300mm(12英寸)尺寸的样品晶片(dummywafer)DW(步骤S1、图3(a))。在该晶片DW水平载置于载置台3上之后，将晶片W静电吸附在载置台3上。然后，使搬送机构从处理容器2退去，关闭门阀G，接着从气体流路38供给背侧气体(backside
gas)。之后进行以下的步骤。
(步骤S2：处理容器内的清洁处理)
如图3(b)所示，通过真空排气单元24经由排气管23对处理容器2内进行排气，由此将处理容器2内维持在规定的真空度例如13.3Pa(100mTorr)，之后，从气体供给系统45供给清洁气体例如O2气体和SF6气体的混合气体，以O2气体/SF6气体＝300sccm/300sccm的流量、以30秒的时间进行供给。另一方面，向上部电极4供给频率为60MHz、1000W的高频，使上述清洁气体等离子体化。
此时，在处理容器2的内壁面、载置台3等的构成部件的外面，附着有由在上次的晶片W的蚀刻处理时形成于处理容器2内的CF膜21、在蚀刻处理时产生的物质等构成的附着物。另一方面，在上述等离子体中，含有氧的活性种，若上述附着物暴露在活性种氛围中，则上述附着物通过氧的活性种而被分解，与处理容器2的氛围一起经由排气管23被排向处理容器2的外部，由此，将处理容器2内的附着物除去。
(步骤S3：向处理容器2内的CF膜的成膜处理)
如图3(c)所示，利用真空排气单元24经由排气管23对处理容器2内进行排气，由此将处理容器2内维持在规定的真空度例如26.7Pa(200mTorr)，之后，从气体供给系统45分别以250sccm、140sccm的流量、例如以90秒的时间供给成膜气体例如CF4气体、CH3F气体。另一方面，向上部电极4供给频率为60MHz、600W的高频，使上述成膜气体等离子体化。
在上述等离子体中，含有碳和氟和氢的活性种，在处理容器2内的暴露在等离子体中的区域、即处理容器2的内壁面、载置台3等的构成部件的外面形成CF膜21。之后，将样品晶片DW搬出处理容器2(步骤S4、图4(a))，接着，将制品晶片W搬入处理容器2内，如上述说明的那样将其静电吸附在载置台3上(步骤S5、图4(b))。
(步骤S6：制品晶片W的蚀刻)
如图4(c)所示，利用真空排气单元24经由排气管23对处理容器2内进行排气，由此将处理容器2内维持在规定的真空度例如2.67Pa(20mTorr)，之后，从气体供给系统45供给蚀刻气体例如CF4气体、CH3F气体、Ar气体，分别以250sccm、70sccm、200sccm的流量、例如以30秒的时间进行供给。另一方面，向上部电极4供给频率为60MHz、700W的高频，使上述成膜气体等离子体化，并且向载置台(下部电极)3供给频率为13.56MHz、550W的高频。
在上述等离子体中，含有碳和氟和氢的活性种，由此，晶片W表面的SiN膜与上述活性种反应进行蚀刻处理。此时，在上述成膜工序中形成于处理容器2的内部的CF膜21因为与蚀刻气体成分相同，所以即便暴露在蚀刻气体的等离子体中，也不会发生在处理容器2中与蚀刻气体不同的成分飞散而给上述蚀刻处理带来恶劣影响。
在这样对制品晶片W进行完蚀刻处理后，将制品晶片W从处理容器2搬出(步骤S7)，结束对该制品晶片W的处理。接着，在对接下来的品片W进行处理时，再次将样品晶片DW搬入到处理容器2内，实施步骤S1～S7。这样，每次在对一个晶片W进行处理时，反复进行处理容器2的清洁处理→向处理容器2的CF膜的成膜处理→对制品晶片W的蚀刻处理。
在这种方法中，因为在处理容器2的内壁面形成有CF膜21，所以，如后述实施例中清楚地所述，能够控制晶片W面内的蚀刻率的轮廓(分布图)。即，通过改变成膜气体的种类、成膜时间、成膜气体的流量比等的成膜条件，改变得到的蚀刻率的轮廓(分布图)，所以，如现有技术中那样的在处理容器2的内壁面没有形成CF膜21的情况下，对于在比晶片W的中心更靠外的外缘区域中蚀刻率变高的处理，能够通过本发明那样在处理容器2的内壁面形成CF膜21，使该成膜条件最优化，不改变晶片W的蚀刻处理本身，统一晶片W的中心和外缘区域的蚀刻率。
对该理由进行如下推测。即，因为在上述处理容器2的侧壁形成有CF膜21，所以该CF膜21与通过蚀刻气体的等离子体化得到的上述活性种反应而被消耗。此外，若改变成膜气体的种类、成膜气体的流量比等的成膜条件，则处理容器2内的上述活性种的生成状态不同，推测原本在与处理容器2的中央相比更靠近侧壁的区域中活性种的量变多，上述活性种的量在整个处理容器2的中央与接近侧壁的区域大致保持均匀，上述活性种的量在处理容器2的中央一方与接近侧壁的区域相比变多。由此，根据成膜条件，在处理容器2的侧壁附近，使给予晶片W的蚀刻的活性种的量变少，能够得到在与晶片W的中央相比更靠近外侧的外缘中蚀刻率减小的上述蚀刻率的轮廓(分布图)。
因此，使得例如在如栅极电极、反射防止膜那种具有与晶片W的中央相比外缘区域的蚀刻率高的倾向的膜的蚀刻中，使用于提高蚀刻率的面内均匀性的蚀刻条件的控制变得容易。即，通过调整成膜条件而能够很容易得到原本控制困难的、与晶片W的中央相比在外缘中蚀刻率小的轮廓(分布图)，因此，除了该控制之外，通过进一步控制使蚀刻气体的供给量在晶片W面内变化，使载置台的温度在晶片W面内变化等的其它条件，结果能够很容易确保面内均匀性高的蚀刻率。
此外，在对晶片W进行蚀刻处理之前，因为在处理容器2内部中的暴露于等离子体的部位形成有CF膜21，所以如后述实施例明确所示，能够降低钇等的构成处理容器2的内面、结构部件的外面的金属因为上述蚀刻处理时的溅射而被削减从而成为颗粒附着在品片W上的量。即，在上述蚀刻处理时，因为在上述处理容器2等的表面形成有CF膜21，所以能够抑制处理容器2的内壁面等直接暴露在蚀刻气体的活性种中。这样，通过上述CF膜21，能够保护处理容器2的内壁面等免受蚀刻气体的溅射，因此能够降低形成上述处理容器2等的金属的被蚀刻量。
此外，如上所述，因为能够抑制处理容器2、形成上述构成部件的金属中的因等离子体引起的消耗，所以能够实现其长寿命化，延长上述构成部件等的交换周期，消减其每单位时间的部分成本(COC)。
此处，在本发明中，在蚀刻工序中，也可以在对多个晶片W进行蚀刻处理之后，进行处理容器2的清洁处理。但是，如果每次在对一个晶片W进行蚀刻处理时进行清洁处理和其后进行CF膜21的成膜处理，则因为蚀刻处理的状态每次都成为相同的状态，所以能够在通常相同的状态下对多个晶片W实施蚀刻处理，能够提高面内均匀性。
此外，在上述例子中，在将样品晶片DW载置于载置台3上的状态下进行清洁工序和成膜工序，但是也可以在载置台3上没有载置样品晶片DW的状态下进行清洁工序和成膜工序。此时，在成膜工序中，在载置台3的表面也形成有CF膜21，即便这样形成有CF膜21，对于载置有制品晶片W时的静电吸附力也不会产生任何问题，关于该方面本发明人通过实验对其进行了确认。
(实施例1)
使用图1所示的等离子体蚀刻装置，根据图2所示的步骤S1～步骤S7按照清洁处理→CF膜的成膜处理→蚀刻处理的顺序进行处理，对在晶片W上形成的SiN膜进行蚀刻处理。此时，对于清洁处理与蚀刻处理按照相同的条件进行，对于CF膜21的成膜处理，使处理压力为26.6Pa，如后所述改变成膜气体、高频电力、处理时间进行处理。对于进行完蚀刻处理的晶片W，对蚀刻率的平均值、上述蚀刻率的面内均匀性、晶片上的钇的数量进行测定。
此处，关于上述蚀刻率的平均值，对晶片W的直径方向的33处的测定点进行测定，通过它们的平均值算出。此外，对于蚀刻率的而内均匀性，由Nano Spec 8300X算出，而且，对于钇的数量，使用TREX构成的检测装置进行测定。此时的成膜条件、蚀刻率以及蚀刻率的面内均匀性、钇的数量的测定结果示于图6。此处，图中的样本1为没有进行处理容器2内的CF膜的成膜处理，而只进行清洁处理→蚀刻处理时的比较例。其中，清洁条件和蚀刻条件如下：
(清洁条件)
处理容器内2的压力：13.3Pa(100mTorr)
清洁气体：O2气体/SF6气体＝600sccm/600sccm
高频电力(上部电极4)：频率为60MHz、1000W
处理时间：30秒
(蚀刻条件)
处理容器内2的压力：2.67Pa(20mTorr)
清洁气体：CF4气体250sccm、CHF3气体70sccm
Ar气体200sccm、O2气体7sccm
高频电力(上部电极4)：频率为60MHz、700W
高频电力(载置台3)：频率为13.56MHz、550W
处理时间：30秒
(蚀刻率的成膜气体系统相关性)
使用实施例1中的样本1、样本6、样本16，通过改变CF膜的成膜工序中成膜气体的种类，对究竟会给蚀刻率的轮廓(分布图)带来何种影响进行确认。关于这些蚀刻率的轮廓(分布图)示于图7。此处，样本6的成膜气体为CHF3气体：250sccm、CH3F气体：140sccm，样本16的成膜气体为CH3F气体：140sccm、He气体：250sccm。
其结果，通过使与CH3F气体组合的气体的种类为CHF3气体，能够控制蚀刻率的轮廓(分布图)，使得与晶片W的中央相比在外缘侧中蚀刻率变小，此外，使与CH3F气体组合的气体的种类为CHF3气体或者He气体，确认蚀刻率的轮廓(分布图)不同，可以理解为根据其来调整该成膜工序中的成膜气体的种类而能够控制蚀刻率的轮廓(分布图)。
(蚀刻率的成膜时间相关性)
通过改变CF膜的成膜工序的处理时间，对究竟会给蚀刻率的轮廓(分布图)带来何种影响进行确认。对于这些蚀刻率的轮廓(分布图)，作为成膜气体使用CHF3气体和CH3F气体的情况(使用样本6、样本10的情况)示于图8。此处，样本6的处理时间为30秒，样本10的处理时间为90秒。此外，作为处理气体使用CHF3气体和CH2F2气体的情况(使用样本12、样本14的情况)示于图9。此处，样本12的处理时间为30秒，样本14的处理时间为90秒。
结果，通过在成膜工序中改变处理时间，确认蚀刻率的轮廓发生变化，可以理解根据这些通过对上述处理时间进行调整而能够控制蚀刻率的轮廓(分布图)。
(蚀刻率的成膜气体比的相关性)
通过改变CF膜的成膜工序中的成膜气体的气体比，对究竟会给蚀刻率的轮廓(分布图)带来何种影响进行确认。对于这些蚀刻率的轮廓(分布图)，作为成膜气体使用CHF3气体和CH3F气体的情况(使用样本17、样本10的情况)示于图10。此处，样本17的成膜气体的气体比为，CHF3气体：CH3F气体＝250sccm：70sccm，样本10的成膜气体的气体比为，CHF3气体：CH3F气体＝250sccm：140sccm。
此外，作为成膜气体使用CHF3气体和CH2F2气体和CH3F气体的情况(使用样本6、样本7的情况)示于图11。此处，样本6的成膜气体的气体比为，CHF3气体：CH2F2气体：CH3F气体＝250sccm：0sccm：140sccm，样本7的成膜气体的气体比为，CHF3气体：CH2F2气体：CH3F气体＝210sccm：40sccm：140sccm。
其结果，通过改变成膜工序中的成膜气体的气体比，确认蚀刻率的轮廓(分布图)发生变化，可以理解根据这些通过调整上述气体比能够控制蚀刻率的轮廓(分布图)。
根据以上结果可以确认，进行成膜工序的情况(样本2～样本17)与不进行成膜工序的情况(样本1)，蚀刻率不同，通过进行成膜工序，与不进行成膜工序相比虽然蚀刻率降低，但是通过改变成膜气体的种类、流量比、处理时间等的成膜条件，能够得到与晶片W的中央相比在外缘侧中蚀刻率变小的轮廓(分布图)，蚀刻率与晶片W的中央相比在外侧中暂时降低、在外缘侧再次升高的轮廓(分布图)等、种种的蚀刻率轮廓(分布图)形状，能够控制上述轮廓(分布图)。
(晶片上的钇的个数)
对于通过实施例1测定的晶片上的钇的个数，针对每个样本以条线图示于图12中。其中，对于样本10、11、17，因为为检测装置的检测限度以下，因此不能测定。通过该结果，对于进行了成膜工序情况(样本2～样本17)的任意一个，与不进行成膜工序的情况(样本1)相比，钇的个数减少，确认通过进行成膜工序而能够抑制钇的污染。此外，对于样本10、11、17，因为为检测下限的4×109原子/cm2以下，所以理解为可以通过选择成膜工序中的成膜条件，进一步确保钇难以被蚀刻的状态。
以上，在本发明中，对于等离子体产生方式并不局限于上述例子。而且，作为基板，除了半导体晶片W之外，也可以是FPD基板、LCD基板。

Claims (10)

1.一种等离子体蚀刻方法，其特征在于，包括：
清洁工序(a)，向处理容器内供给清洁气体，利用使该清洁气体等离子体化得到的等离子体除去附着在所述处理容器内的附着物；
成膜工序(b)，接着向所述处理容器内供给含有碳和氟的成膜气体，利用使该成膜气体等离子体化得到的等离子体，在所述处理容器内形成含有碳和氟的膜；
蚀刻工序(c)，接着将基板载置在所述处理容器内的载置台上，向该处理容器内供给蚀刻气体，利用使该蚀刻气体等离子体化得到的等离子体对所述基板进行蚀刻；和
在该蚀刻工序(c)之后将基板从所述处理容器搬出的工序(d)，
在所述搬出基板的工序(d)结束之后，进行所述工序(a)～(d)。
2.如权利要求1所述的等离子体蚀刻方法，其特征在于：
所述成膜工序(b)通过将样品基板载置于所述载置台上而进行。
3.如权利要求1所述的等离子体蚀刻方法，其特征在于：
在对一个基板进行完所述蚀刻工序(c)之后，进行所述清洁工序(a)。
4.如权利要求1所述的等离子体蚀刻方法，其特征在于：
所述清洁气体为氧气、或者氧气与SF6气体的混合气体、或者氧气与NF3气体的混合气体。
5.如权利要求1所述的等离子体蚀刻方法，其特征在于：
所述成膜气体为CxFyHz气体，其中，x、y为1以上的整数，z为0或者1以上的整数。
6.如权利要求1所述的等离子体蚀刻方法，其特征在于：
所述附着物包括在处理容器内形成的含有碳和氟的膜。
7.一种等离子体蚀刻装置，其特征在于，包括：
在所述处理容器内使气体等离子体化的等离子体产生单元；
向所述处理容器内供给用于除去附着在该处理容器内的附着物的清洁气体的单元；
为了在所述处理容器内形成含有碳和氟的膜而向该处理容器内导入含有碳和氟的成膜气体的单元；
向所述处理容器内供给用于对载置于该处理容器内的载置台上的基板进行蚀刻的蚀刻气体的单元；和
进行控制的单元，以对所述各单元进行控制，使得进行下述各步骤：在处理容器内使所述清洁气体等离子体化，除去所述附着物的步骤；接着在所述处理容器内使所述成膜气体等离子体化，在所述处理容器内形成含有碳和氟的膜的步骤；接着在处理容器内使所述蚀刻气体等离子体化对载置于所述载置台上的基板进行蚀刻的步骤；和接着进行从所述处理容器搬出基板的步骤，在搬出所述基板后，进行所述一系列的步骤。
8.如权利要求7所述的等离子体蚀刻装置，其特征在于：
所述处理容器的内壁面以及载置台的侧面由氧化钇涂敷。
9.如权利要求7所述的等离子体蚀刻装置，其特征在于：
所述清洁气体为氧气、或者氧气与SF6气体的混合气体、或者氧气与NF3气体的混合气体。
10.如权利要求7所述的等离子体蚀刻装置，其特征在于：
所述成膜气体为CxFyHz气体，其中，x、y为1以上的整数，z为0或者1以上的整数。
CN2009100053243A 2008-02-07 2009-02-09 等离子体蚀刻方法和等离子体蚀刻装置 Active CN101504915B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008027861 2008-02-07
JP2008027861A JP2009188257A (ja) 2008-02-07 2008-02-07 プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
JP2008-027861 2008-02-07

Publications (2)

Publication Number Publication Date
CN101504915A true CN101504915A (zh) 2009-08-12
CN101504915B CN101504915B (zh) 2012-02-22

Family

ID=40977102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100053243A Active CN101504915B (zh) 2008-02-07 2009-02-09 等离子体蚀刻方法和等离子体蚀刻装置

Country Status (5)

Country Link
US (1) US8298957B2 (zh)
JP (1) JP2009188257A (zh)
KR (1) KR101083148B1 (zh)
CN (1) CN101504915B (zh)
TW (1) TWI496210B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928285A (zh) * 2013-01-15 2014-07-16 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN104576305A (zh) * 2013-10-23 2015-04-29 中微半导体设备(上海)有限公司 自清洁真空处理腔室
CN106663626A (zh) * 2014-09-24 2017-05-10 中央硝子株式会社 附着物的去除方法、干式蚀刻方法以及基板处理装置
CN108346568A (zh) * 2017-01-24 2018-07-31 东京毅力科创株式会社 处理被加工物的方法
CN109979815A (zh) * 2017-12-27 2019-07-05 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN112259457A (zh) * 2016-07-15 2021-01-22 东京毅力科创株式会社 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
TWI754002B (zh) * 2017-02-16 2022-02-01 日商東京威力科創股份有限公司 電漿處理方法及電漿處理裝置
CN117976506A (zh) * 2024-04-01 2024-05-03 上海谙邦半导体设备有限公司 一种等离子体刻蚀中改善颗粒污染的方法及装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5596434B2 (ja) * 2010-06-23 2014-09-24 株式会社アルバック エッチング方法
US10658161B2 (en) * 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers
JP2012109472A (ja) 2010-11-19 2012-06-07 Hitachi High-Technologies Corp プラズマ処理方法
JP2012214741A (ja) * 2011-03-28 2012-11-08 Central Glass Co Ltd 共沸組成物または共沸様組成物
WO2013191224A1 (ja) * 2012-06-20 2013-12-27 東京エレクトロン株式会社 シーズニング方法、プラズマ処理装置及び製造方法
JP6106519B2 (ja) * 2013-05-09 2017-04-05 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
JP6298391B2 (ja) * 2014-10-07 2018-03-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6396819B2 (ja) * 2015-02-03 2018-09-26 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2017010993A (ja) * 2015-06-17 2017-01-12 東京エレクトロン株式会社 プラズマ処理方法
JP6372436B2 (ja) * 2015-07-16 2018-08-15 信越半導体株式会社 半導体装置の作製方法
JP6568457B2 (ja) * 2015-11-11 2019-08-28 株式会社日立ハイテクノロジーズ プラズマ処理方法
KR102411668B1 (ko) * 2016-03-17 2022-06-20 니폰 제온 가부시키가이샤 플라즈마 에칭 방법
JP6799550B2 (ja) 2018-01-16 2020-12-16 東京エレクトロン株式会社 プラズマ処理装置の部品をクリーニングする方法
JP6799549B2 (ja) 2018-01-16 2020-12-16 東京エレクトロン株式会社 プラズマ処理装置の部品をクリーニングする方法
JP7246217B2 (ja) * 2019-03-19 2023-03-27 東京エレクトロン株式会社 成膜装置の洗浄方法
WO2023286182A1 (ja) * 2021-07-14 2023-01-19 株式会社日立ハイテク プラズマ処理方法
JP2023080566A (ja) 2021-11-30 2023-06-09 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335626A (ja) * 1994-06-10 1995-12-22 Hitachi Ltd プラズマ処理装置およびプラズマ処理方法
JP2931776B2 (ja) * 1995-08-21 1999-08-09 三菱電機株式会社 半導体集積回路
US6235213B1 (en) * 1998-05-18 2001-05-22 Micron Technology, Inc. Etching methods, methods of removing portions of material, and methods of forming silicon nitride spacers
JP3801366B2 (ja) * 1998-09-17 2006-07-26 株式会社日立製作所 プラズマエッチング処理装置のクリーニング方法
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
JP2002110642A (ja) * 2000-09-27 2002-04-12 Sharp Corp プラズマ処理方法
TW548736B (en) * 2001-07-12 2003-08-21 Nec Electronics Corp Semiconductor device fabricating method and treating liquid
JP4393071B2 (ja) 2002-07-12 2010-01-06 東京エレクトロン株式会社 成膜方法
JP4439853B2 (ja) 2003-07-08 2010-03-24 東京エレクトロン株式会社 プラズマ処理装置、フォーカスリング及びプラズマ処理方法
JP2004363558A (ja) * 2003-05-13 2004-12-24 Toshiba Corp 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JP4122439B2 (ja) * 2004-03-11 2008-07-23 独立行政法人産業技術総合研究所 二重絶縁ゲート電界効果トランジスタを用いたｃｍｏｓ回路
JP4836112B2 (ja) * 2004-12-24 2011-12-14 国立大学法人京都大学 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法
JP4764028B2 (ja) * 2005-02-28 2011-08-31 株式会社日立ハイテクノロジーズ プラズマ処理方法
KR101322549B1 (ko) * 2005-06-17 2013-10-25 고쿠리츠다이가쿠호진 도호쿠다이가쿠 금속 부재의 보호막 구조 및 보호막 구조를 이용한 금속부품 그리고 보호막 구조를 이용한 반도체 또는 평판디스플레이 제조 장치
JP5213150B2 (ja) * 2005-08-12 2013-06-19 国立大学法人東北大学 プラズマ処理装置及びプラズマ処理装置を用いた製品の製造方法
KR100719801B1 (ko) 2005-09-05 2007-05-18 주식회사 아이피에스 반도체 장비의 내식성 강화방법
JP2007115839A (ja) 2005-10-19 2007-05-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びプラズマ処理装置
JP4827083B2 (ja) 2006-02-27 2011-11-30 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法
JP5045057B2 (ja) 2006-03-13 2012-10-10 東京エレクトロン株式会社 プラズマ処理方法
JP4754374B2 (ja) * 2006-03-16 2011-08-24 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928285B (zh) * 2013-01-15 2016-08-17 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN103928285A (zh) * 2013-01-15 2014-07-16 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN104576305A (zh) * 2013-10-23 2015-04-29 中微半导体设备(上海)有限公司 自清洁真空处理腔室
CN106663626A (zh) * 2014-09-24 2017-05-10 中央硝子株式会社 附着物的去除方法、干式蚀刻方法以及基板处理装置
US10153153B2 (en) 2014-09-24 2018-12-11 Central Glass Company, Limited Method for removing adhering matter and dry etching method
CN106663626B (zh) * 2014-09-24 2019-11-05 中央硝子株式会社 附着物的去除方法以及干式蚀刻方法
CN112259457B (zh) * 2016-07-15 2024-04-02 东京毅力科创株式会社 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
CN112259457A (zh) * 2016-07-15 2021-01-22 东京毅力科创株式会社 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
CN108346568B (zh) * 2017-01-24 2022-04-22 东京毅力科创株式会社 处理被加工物的方法
CN108346568A (zh) * 2017-01-24 2018-07-31 东京毅力科创株式会社 处理被加工物的方法
TWI754002B (zh) * 2017-02-16 2022-02-01 日商東京威力科創股份有限公司 電漿處理方法及電漿處理裝置
CN109979815B (zh) * 2017-12-27 2023-08-15 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN109979815A (zh) * 2017-12-27 2019-07-05 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN117976506A (zh) * 2024-04-01 2024-05-03 上海谙邦半导体设备有限公司 一种等离子体刻蚀中改善颗粒污染的方法及装置

Also Published As

Publication number Publication date
KR101083148B1 (ko) 2011-11-11
TW200947547A (en) 2009-11-16
JP2009188257A (ja) 2009-08-20
CN101504915B (zh) 2012-02-22
TWI496210B (zh) 2015-08-11
US20090233450A1 (en) 2009-09-17
KR20090086351A (ko) 2009-08-12
US8298957B2 (en) 2012-10-30

Similar Documents

Publication Publication Date Title
CN101504915B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
US10134605B2 (en) Dual chamber plasma etcher with ion accelerator
EP3007205B1 (en) Workpiece processing method
KR101858324B1 (ko) 플라즈마 에칭 방법
CN105845550A (zh) 被处理体的处理方法
TW201413788A (zh) 電漿處理中之缺陷減少
CN109219866A (zh) 蚀刻方法
KR20180018416A (ko) 피처리체를 처리하는 방법
Jeon et al. Characteristics of SiO2 etching by using pulse-time modulation in 60 MHz/2 MHz dual-frequency capacitive coupled plasma
US11367610B2 (en) Film forming and process container cleaning method
JP6788400B2 (ja) 被処理体を処理する方法
CN112368805A (zh) 使用含硫工艺气体的含碳硬掩模去除工艺
JP5704192B2 (ja) プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
TWI829787B (zh) 被處理體之電漿蝕刻方法及電漿蝕刻裝置
TW201618156A (zh) 電漿處理裝置及電漿處理方法
JP7418632B2 (ja) プラズマ処理装置
US11613808B2 (en) Clean processes for boron carbon film deposition
JPH08330278A (ja) 表面処理方法および表面処理装置
Lisovskiy et al. Applying RF current harmonics for end-point detection during etching multi-layered substrates and cleaning discharge chambers with NF3 discharge
US6626187B2 (en) Method of reconditioning reaction chamber
JP2009260091A (ja) プラズマ処理装置のシーズニング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant