CN103155115B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN103155115B
CN103155115B CN201180012663.XA CN201180012663A CN103155115B CN 103155115 B CN103155115 B CN 103155115B CN 201180012663 A CN201180012663 A CN 201180012663A CN 103155115 B CN103155115 B CN 103155115B
Authority
CN
China
Prior art keywords
hole
polyimide film
semiconductor device
manufacture method
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180012663.XA
Other languages
English (en)
Other versions
CN103155115A (zh
Inventor
小野胜之
平山祐介
羽藤秀幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103155115A publication Critical patent/CN103155115A/zh
Application granted granted Critical
Publication of CN103155115B publication Critical patent/CN103155115B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种半导体装置的制造方法，其能够使孔形状为垂直来实现微细化，并且与现有技术相比能够减少工序，能够实现生产率的提高。该半导体装置的制造方法具备：在基板形成孔的孔形成工序；在上述孔内形成聚酰亚胺膜的聚酰亚胺膜形成工序；等离子体蚀刻工序，不使用覆盖上述孔内的侧壁部的上述聚酰亚胺膜的掩膜，对基板进行各向异性蚀刻，在残留有上述孔内的侧壁部的上述聚酰亚胺膜的状态下，除去上述孔内的底部的上述聚酰亚胺膜的至少一部分，使上述孔贯穿；和对上述孔内填充导电金属的导电金属填充工序。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
在半导体装置的制造领域中，大多尝试通过微细化来提高集成度。另外，近年来，还盛行通过被称为三维安装的半导体装置的层叠，来尝试提高单位面积的集成度。
垂直地层叠的半导体装置(芯片)具有贯穿基板而形成的电极，经由该电极进行电连接。当形成这种贯通基板的电极时，对于在基板开的孔内形成的绝缘膜，必需仅除去底部的绝缘膜而残留孔内的侧壁部的绝缘膜。
作为如上所述将形成在孔内的绝缘膜、仅除去底部上的绝缘膜而残留孔内的侧壁部的绝缘膜的方法，已知的一种方法是使孔的形状为锥形形状，在基板表面贴附带子(tape)，在该带上与孔对应的部分开有比孔的开口直径小的洞，通过该洞，对孔的底部的绝缘膜进行蚀刻(例如，参照专利文献1)。
另外，用光致抗蚀剂覆盖孔内的侧壁部的绝缘膜，通过蚀刻将孔内的底部的绝缘膜除去，也是已知的技术。
现有技术文献
专利文献
专利文献1：国际公开2004/064159号手册
发明内容
发明想要解决的问题
在上述的基板上贴附带子、在该带子的与孔对应的部分开一个比该孔的开口直径小的洞以进行蚀刻的技术中，必须使孔的形状是锥形形状，难以适用于垂直的孔形状的情况。因此，微细化具有限制，另外，为了贴附带子和开孔，需要测量精度高的若干的工序，存在难以提高生产率的问题。
此外，即使在用光致抗蚀剂覆盖孔内的侧壁的绝缘膜、通过蚀刻将孔内的底部的绝缘膜除去的技术中，需要光致抗蚀剂的涂敷、显影等的工序，因此也存在难以提高生产率的问题。
本发明是应对上述现有的情况而完成的，提供一种半导体装置的制造方法，且在孔形状为垂直的情况下也能够实现微细化，并且与现有技术相比能够减少工序数量，并能够实现生产率的提高。
用于解决问题的方法
本发明的半导体装置的制造方法的一个方面的特征在于，具有：在基板形成孔的孔形成工序；在上述孔内形成聚酰亚胺膜的聚酰亚胺膜形成工序；等离子体蚀刻工序，不使用覆盖上述孔内的侧壁部的上述聚酰亚胺膜的掩膜，对上述基板进行各向异性蚀刻，在残留有上述孔内的侧壁部的上述聚酰亚胺膜的状态下，除去上述孔内的底部的上述聚酰亚胺膜的至少一部分，使上述孔贯穿；和对上述孔内填充导电金属的导电金属填充工序。
发明效果
根据本发明，在孔形状为垂直的情况下也能够实现微细化，并且与现有技术相比能够减少工序数量，并能够实现生产率的提高。
附图说明
图1是用于说明本发明一个实施方式的工序的图。
图2是表示本发明一个实施方式中所使用的等离子体蚀刻装置的结构的图。
图3是本发明实施例的半导体晶片的电子显微镜照片。
图4是本发明实施例的半导体晶片的电子显微镜照片。
具体实施方式
以下，参照附图通过实施方式对本发明的详细进行说明。
图1示意地放大表示作为被处理基板的半导体晶片W的主要部分的截面结构，并表示本实施方式的工序的图。另外，图2是示意地表示本实施方式的等离子体蚀刻装置的截面概略结构的图。
首先，参考图2说明等离子体蚀刻装置的结构。
等离子体蚀刻装置具有处理腔室1，该处理腔室1气密地构成，呈电接地电位。该处理腔室1呈圆筒形形状，例如由铝等构成。在处理腔室1内设置有载置台2，该载置台2水平地支承作为被处理基板的半导体晶片W。载置台2例如由铝等构成，具有作为下部电极的功能。该载置台2隔着绝缘板3被支撑在导体支持台4上。另外，在载置台2上方的外周设置有聚焦环5。并且，以围绕载置台2和支持台4的周围的方式设置有例如由石英等构成的圆筒状的内壁部件3a。
载置台2经由第一匹配器11a与第一RF电源10a连接，另外，经由第二匹配器11b与第二RF电源10b连接。第一RF电源10a是等离子体产生用的电源，从第一RF电源10a对载置台2供给规定频率(27MHz以上，例如100MHz)的高频电力。另外，第二RF电源10b用于离子吸引用(用于偏压)的电源，从该第二RF电源10b对载置台2供给频率比第一RF电源10a低的规定频率(13.56MHz以下，例如13.56MHz)的高频电力。另一方面，在载置台2的上方，以与载置台2平行相对的方式设置有具有上部电极功能的喷淋头16，喷淋头16与载置台2作为一对电极(上部电极和下部电极)发挥功能。
在载置台2的上表面设置有用于静电吸附半导体晶片W的静电吸盘6。该静电吸盘6通过在绝缘体6b之间插入电极6a而构成，电极6a与直流电源12连接。并且，构成为通过从直流电源12对电极6a施加直流电压，通过库仑力来吸附半导体晶片W。
在支持台4内部形成有制冷剂流路4a，制冷剂流路4a与制冷剂入口配管4b、制冷剂出口配管4c连接。并且，通过使合适的制冷剂例如冷却水等在制冷剂流路4a中循环，能够将支持台4和载置台2控制在规定的温度。另外，以贯穿载置台2等的方式设置有用于向半导体晶片W的背侧供给氦气等冷热传递用的气体(背侧气体)的背侧气体供给配管30，该背侧气体供给配管30与图中未图示的背侧气体供给源连接。通过这种结构，能够将通过静电吸盘6吸附并保持在载置台2上表面的半导体晶片W控制在规定的温度。
上述的喷淋头16被设置在处理腔室1的顶壁部分。喷淋头16具有本体部16a和形成电极板的上部顶板16b，经由绝缘性部件45被支承在处理腔室1的顶部。本体部16a由导电性材料例如表面被阳极氧化处理过的铝构成，在其下部能够自由拆装地支撑上部顶板16b。
在本体部16a的内部设置有气体扩散室16c，以位于该气体扩散室16c下部的方式，在本体部16a的底部形成有多个气体流通孔16d。另外，在上部顶板16b中，以在厚度的方向上贯通该上部顶板16b的方式设置有气体导入口16e，该气体导入口16e与上述的气体流通孔16d重叠。通过这样的结构，被供给到气体扩散室16c的处理气体，经由气体流通孔16d和气体导入口16e，呈淋浴状地被分散供给到处理腔室1内。此外，在主体部分16a等中设置有未图示的用于循环冷却剂的配管，能够在等离子体蚀刻处理中将喷淋头16冷却到所期望的温度。
在上述的主体部16a形成有用于向气体扩散室16c导入处理气体的气体导入口16f。该气体导入口16f与气体供给配管15a连接，该气体供给配管15a的另一端与供给蚀刻用的处理气体的处理气体供给源15连接。在气体供给配管15a从上游一侧开始依次设置有质量流量控制器(MFC)15b和开关阀V1。并且，从处理气体供给源15经由气体供给配管15a向气体扩散室16c供给用于等离子体蚀刻的处理气体，该处理气体从该气体扩散室16c，经由气体流通孔16d和气体导入口16e，呈淋浴状地被分散供给到处理腔室1内。
作为上述的上部电极的喷淋头16，经由低通滤波器(LPF)51与可变直流电源52电连接。该可变直流电源52能够通过导通·关断开关53进行供电和断电。可变直流电源52的电流、电压以及导通·关断开关53的导通·关断，通过后文所述的控制部60被控制。此外，如后文所述，当从第一RF电源10a、第二RF电源10b对载置台2施加高频波在处理空间内产生等离子体时，相应于需要，通过控制部60使导通·关断开关53导通，对作为上部电极的喷淋头16施加规定的直流电压。
以从处理腔室1的侧壁向喷淋头16的高度位置的上方延伸的方式设置有圆筒状的接地导体1a。该圆筒状的接地导体1a在其上部具有顶壁。
在处理腔室1的底部形成有排气口71，该排气口71经由排气管72与排气装置73连接。排气装置73具有真空泵，通过使该真空泵动作能够将处理腔室1内减压至规定的真空度。另一方面，在处理腔室1的侧壁上设置有晶片W的搬入搬出口74，在该搬入搬出口74设置有控制该搬入搬出口74开关的闸阀75。
图中76、77是可自由拆装的沉淀挡板。沉淀挡板76沿处理腔室1的内壁表面设置，具有防止蚀刻副产物(沉淀)附着在处理腔室1内的作用，在该沉淀挡板76的与半导体晶片W的高度大致相同的位置上，设置有与接地端DC连接的导电性部件(GND块)79，由此防止异常放电。
上述结构的等离子体蚀刻装置，通过控制部60总体控制其动作。该控制部60设置有具有CPU的控制等离子体蚀刻装置各部的处理控制器61、用户接口62和存储器63。
用户接口62由工序管理者为了管理等离子体蚀刻装置而进行指令的输入操作的键盘、将等离子体蚀刻装置的运行状况可视化显示的显示器等构成。
在存储器63中收纳有方案，该方案存储有用于通过处理控制器61的控制实现由等离子体蚀刻装置执行的各种处理的控制程序(软件)、处理条件数据等。并且，相应于需要，基于来自用户接口62的指示等从存储器63调出任意的方案并使其由处理控制器61执行，从而在处理控制器61的控制下，在等离子体蚀刻装置进行所期望的处理。另外，控制程序、处理条件数据等的方案，能够使用收纳在计算机可读取的计算机存储介质(例如，硬盘、CD(光盘)、软盘、半导体存储器等)等中的状态的方案(程序)，或者也能够从其它的装置例如通过专用线路随时传送以在线利用。
关于在这样构成的等离子体蚀刻装置中，对在半导体晶片W上形成的后文所述的孔内底部的聚酰亚胺膜等进行等离子体蚀刻的步骤进行说明。首先，打开闸阀75，通过未图示的搬送机器人等，将半导体晶片W经由未图示的负载锁定室，从搬入搬出口74搬入到处理腔室1内，载置在载置台2上。在此之后，使搬送机器人退避到处理腔室1外，关闭闸阀75。接着，通过排气装置73的真空泵，经由排气口71对处理腔室1内进行排气。
在处理腔室1内达到规定的真空度后，从处理气体供给源15向处理腔室1内导入规定的处理气体(蚀刻气体)，处理腔室1内被保持在规定的压力，在这种状态下，从第一RF电源10a对载置台2供给频率为例如100MHz的高频电力。另外，为了进行离子引入，从第二RF电源10b对载置台2供给频率为例如13.56MHz的高频电力(偏压用)。此时，从直流电源12对静电吸盘6的电极6a施加规定的直流电压，利用库仑力吸附半导体晶片W。
在这种情况下，如上所述通过对作为下部电极的载置台2施加高频电力，在作为上部电极的喷淋头16与作为下部电极的载置台2之间形成有电场。在半导体晶片W所存在的处理空间内发生放电，利用由此形成的处理气体的等离子体，通过RIE对形成在半导体晶片W上的聚酰亚胺膜进行各向异性蚀刻处理。
然后，当上述蚀刻处理结束时，停止高频电力的供给、直流电压的供给和处理气体的供给，按照与上述顺序相反的顺序，从处理腔室1中搬出半导体晶片W。
接着，参照图1对半导体装置制造方法的一个实施例进行说明。图1所示的半导体晶片W，在硅制的半导体晶片W上形成有半导体电路之后，通过研磨从背面进行减薄(薄化)处理。将半导体晶片W暂时粘接到支架(tray)等之后，使背面侧朝上，进行规定的光刻工序，如图1(a)所示，贯通半导体晶片W形成通到配线部(电极垫)100形成孔101。
该孔101的侧壁形状呈大致垂直，如图中所示，形成为从纵截面中的底面延长至水平方向上的假想线与侧壁之间的角度θ是在88°～90°的范围内的形状。这样，在本实施例中，由于侧壁是大致垂直的形状，能够高密度地配置小径的孔，能够通过半导体装置的微细化而实现高集成度。
接着，如图1(b)所示，包括孔101的底部101a和侧壁101b，在半导体晶片W表面形成有作为绝缘膜的聚酰亚胺膜102。该聚酰亚胺膜102例如能够通过蒸镀聚合(depositionpolymerization：沉积聚合)形成。在利用蒸镀聚合形成聚酰亚胺膜102的情况下，例如，通过以PMDA和ODA为单体原料在半导体晶片W上发生共蒸聚合反应，从而能够在半导体晶片W上均匀地形成聚酰亚胺膜102。此外，在涂敷聚酰亚胺原料溶液而形成聚酰亚胺膜时，形成有聚酰亚胺膜，使得孔101被填充，所以不优选。
接着，如图1(c)所示，残留在孔101的侧壁部101b上形成的聚酰亚胺膜102，利用等离子体蚀刻仅除去在孔101的底部101a上形成的聚酰亚胺膜102。此外，在想要半导体晶片W的背面(图1中的上侧表面)残留绝缘膜的情况下，例如使该部分的聚酰亚胺膜102比在孔101的底部101a形成的聚酰亚胺膜102厚，或在蚀刻时能够通过进行掩膜而残留。
上述的等离子体蚀刻例如能够通过使用RIE(ReactiveIonEtching：反应离子蚀刻)的各向异性蚀刻进行。这种等离子体蚀刻，能够使用图2所示的等离子体蚀刻装置，例如通过下述条件的等离子体蚀刻进行。
压力：3.33Pa(25mTorr)
蚀刻气体：O2/Ar/CF4＝20/200/100sccm
高频电力(100MHz/13.56MHz)：400W/600W
在上述的等离子体蚀刻气体中，优选包含含氟气体或含氟气体与不活泼型气体以及氧气的混合气体且含氟气体的流量比氧气流量高的蚀刻气体。由此，能够进行提高了氟离子的各向异性的蚀刻。另外，作为含氟气体，能够适合使用上述的CF4气体，也可以使用其它的氟化碳类气体。
接着，如图1(d)所示，在孔101的内部，通过电镀等埋入导电性的金属103，形成与配线部分100电导通的、贯穿晶片W的电极。
图3、4表示拍摄有实施例的半导体晶片W的主要部分的电子显微镜照片。图3表示在上述半导体晶片W上通过蒸镀聚合形成有聚酰亚胺膜的状态。在该实施例中，当测量各部分聚酰亚胺膜的膜厚时，图3中的上表面的膜厚为845nm、孔的侧壁部分的膜厚为839nm、孔的底部的膜厚为889nm。
图4表示通过图2所示的等离子体蚀刻装置、在上述的蚀刻条件下对孔的底部的聚酰亚胺膜进行蚀刻后的状态，图4(a)表示孔的整体的状态，图4(b)表示孔的开口部附近的状态，图4(c)表示孔的底部附近的状态。如这些的电子显微镜照片反映的样子，在残留有孔的侧壁部分的聚酰亚胺膜的状态下，能够除去孔的底部的聚酰亚胺膜。
如上所述，在本实施方式和实施例中，能够使孔101为侧壁形状呈大致垂直的形状，并且不必需形成由光致抗蚀剂层构成的掩膜、贴附带子并在与孔对应的位置钻洞等的工序，能够通过利用RIE的等离子体蚀刻，残留在孔101的侧壁部的101b形成的聚酰亚胺膜102，利用蚀刻仅除去在孔101的底部101a形成的聚酰亚胺膜102。因此，与现有技术相比，能够通过少的工序制造三维安装型的半导体器件，从而能够实现生产率的提高。
此外，本发明并不限于上述实施例，当然能够进行各种变化。例如，等离子体蚀刻装置，并不限于对下部电极施加两种高频电力的下部两种频率施加型的等离子体蚀刻装置，例如也能够使用上下部两种频率施加型的等离子体蚀刻装置、下部一种频率施加型的等离子体蚀刻装置等。
附图标记说明
100……配线部；101……孔；101a……底部；101b……侧壁部；102……聚酰亚胺膜；103……导电性金属；W……半导体晶片。

Claims (7)

1.一种半导体装置的制造方法，其特征在于，具有：
在基板形成孔的孔形成工序；
在所述孔内形成聚酰亚胺膜的聚酰亚胺膜形成工序；和
等离子体蚀刻工序，不使用覆盖所述孔内的侧壁部的所述聚酰亚胺膜的掩膜，对所述基板进行各向异性蚀刻，在残留所述孔内的侧壁部的所述聚酰亚胺膜的状态下，除去所述孔内的底部的所述聚酰亚胺膜的至少一部分，使所述孔贯穿，
所述等离子体蚀刻工序，
使用对兼作载置所述基板的载置台的下部电极和与该下部电极相对配置的上部电极之间施加高频电力的等离子体蚀刻装置，
使用包含含氟气体、惰性气体和氧气的混合气体且所述含氟气体的流量大于所述氧气的流量的蚀刻气体，
对所述下部电极进行施加离子引入用的偏压的各向异性蚀刻。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述含氟气体是CF4，所述惰性气体是Ar。
3.如权利要求1所述的半导体装置的制造方法，其特征在于：
对所述下部电极施加第一高频电力和频率比所述第一高频电力低的离子引入用的第二高频电力。
4.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述聚酰亚胺膜通过蒸镀聚合形成。
5.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述孔的侧壁是垂直的。
6.如权利要求1～5中任一项所述的半导体装置的制造方法，其特征在于：
包括对所述孔内填充导电金属的导电金属填充工序。
7.如权利要求6所述的半导体装置的制造方法，其特征在于：
所述孔的底部是配线部。
CN201180012663.XA 2010-03-05 2011-03-04 半导体装置的制造方法 Expired - Fee Related CN103155115B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010049833A JP5373669B2 (ja) 2010-03-05 2010-03-05 半導体装置の製造方法
JP2010-049833 2010-03-05
PCT/JP2011/001280 WO2011108280A1 (ja) 2010-03-05 2011-03-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103155115A CN103155115A (zh) 2013-06-12
CN103155115B true CN103155115B (zh) 2016-04-13

Family

ID=44541949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180012663.XA Expired - Fee Related CN103155115B (zh) 2010-03-05 2011-03-04 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8664117B2 (zh)
JP (1) JP5373669B2 (zh)
KR (1) KR101384589B1 (zh)
CN (1) CN103155115B (zh)
WO (1) WO2011108280A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI529808B (zh) 2010-06-10 2016-04-11 Ａｓｍ國際股份有限公司 使膜選擇性沈積於基板上的方法
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
JP5862459B2 (ja) * 2012-05-28 2016-02-16 東京エレクトロン株式会社 成膜方法
JP5966618B2 (ja) * 2012-05-28 2016-08-10 東京エレクトロン株式会社 成膜方法
US9895715B2 (en) 2014-02-04 2018-02-20 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
CN105428306B (zh) * 2014-09-04 2018-11-06 北京北方华创微电子装备有限公司 一种通孔底部阻挡层的刻蚀方法
CN104505366A (zh) * 2014-10-21 2015-04-08 华天科技（昆山）电子有限公司 防止硅通深孔侧壁刻蚀的底部刻蚀方法
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10343186B2 (en) 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US9981286B2 (en) 2016-03-08 2018-05-29 Asm Ip Holding B.V. Selective formation of metal silicides
KR102182550B1 (ko) 2016-04-18 2020-11-25 에이에스엠 아이피 홀딩 비.브이. 유도된 자기-조립층을 기판 상에 형성하는 방법
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10014212B2 (en) 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
JP7169072B2 (ja) 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP2018170363A (ja) 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
CN110651064B (zh) 2017-05-16 2022-08-16 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
KR102487054B1 (ko) 2017-11-28 2023-01-13 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833079B1 (en) * 2000-02-17 2004-12-21 Applied Materials Inc. Method of etching a shaped cavity
CN1885492A (zh) * 2005-06-21 2006-12-27 东京毅力科创株式会社 等离子体蚀刻方法、控制程序、计算机存储介质和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920004541B1 (ko) * 1989-05-30 1992-06-08 현대전자산업 주식회사 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
JP3637725B2 (ja) * 1997-04-16 2005-04-13 ソニー株式会社 半導体装置の製造方法
JPH1126438A (ja) * 1997-07-08 1999-01-29 Fujitsu Ltd アッシング方法
JPH1131678A (ja) * 1997-07-10 1999-02-02 Sony Corp 半導体装置の製造方法
JP4145301B2 (ja) 2003-01-15 2008-09-03 富士通株式会社 半導体装置及び三次元実装半導体装置
JP2008153275A (ja) * 2006-12-14 2008-07-03 Canon Inc 半導体基板およびその製造方法
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833079B1 (en) * 2000-02-17 2004-12-21 Applied Materials Inc. Method of etching a shaped cavity
CN1885492A (zh) * 2005-06-21 2006-12-27 东京毅力科创株式会社 等离子体蚀刻方法、控制程序、计算机存储介质和装置

Also Published As

Publication number Publication date
CN103155115A (zh) 2013-06-12
US8664117B2 (en) 2014-03-04
JP2011187583A (ja) 2011-09-22
JP5373669B2 (ja) 2013-12-18
WO2011108280A1 (ja) 2011-09-09
US20130052821A1 (en) 2013-02-28
KR101384589B1 (ko) 2014-04-11
KR20120120405A (ko) 2012-11-01

Similar Documents

Publication Publication Date Title
CN103155115B (zh) 半导体装置的制造方法
TWI701705B (zh) 電漿處理裝置及電漿處理方法
CN102208322B (zh) 等离子体处理装置和半导体装置的制造方法
KR101677239B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
CN103996593B (zh) 用于等离子体晶片处理的混合边缘环
CN102243977B (zh) 等离子体处理装置及半导体装置的制造方法
JP5371466B2 (ja) プラズマ処理方法
TWI579913B (zh) 具有增加的遮罩選擇性之蝕刻
CN101546685B (zh) 等离子体处理装置和等离子体蚀刻方法
CN106920733B (zh) 等离子体处理方法和等离子体处理装置
CN105379428B (zh) 等离子体处理装置和等离子体处理方法
CN103928285B (zh) 等离子体处理方法和等离子体处理装置
CN108335963A (zh) 等离子体处理装置
KR100876010B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
CN107887246A (zh) 载置台和等离子体处理装置
CN102194686B (zh) 等离子体蚀刻方法
KR20140016907A (ko) 플라즈마 에칭 장치 및 플라즈마 에칭 방법
CN101150044A (zh) 聚焦环和等离子体处理装置
TWI597776B (zh) 脫離控制方法及電漿處理裝置
CN101006565A (zh) 均匀去除有机材料的方法
KR102070706B1 (ko) 하부 전극 및 플라즈마 처리 장치
TW201401368A (zh) 半導體製造裝置之氣體供給方法、氣體供給系統以及半導體製造裝置
TWI734713B (zh) 電漿蝕刻方法
CN104303274B (zh) 等离子体蚀刻方法及等离子体处理装置
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160413

Termination date: 20200304