CN103828053A - 半导体发光器件和发光模块 - Google Patents

半导体发光器件和发光模块 Download PDF

Info

Publication number
CN103828053A
CN103828053A CN201280044655.8A CN201280044655A CN103828053A CN 103828053 A CN103828053 A CN 103828053A CN 201280044655 A CN201280044655 A CN 201280044655A CN 103828053 A CN103828053 A CN 103828053A
Authority
CN
China
Prior art keywords
lateral electrode
outside terminal
layer
wiring layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280044655.8A
Other languages
English (en)
Inventor
秋元阳介
杉崎吉昭
小岛章弘
樋口和人
西内秀夫
小幡进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103828053A publication Critical patent/CN103828053A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices

Abstract

公开了一种包括多个芯片（3）半导体发光器件（10a）。每一个所述芯片（3）包括：半导体层（15），所述半导体层（15）具有第一面（15a）、形成在与所述第一面（15a）相对的一侧的第二面、以及发光层（12a）；以及被设置在所述第二面上的p侧电极（16）和n侧电极（17），并且每一个所述芯片（3）彼此分离开。p侧外部端子（23a）是电连接至所述第二面一侧上的至少一个所述芯片（3）的所述p侧电极（16）的p侧金属柱（23）的端面。n侧外部端子（24a）是电连接至所述第二面一侧上的至少一个所述芯片（3）的所述n侧电极（17）的n侧金属柱（24）的端面。层（25）将p侧金属柱（23）与n侧金属柱（24）分离开，并且具有比所述半导体层（15）的硬度更低的硬度。

Description

半导体发光器件和发光模块
技术领域
本发明的实施例涉及一种半导体发光器件和发光模块。
背景技术
在半导体发光器件被倒装芯片安装在安装衬底的结构中，由于半导体层和安装衬底之间的热膨胀系数的差异，半导体层上的应力的影响是值得关注的。
引用列表
专利文献
专利文献1：美国专利申请公开No：2010/0148198
附图说明
图1A是第一实施例的半导体发光器件的示意性截面图，并且图1B示出了第一实施例的半导体发光器件的示意性平面图。
图2是第一实施例的半导体发光模块的示意性截面图。
图3A-5B是示出了第一实施例的半导体发光器件的制造方法的示意性截面图。
图6是第二实施例的半导体发光器件的示意性截面图。
图7是第二实施例的半导体发光模块的示意性截面图。
图8是第三实施例的半导体发光器件的示意性截面图。
图9是第四实施例的半导体发光器件的示意性截面图。
图10是第五实施例的半导体发光器件的示意性截面图。
图11A-13B是示出了第六实施例的半导体发光器件的制造方法的示意性平面图。
具体实施方式
根据一个实施例，一种半导体发光器件包括：多个芯片；p侧外部端子；n侧外部端子以及一个层。每一个所述芯片包括：半导体层，所述半导体层具有第一面、形成在与所述第一面相对的一侧的第二面、以及发光层；p侧电极，所述p侧电极被设置在所述第二面上具有所述发光层的区域中；以及n侧电极，所述n侧电极被设置在所述第二面上不具有所述发光层的区域中，并且每一个所述芯片彼此分离开。所述p侧外部端子电连接至所述第二面一侧上的至少一个所述芯片的所述p侧电极。所述n侧外部端子相对于所述p侧外部端子分离开，并且电连接至所述第二面一侧上的至少一个所述芯片的所述n侧电极。所述一个层被设置在所述半导体层的延伸线和中心线的交叉部分处的层。所述中心线通过所述p侧外部端子和所述n侧外部端子之间的中点，所述中心线垂直于接合所述p侧外部端子和所述n侧外部端子的线，并且所述中心线垂直于所述发光层。所述层具有比所述半导体层的硬度更低的硬度。所述半导体层未被设置在所述中心线上，并且所述中心线位于所述多个芯片之间。
现在将参考附图来描述本发明的实施例。在每幅附图中，类似的部件标记有类似的附图标记。
（第一实施例）
图1A是第一实施例的半导体发光器件10a的示意性截面图。半导体发光器件10a具有包括多个芯片3的多芯片结构。所述多个芯片3彼此分离开。每个芯片3具有半导体层15、p侧电极16和n侧电极17。
半导体层15具有第一面15a以及形成在与面15a相对的一侧的第二面。在第二面上设置p侧电极16和n侧电极17，并且光主要从与第二面相对的第一面15a发射至外侧。
此外，半导体层15具有第一半导体层11和第二半导体层12。第一半导体层11和第二半导体层12包含例如氮化镓。第一半导体层11包括例如基部缓冲层、n型层等，并且所述n型层用作横向电流通路。所述第二半导体层12具有叠置结构，其中通过n型层和p型层来夹置发光层（有源层）12a。
半导体层15的第二侧面被处理成凸凹形状。形成在第二侧面上的凸部分包括发光层12a。在作为其凸部分的表面的第二半导体层12的表面上，设置p侧电极16。也就是说，在具有发光层12a的区域上来设置p侧电极16。
在半导体层15的第二侧面上，在凸部分一侧上，设置不具有包括发光层12a的第二半导体层12的区域，并且在该区域中的在第一半导体层的表面上，设置n侧电极17。也就是说，n侧电极17被设置在不包括发光层12a的区域上。
在半导体层15的第二面上，包括发光层12a的区域的面积大于不包括发光层12a的区域的面积。此外，设置在包括发光层12a的区域中的p侧电极16的面积大于设置在不包括发光层12a的区域中的n侧电极17的面积。结果，获得宽的发光区域。
在包括发光层12a的第二半导体层12的侧面上，设置绝缘膜14。另外，在p侧电极16和n侧电极17之间设置绝缘膜14，并且电极16和17是绝缘的。绝缘膜14例如是诸如氧化硅膜和氮化硅膜的无机绝缘膜。
芯片3的第二侧面覆盖有第一绝缘层（在下文中简称为绝缘层）18。第一面15a未覆盖有绝缘层18。此外，绝缘层18填充芯片3和芯片3之间的空间，以覆盖芯片3的侧面。
半导体层15中从第一面15a开始连续的侧面由绝缘层18覆盖。被填充在芯片3和芯片3之间的绝缘层18的面（图1A中的下部面）大约与第一面15a平齐。
绝缘层18例如是诸如聚酰亚胺之类的树脂，其具有用于微开口的良好的构图属性。或者，诸如氧化硅或氮化硅之类的无机材料可以用作绝缘层18。
在绝缘层18中，形成到达p侧电极16的第一过孔18a以及到达n侧电极17的第二过孔18b。此外，在与芯片3相对的一侧上，绝缘层18具有布线面18c。
在布线面18c上，p侧布线层21和n侧布线层22被设置成彼此间隔开。例如，在图1A中的右侧的芯片3上设置p侧布线层21。例如，在图1A中的左侧的芯片3上设置n侧布线层22。
在第一过孔18a的内壁以及内壁附近的布线面18c的表面上，形成金属膜19。如下面所描述的，通过电镀方法使用金属膜19作为种子金属来形成p侧布线层21。因此，经由金属膜19在第一过孔18a中形成p侧布线层21，并且p侧布线层21通过设置在第一过孔18a中的部分电连接至p侧电极16。
P侧布线层21要厚于金属膜19。P侧布线层21在例如图1A中的右侧上的芯片3的p侧电极16上延伸。
在第二过孔18b的内壁以及图1A中的左侧上的芯片3上的布线面18c的表面上，形成金属膜19。如下面所描述的，通过电镀方法使用金属膜19作为种子金属来形成n侧布线层22。因此，经由金属膜19在第二过孔18b中形成n侧布线层22，并且n侧布线层22通过设置在第二过孔18b中的部分电连接至n侧电极17。
n侧布线层22要厚于金属膜19。n侧布线层22在例如图1A中的左侧上的芯片3上延伸。
另外，在p侧布线层21和n侧布线层22之间的布线面18c上，设置布线层20。同样通过电镀方法使用基部的金属膜19作为种子金属来形成布线层20。经由通向图1A中左侧上的芯片3的p侧电极16的第一过孔18a以及形成在第一过孔18a的内壁中的金属膜19，布线层20电连接至图1A中的左侧上芯片3的p侧电极16。
此外，经由通向图1A中的右侧上的芯片3的n侧电极17的第二过孔18b以及形成在第二过孔18b的内壁上的金属膜19，布线层20电连接至图1A中的右侧上的芯片3的n侧电极17。
因此，图1A中所示的两个相邻的芯片3经由布线层20串联连接。布线层20要厚于金属膜19。布线层20在相邻芯片3之间的布线面18c上延伸。
在布线面18c上，形成在p侧布线层21、n侧布线层22和布线层20的每一个的下面的金属膜19彼此分离开。
在p侧布线层21中与芯片3相对的面上，设置p侧金属柱23。p侧布线层21、作为其基部的金属膜19、以及p侧金属柱23构成实施例中的p侧布线部分。
在n侧布线层22中与芯片3相对的面上，设置n侧金属柱24。n侧布线层22、作为其基部的金属膜19、以及n侧金属柱24构成实施例中的n侧布线部分。
p侧金属柱23要厚于p侧布线层21，并且n侧金属柱24要厚于n侧布线层22。p侧金属柱23设置在例如图1A中的右侧上的芯片3上，并且n侧金属柱24设置在例如左侧上的芯片3上。
在绝缘层18的布线面18c上，设置树脂层25作为第二绝缘层。树脂层25覆盖p侧布线层21、n侧布线层22以及布线层20。另外，树脂层25填充在p侧金属柱23和n侧金属柱24之间。
树脂层25覆盖p侧金属柱23的侧面和n侧金属柱24的侧面。p侧金属柱23中与p侧布线层21相对的一侧上的面被暴露而未被树脂层25覆盖，并且用作p侧外部端子23a。n侧金属柱24中与n侧布线层22相对的一侧上的面被暴露而未被树脂层25覆盖，并且用作n侧外部端子24a。也就是说，在与第一面15a相对同时夹置半导体层15的第二面的一侧上，p侧外部端子23a和n侧外部端子24a被暴露。
图1B示出了半导体发光器件10a的安装侧面上的示意性平面图。图1A和1B中的虚点划线示出了通过p侧外部端子23a和n侧外部端子24a之间的中点的中心线c。也就是说，中心线c沿着连接在端子23a和24a之间的方向将p侧外部端子23a和n侧外部端子24a之间的部分分成相等两部分。另外，中心线c垂直于接合p侧外部端子23a和n侧外部端子24a的线，并且垂直于发光层12a的发光面。在实施例中，中心线c位于相邻的芯片3之间，并且在中心线c上未设置半导体层15。
如图1B所示，对应于一个芯片3设置一个金属柱，并且在一个芯片3上不布设多个金属柱。因此，在相邻金属柱之间的中心线c上不存在半导体层15。
如下面将描述的，在适于半导体层15的外延生长的衬底上形成半导体层15，但是衬底将从第一面15a上去除。结果，可以降低半导体发光器件10a的高度。
在第一面15a上以及芯片3之间的绝缘层18上，设置荧光体层27作为对于从发光层12a发射的光来说是透明的透明体。或者，可以设置透镜作为透明体。
荧光体层27包括透明树脂以及散布在透明树脂中的荧光体颗粒。所述荧光体颗粒可以吸收从发光层12a发射的光以发射波长转换的光。结果，半导体发光器件10a可以发射从发光层12a发射的光以及由荧光体层27进行的波长转换的光的混合光。
例如，当发光层12a是GaN基材料并且荧光体颗粒是发射黄光的黄光荧光体时，作为从发光层12a发射的光以及作为由荧光体层27进行波长转换的光的黄光的混合光，可以获得白色、灯泡色等等。与此同时，荧光体层27可以具有包括多种类型的荧光体颗粒（例如，发射红光的红光荧光体颗粒以及发射绿光的绿光荧光体颗粒）的配置。
图2是具有如下配置的发光模块的示意性截面图：第一实施例的半导体发光器件10a安装在安装衬底100上。
将要安装到安装衬底100上的半导体发光器件10a的数量是任意的，并且可以是单个或多个。另外，多个半导体发光器件10a可以沿着某个方向对齐以构成线性光源。
半导体发光器件10a的p侧外部端子23a和n侧外部端子24a的每一个经由焊料102而接合至形成在安装衬底100的表面（安装面）上的焊盘101。布线图案也形成在安装衬底100的安装面上，并且焊盘101连接至布线图案。替代焊料102，可以使用除了焊料之外的金属。
第一面15a面对与安装面（图2中的上部侧）相对的一侧，并且光主要朝着与安装面（图2中的上部侧）相对的一侧发射。
在实施例中，在半导体发光器件10a被安装在安装衬底100的情况下从安装衬底100一侧添加到芯片3的应力可以通过p侧金属柱23、n侧金属柱24和树脂层25来吸收，从而得到释放。具体而言，与金属相比，树脂层25具有柔性，并且可以获得高的应力释放效果。
另外，在半导体发光器件10a被安装到安装衬底10的情况下，半导体层15和安装衬底100的热膨胀系数中的差异可能变得有问题。例如，在面方向上GaN层的热膨胀系数为5.59（ppm/deg C），在厚度方向上GaN层的热膨胀系数为3.17（ppm/deg C），玻璃布/玻璃非纺织布复合环氧树脂叠置板（CEM-3:复合环氧材料-3）的热膨胀系数为16（ppm/deg C），铝衬底的热膨胀系数为23（ppm/deg C），并且AlN衬底的热膨胀系数为4.5（ppm/degC）。
半导体层15和安装衬底100的热膨胀系数中的差异可能生成应力，所述应力导致通过焊料102和焊盘101被限制至安装衬底100的p侧外部端子23a和n侧外部端子24a彼此隔离开。因此，拉应力更可能集中到半导体发光器件10a中的p侧外部端子23a和n侧外部端子24a之间的上述中心线c附近，并且如果在那里存在半导体层15，则在半导体层15中生成裂缝。
在实施例中，在其上更可能产生应力的p侧外部端子23a和n侧外部端子24a之间的中心线c上不存在半导体层15。因此，能够避免添加至半导体层15的应力集中，并且防止半导体层15产生裂缝。
在面方向上的中心线c和半导体层15的延伸线的交叉部分处，设置绝缘层18作为具有比半导体层15的硬度更低的硬度的层。绝缘层18是比半导体层15和金属更具柔性的树脂。也就是说，在更可能产生应力集中的p侧外部端子23a和n侧外部端子24a之间的中心线c附近，设置由树脂制成的树脂层25和绝缘层18。也就是说，由于在更可能产生应力集中的部分设置比半导体层15和金属更具柔性的树脂，树脂吸收应力并且可以获得高的应力释放效果。结果，可以增强芯片3的可靠性。
第一半导体层11经由n侧电极17和n侧布线层22电连接至包括n侧外部端子24a的n侧金属柱24。包括发光层12a的第二半导体层12经由p侧电极16和p侧布线层21电连接至包括p侧外部端子23a的p侧金属柱23。另外，多个芯片3通过布线层20串联连接。也就是说，多个芯片3在p侧外部端子23a和n侧外部端子24a之间串联连接。或者，多个芯片3可以在p侧外部端子23a和n侧外部端子24a之间并联连接。
p侧布线层21的更大面积使得能够向包括发光层12a的第二半导体层12供应具有更均匀的分布的电流，并且此外使得能够允许热从发光层12a更有效率对散开。
p侧电极16延伸至包括发光层12a的发光区域中。因此，通过经由多个第一过孔18a来连接p侧布线层21和p侧电极16，改善了至发光层12a的电流分布，并且也能够改善发光层12a的热释放特性。
n侧布线层22的面积大于n侧电极17的面积。另外，在绝缘层18上延伸的n侧布线层22的面积大于n侧布线层22通过第二过孔18b连接至n侧电极17的面积。
通过在比n侧电极17更大的区域上方形成的发光层12a，可以获得高的光输出。另外，能够实现如下结构：在安装面一侧上重新布置不包括发光层12a并且设置在比发光区域更窄的区域中的n侧电极17作为具有比n侧电极17更大的区域的n侧布线层22。
p侧布线层21接触p侧金属柱23的面积有时候比p侧布线层21接触p侧电极16的面积大，或者p侧布线层21接触p侧金属柱23的面积有时候比p侧布线层21接触p侧电极16的面积小。
p侧金属柱23、n侧金属柱24和树脂层25的每一个的厚度大于半导体层15的厚度，并且此外大于芯片3的厚度。因此，即使在省略下面将要描述的用于形成半导体层15的衬底时，能够通过包括p侧金属柱23、n侧金属柱24以及树脂层25的支撑体来稳定地支撑半导体层15，并且增强半导体发光器件10a的机械强度。
每一个金属柱23和24的纵横比（厚度相对于平面尺寸的比率）不限于不小于1的值，但是所述比率可以小于1。也就是说，金属柱23和24可以具有比其平面尺寸更小的厚度。
作为p侧布线层21、n侧布线层22、p侧金属柱23以及n侧金属柱24的材料，可以使用铜、金、镍、银等。当使用这些材料中的铜时，能够获得良好的导热性、高的抗渗性以及卓越的与绝缘材料的粘附性。
作为树脂层25，期望使用其热膨胀系数与安装衬底100的系数相同或接近的树脂。这种树脂层25的示例可以包括环氧树脂、硅树脂、含氟树脂等构成的层。
接下来，参考图3A-5B，解释半导体发光器件10a的制造方法。
图3A示出了在衬底5的主面上形成第一半导体层11和第二半导体层12的叠置体。
在衬底5的主面上，形成第一半导体层11，并且在层11上，形成包括发光层12a的第二半导体层12。可以通过金属有机气相沉积（MOCVD）方法在蓝宝石衬底上生长包括氮化镓的第一半导体层11和第二半导体层12的晶体。
第一半导体层11包括基部缓冲层和n型GaN层。第二半导体层12包括发光层（有源层）12a和p型GaN层。作为发光层12a，能够使用发射蓝光、紫光、蓝紫光、紫外光等的层。
在第一半导体层11中接触衬底5的面是半导体层15的第一面15a。在与其相对一侧上的第二半导体层12的面是半导体层15的第二面15b。
在衬底5上形成半导体层15之后，例如通过反应离子蚀刻（RIE））使用抗蚀剂（未示出）如图3B所示去除第二半导体层12的一部分，以暴露第一半导体层11的一部分。暴露第一半导体层11的区域不包括发光层12a。
接下来，如图4A所示，在第二半导体层12的面上形成p侧电极16，并且在第一半导体层11的面上形成n侧电极17。例如通过溅射方法、蒸发方法等来形成p侧电极16和n侧电极17。对于p侧电极16和n侧电极17来说，可以首先形成其中任一个，或者可以同时利用相同的材料形成二者。根据需要，执行用于实现分别在电极16和17与半导体层11和12之间的欧姆接触的激活退火等。
在其上未形成p侧电极16和n侧电极17的半导体层15的第二面覆盖有绝缘膜14。绝缘膜14覆盖并且保护第二半导体层12的包括发光层12a的侧面。
接下来，例如，通过RIE方法使用抗蚀剂（未示出）作为掩模，选择性地去除绝缘膜14和第一半导体层11，以形成到达衬底5的沟槽2。例如，以平面晶格状布设在晶圆状态的衬底5上形成沟槽2。通过沟槽2，半导体层15被分离成衬底5上的多个芯片3。与此同时，可以在形成电极16和17之前执行将半导体层15分离为多个构件的处理。
接下来，如图4B所示，衬底5上的所有暴露部分覆盖有绝缘层18。绝缘层18被设置在p侧电极16上以及n侧电极17上。另外，绝缘层18也被设置在沟槽2中，并且覆盖第一半导体层11的从第一面15a连续的侧面。
接下来，选择性地蚀刻绝缘层18，以在绝缘层18中形成第一过孔18a和第二过孔18b。第一过孔18a到达p侧电极16。第二过孔18b到达n侧电极17。另外，在绝缘层18中与芯片3相对的面变为下面将要描述的在其上形成布线层的布线面18c。
接下来，在布线面18c上，并且在第一过孔18a的内壁和第二过孔18b的内壁上，形成金属膜19。金属膜19用作下面将要描述的电镀的种子金属。金属膜19也形成在p侧电极16的在第一过孔18a的底部部分处被暴露的表面上，以及n侧电极17的在第二过孔18b的底部部分处被暴露的表面上。
例如通过溅射方法形成金属膜19。金属膜19包括例如从下部层一侧按序形成的钛（Ti）和铜（Cu）的叠置膜。
接下来，如图5A所示，在金属膜19上选择性地形成抗蚀剂41，并且执行使用金属膜19作为电流通路的Cu电解电镀。结果，在金属膜19上，选择性形成p侧布线层21、n侧布线层22和布线层20。
p侧布线层21也形成在图5A中右侧上的芯片3的多个第一过孔18a中，并且经由金属膜19电连接至右侧上的芯片3的p侧电极16。
n侧布线层22也形成在图5A中左侧上的芯片3的第二过孔18b中，并且经由金属膜19电连接至左侧上的芯片3的n侧电极17。
布线层20形成在p侧布线层21和n侧布线层22之间的布线面18c上。另外，布线层20也形成在图5A中左侧上的芯片3的第一过孔18a中，并且经由金属膜19电连接至左侧上的芯片3的p侧电极16。此外，布线层20也形成在图5A中右侧上的芯片3的第二过孔18b中，并且经由金属膜19电连接至右侧上的芯片3的n侧电极17。
接下来，如图5B所示，在布线面18c上形成抗蚀剂42。针对抗蚀剂42，选择性形成通向p侧布线层21的第一开口42a和通向n侧布线层22的第二开口42b。
另外，使用抗蚀剂42作为掩模，执行使用金属膜19作为电流通路的Cu电解电镀。结果，形成p侧金属柱23和n侧金属柱24。p侧金属柱23形成在p侧布线层21上，并且n侧金属柱24形成在n侧布线层22上。
在形成p侧金属柱23和n侧金属柱24之后，去除抗蚀剂42。在这之后，去除金属膜19的暴露部分。结果，链接在p侧布线层21、n侧布线层22和布线层20之间的金属膜19被划分为如图1A中所示的区段。
接下来，形成填充在布线层之间和金属柱之间的树脂层25（图1A中所示）。树脂层25具有绝缘特性。并且，树脂层25可以例如并入对于从发光层12a发射的光具有光屏蔽特性的碳黑。另外，得树脂层25可以并入对于从发光层12a发射的光具有反射性的粉末。
在通过包括p侧金属柱23、n侧金属柱24和树脂层25的支撑体来支撑芯片3的状态下，例如通过激光剥离方法来去除用于形成半导体层15的衬底5。
从衬底5的背面侧，利用激光照射第一半导体层11。激光对衬底5具有渗透性并且具有变为用于第一半导体层11的吸收区域的波长。
当激光到达衬底5和第一半导体层11之间的界面时，接近界面的第一半导体层11吸收激光束能量以进行分解。例如，GaN基材料的第一半导体层11被分解成镓（Ga）和氮气。该分解反应在衬底5和第一半导体层11之间形成微小的间隙，以将衬底5和第一半导体层11间隔开。利用激光照射针对每个预设区域多次划分的整个晶圆，并且因此去除衬底5。
由于半导体层15通过比半导体层15要厚的支撑体来支撑，所以即使在去除衬底5时也能够保持晶圆状态。此外，与半导体层15相比，树脂层25、构成p侧金属柱23和n侧金属柱24的金属也是由更具有柔性的材料制成。结果，即使在衬底5上形成半导体层15的外延生长中生成的大的内应力在衬底5的剥离时一次突然释放时，也能够避免芯片3的破损。
在去除衬底5之后，第一面15a被清洗，或者如有需要经历形成用于不平坦的结霜处理。通过在第一面15a上形成微小的不平坦，能够改善光提取效率。在这之后，在第一面15a上形成荧光体层27（如图1A中所示）。
形成荧光体层27的工艺具有通过印刷、灌封、模制、压印模制等方法来在第一面15a上供应散布有磷光体颗粒的液态透明树脂的工艺以及执行所述透明树脂的热固化的工艺。
在形成荧光体层27之后，在切片区域中切割晶圆以分离成多个半导体发光器件10a。在这种情况下，由于已经去除了硬的衬底5，所以不需要分离衬底5，从而使得分离更容易。
另外，在切片区域中，不形成包括半导体层15的芯片3，但是设置树脂层25和绝缘层18。也就是说，由于在切片区域中不存在半导体层15，所以能够避免可能在切片中对半导体层15带来的损坏。在切片区域中，也不存在布线层和金属柱。
由于在晶圆状态下全部执行切片之前的每一个工艺。因此，对于每一个分离的器件来说，无需形成包括外部端子的布线部分以及利用绝缘材料来保护芯片，从而使得能够显著地降低生成成本。也就是说，在分离状态下，如图1A中所示，芯片3的侧面已经被覆盖并且利用绝缘膜14和绝缘层18来进行保护。结果，可以增加产量并且价格降低变得容易。
（第二实施例）
图6是第二实施例的半导体发光器件10b的示意性截面图。
图7是具有如下配置的发光模块的示意性截面图：第二实施例的半导体发光器件10b被安装到安装衬底100上。
实施例的半导体发光器件10b也具有包括多个芯片3的多芯片结构。尽管在图6中所示的截面图中，例如，示出了四个芯片3，但是芯片3的数量不限于此，而是任意的。每一个芯片3的配置与第一实施例中的配置相同。
以与第一实施例中相同的方式，在每个芯片3的第二面一侧上以及在相应芯片3之间，设置绝缘层18。在绝缘层18中，形成到达p侧电极16的第一过孔18a和到达n侧电极的第二过孔18b。
在绝缘层18上，形成彼此分离开的布线层20a、20b和20c。例如，通过电镀方法同时形成布线层20a、20b和20c。在图6中省略了在电镀中用作种子金属的金属膜的表示。
布线层20a也设置在图6中的左端芯片3的第一过孔18a中，并且连接至左端芯片3的p侧电极16。另外，布线层20a也设置在图6中从左边开始的第二芯片3的第二过孔18b中，并且连接至从左边开始的第二芯片3的n侧电极17。
布线层20b也设置在图6中从左边开始的第二芯片3的第一过孔18a中，并且连接至从左边开始的第二芯片3的p侧电极16。另外，布线层20b也设置在图6中从左边开始的第三芯片3的第二过孔18b中，并且连接至从左边开始的第三芯片3的n侧电极17。
布线层20c也设置在图6中从左边开始的第三芯片3的第一过孔18a中，并且连接至从左边开始的第三芯片3的p侧电极16。另外，布线层20c也设置在图6中的右端芯片3的第二过孔18b中，并且连接至右端芯片3的n侧电极17。
因此，通过布线层20a、20b和20c串联连接多个芯片3。
在绝缘层18上，为了覆盖布线层20a、20b和20c，设置绝缘层31。至于绝缘层31，可以使用与绝缘层18的材料相同的材料。例如，可以使用诸如聚酰亚胺的树脂作为绝缘层31。
在绝缘层31上，形成彼此分离开的p侧布线层34和n侧布线层35。例如，通过电镀方法同时形成p侧布线层34和n侧布线层35。在图6中省略了作为电镀中的种子金属的金属膜的表示。
经由通过绝缘层31和绝缘层18到达图6中的右端芯片3的p侧电极16的多个过孔33a，p侧布线层34与右端芯片3的p侧电极16连接。
经由通过绝缘层31和绝缘层18到达图6中的左端芯片3的n侧电极17的多个过孔33b，n侧布线层35与左端芯片3的n侧电极17连接。
在p侧布线层34中与芯片3相对的面上，设置p侧金属柱36。p侧布线层34和p侧金属柱36构成实施例中的p侧布线部分。p侧金属柱36要厚于p侧布线层34。
在n侧布线层35中与芯片3相对的面上，设置n侧金属柱37。n侧布线层35和n侧金属柱37构成实施例中的n侧布线部分。n侧金属柱37要厚于n侧布线层35。
在绝缘层31上，设置树脂层32作为实施例中的第二绝缘层。树脂层32填充在p侧布线层34和n侧布线层35之间以及p侧金属柱36和n侧金属柱37之间。树脂层32覆盖p侧布线层34的侧面、n侧布线层35的侧面、p侧金属柱36的侧面以及n侧金属柱37的侧面。
在p侧金属柱36中与p侧布线层34相对的面未覆盖有树脂层32，而是被暴露，并且用作p侧外部端子36a。在n侧金属柱37中与n侧布线层35相对的面未覆盖有树脂层32，而是被包括，并且用作n侧外部端子37a。
p侧布线层34和n侧布线层35的每一个在包括多个芯片3的区域上延伸。例如，p侧布线层34在包括图6中的右边两个芯片3的区域上延伸，并且n侧布线层35在包括图6中的左边两个芯片3的区域上延伸。
被设置在p侧布线层34上的p侧金属柱36也在包括多个芯片3的区域上延伸。因此，p侧外部端子36a也在包括多个芯片3的区域上延伸。例如，p侧外部端子36a在包括图6中的右边两个芯片3的区域上延伸。
被设置在n侧布线层35上的n侧金属柱37也在包括多个芯片3的区域上延伸。因此，n侧外部端子37a也在包括多个芯片3的区域上延伸。例如，n侧外部端子37a在包括图6中的左边两个芯片3的区域上延伸。
在图6中，虚点划线示出了通过p侧外部端子36a和n侧外部端子37a之间的中点的中心线c。中心线c沿着连接端子36a和37a之间的方向将p侧外部端子36a和n侧外部端子37a之间的部分分成相等两部分。另外，中心线c垂直于连接p侧外部端子36a和n侧外部端子37a的线，并且垂直于发光层12a的发光面。中心线c位于相邻的芯片3之间。在图6中所示的示例中，中心线c位于中间两个芯片3之间。中心线c上未设置半导体层15。
如图7所示，半导体发光器件10b的p侧外部端子36a和n侧外部端子37a的每一个经由焊料102而接合至形成在安装衬底100的面（安装面）上的焊盘101。第一面15a面对与安装面相对的一侧（图7中的上部侧），并且光主要发射至与安装面相对的一侧（图7中的上部侧）。
同样在实施例中，在半导体发光器件10b被安装在安装衬底100的情况下从安装衬底100一侧添加到芯片3的应力可以通过p侧金属柱36、n侧金属柱37和树脂层32来吸收，从而得到释放。
同样在实施例中，在其上如第一实施例所解释的更可能产生拉应力集中的p侧外部端子36a和n侧外部端子37a之间的中心线c上不存在半导体层15。因此，能够避免添加至半导体层15的应力集中，并且防止半导体层15产生裂缝。
在面方向上的中心线c和半导体层15的延伸线的交叉部分处，设置绝缘层18作为具有比半导体层15的硬度更低的硬度的层。绝缘层18是比半导体层15和金属更具柔性的树脂。也就是说，在更可能产生上述应力集中的p侧外部端子36a和n侧外部端子37a之间的中心线c附近，设置均包括树脂的树脂层32和绝缘层31。也就是说，由于在更可能产生应力集中的部分设置比半导体层15和金属更具柔性的树脂，树脂吸收应力并且可以获得高的应力释放效果。结果，可以增强芯片3的可靠性。
另外，在实施例中，p侧布线层34和n侧布线层35未形成在与连接在芯片3之间的布线层20a至20c相同的层中，而是形成在在这些布线层20a至20c之上的层上。因此，p侧布线层34和n侧布线层35可以形成在包括多个芯片3的宽的区域上。
结果，可以使得分别被设置在p侧布线层34和n侧布线层35上的p侧金属柱36和n侧金属柱37的平面尺寸很大。因此，可以使得p侧外部端子36a和n侧外部端子37a的面积很大。结果，通过p侧外部端子36a和n侧外部端子37a，能够增强发光层12a朝着安装衬底100的热释放特性。此外，增强了p侧外部端子36a和n侧外部端子37a以及焊盘101之间的接合强度，并且因此增强了可靠性。
图6中的左端芯片3的第一半导体层11经由n侧电极17和n侧布线层35电连接至n侧金属柱24。图6中的右端芯片3的第二半导体层12经由p侧电极16和p侧布线层34电连接至p侧金属柱36。
另外，多个芯片3通过p侧布线层34、n侧布线层35和布线层20a-20c而在p侧外部端子36a和n侧外部端子37a之间串联连接。或者，多个芯片3可以在p侧外部端子36a和n侧外部端子37a之间并联连接。
通过经由多个过孔33a将在包括多个芯片3的区域上的大的面积上延伸的p侧布线层34连接至p侧电极16，改善了至发光层12a的电流分布，并且也能够改善发光层12a的热释放特性。
n侧布线层35的面积大于n侧电极17的面积。另外，在绝缘层31上延伸的n侧布线层35的面积大于其中经由过孔33b将n侧布线层35连接至n侧电极17的面积。能够制成如下这种结构：在安装面一侧上重新布置不包括发光层12a并且设置在比发光区域更窄的区域中的n侧电极17作为具有比n侧电极17更大的区域的n侧布线层35。
p侧金属柱36、n侧金属柱37和树脂层32的每一个的厚度大于半导体层15的厚度，并且此外大于芯片3的厚度。因此，即使在省略用于形成半导体层15的衬底时，能够通过包括p侧金属柱36、n侧金属柱37以及树脂层32的支撑体来稳定地支撑半导体层15，并且增强半导体发光器件10b的机械强度。
作为p侧布线层34、n侧布线层35、布线层20a-20c、p侧金属柱36以及n侧金属柱37的材料，可以使用铜、金、镍、银等。当使用这些材料中的铜时，能够获得良好的导热性、高的抗渗性以及卓越的与绝缘材料的粘附性。
作为树脂层32，期望使用其热膨胀系数与安装衬底100的系数相同或接近的树脂。这种树脂层25的示例可以包括环氧树脂、硅树脂、含氟树脂等构成的层。
（第三实施例）
图8是第三实施例的半导体发光器件10c的示意性截面图。实施例的半导体发光器件10c也具有包括多个芯片3的多芯片结构。尽管在图8中所示的截面图中，例如，示出了四个芯片3，但是芯片3的数量不限于此，而是任意的。每一个芯片3的配置与第一实施例中的配置相同。
以与第一实施例中相同的方式，在每个芯片3的第二面一侧上以及在相应芯片3之间，设置绝缘层18。在绝缘层18中，形成到达p侧电极16的第一过孔18a和到达n侧电极的第二过孔18b。
在绝缘层18上，形成彼此分离开的p侧布线层21、n侧布线层22以及布线层20a、20b和20c。例如，通过电镀方法同时形成这些布线层。在图8中省略了在电镀中用作种子金属的金属膜的表示。
p侧布线层21也被设置在图8中的右端芯片3的第一过孔18a中，并且连接至右端芯片3的p侧电极16。另外，p侧布线层21也被设置在图8中从右边开始的第二芯片3的第一过孔18a中，并且连接至从右边开始的第二芯片3的p侧电极16。另外，p侧布线层21也被设置在图8中从左边开始的第二芯片3的第一过孔18a中，并且连接至从左边开始的第二芯片3的p侧电极16。
n侧布线层22也被设置在图8中的左端芯片3的第二过孔18b中，并且连接至左端芯片3的n侧电极17。
布线层20a也被设置在图8中的左端芯片3的第一过孔18a中，并且连接至左端芯片3的p侧电极16。另外，布线层20a也被设置在图8中从左边开始的第二芯片3的第二过孔18b中，并且连接至从左边开始的第二芯片3的n侧电极17。
布线层20b也被设置在图8中从左边开始的第二芯片3的第一过孔18a中，并且连接至从左边开始的第二芯片3的p侧电极16。另外，布线层20b也被设置在图8中从左边开始的第三芯片3的第二过孔18b中，并且连接至从左边开始的第三芯片3的n侧电极17。
布线层20c也被设置在图8中从左边开始的第三芯片3的第一过孔18a中，并且连接至从左边开始的第三芯片3的p侧电极16。另外，布线层20c也被设置在图8中的右端芯片3的第二过孔18b中，并且连接至右端芯片3的n侧电极17。
因此，通过布线层20a、20b和20c串联连接多个芯片3。
在p侧布线层21中与芯片3相对的面上，设置p侧金属柱23。在实施例中，对应于多个芯片3中的每一个芯片，设置p侧布线层21和p侧金属柱23。
在n侧布线层22中与芯片3相对的面上，设置n侧金属柱24。
在绝缘层18上，设置树脂层25。树脂层25覆盖p侧布线层21、n侧布线层22以及布线层20a、20b和20c。另外，树脂层25被填充在p侧金属柱23和n侧金属柱24之间、以及相邻的p侧金属柱23之间。树脂层25覆盖p侧金属柱23的侧面以及n侧金属柱24的侧面。
p侧金属柱23中与p侧布线层21相对的一侧上的面被暴露而未被树脂层25覆盖，并且用作p侧外部端子23a。n侧金属柱24中与n侧布线层22相对的一侧上的面被暴露而未被树脂层25覆盖，并且用作n侧外部端子24a。
在图8中，虚点划线示出了在连接相邻的金属柱（外部端子）的方向上将相邻的金属柱（外部端子）之间的部分分成相等两部分的中心线c。另外，中心线c垂直于连接相邻的金属柱的线，并且垂直于发光层12a的发光面。中心线c位于相邻的芯片3之间。中心线c上未设置半导体层15。
p侧外部端子23a和n侧外部端子24a的每一个经由焊料102而接合至形成在安装衬底100的面（安装面）上的焊盘101。
同样在实施例中，在半导体发光器件10c被安装在安装衬底100的情况下从安装衬底100一侧添加到芯片3的应力可以通过p侧金属柱23、n侧金属柱24和树脂层25来吸收，从而得到释放。另外，由于金属柱被设置在所有的芯片3上，所以金属柱带来的应力释放效果可以给予各个芯片3中的每一个。
此外，在实施例中，在其上如第一实施例所解释的更可能产生拉应力集中的p侧外部端子23a和n侧外部端子24a之间的中心线c上不存在半导体层15。因此，能够避免添加至半导体层15的应力集中，并且防止半导体层15产生裂缝。
此外，由于在多个p侧外部端子23a中的相邻p侧外部端子23a之间的中心线c上也不存在半导体层15，所以能够避免添加至半导体层15的应力集中，并且防止半导体层15产生裂缝。
在面方向上的中心线c和半导体层15的延伸线的交叉部分处，设置绝缘层18作为具有比半导体层15的硬度更低的硬度的层。绝缘层18是比半导体层15和金属更具柔性的树脂。也就是说，在更可能产生上述应力集中的中心线c附近，设置包括树脂的树脂层25和绝缘层18。也就是说，由于在更可能产生应力集中的部分设置比半导体层15和金属更具柔性的树脂，树脂吸收应力并且可以获得高的应力释放效果。结果，可以增强芯片3的可靠性。
图8中的左端芯片3的第一半导体层11经由n侧电极17和n侧布线层22电连接至n侧金属柱24。图8中的三个芯片3的除了左端芯片之外的第二半导体层12的每一个经由p侧电极16和p侧布线层21电连接至p侧金属柱23。
n侧外部端子24a可以连接至多个芯片3中的至少一个芯片3的n侧电极17。P侧外部端子23a仅需要连接至多个芯片3中的至少一个芯片3的p侧电极16。
在实施例中，通过在多个芯片3上设置p侧布线部分（p侧布线层21和p侧金属柱23），可以增强热释放特性和安装的稳定性。也就是说，能够通过设置在发光区域上的p侧电极16、p侧布线层21和p侧金属柱23来增加用于将发光区域的热释放至安装衬底一侧的释放路径的数量。在实施例中，金属柱被设置在所有的芯片3的发光区域上。因此，能够通过设置在发光区域上的金属柱将各个芯片3的发光区域的热释放至安装衬底。
另外，通过p侧外部端子23a使得能够确保半导体发光器件10c和安装衬底之间的大的接合区域，并且能够增强接合强度。
（第四实施例）
图9是第四实施例的半导体发光器件10d的示意性截面图。实施例的半导体发光器件10d也具有包括多个芯片3的多芯片结构。尽管在图9中所示的截面图中，例如，示出了四个芯片3，但是芯片3的数量不限于此，而是任意的。每一个芯片3的配置与第一实施例中的配置相同。
同样在实施例中，以与第一实施例中相同的方式，在每个芯片3的第二面一侧上以及在相应芯片3之间，设置绝缘层18。在绝缘层18中，形成到达p侧电极16的第一过孔18a和到达n侧电极的第二过孔18b。
另外，在实施例中，在p侧电极16上设置无机绝缘膜61。无机绝缘膜61例如是氧化硅膜或氮化硅膜。第一过孔18a通过绝缘层18和无机绝缘膜61以到达p侧电极16。
在绝缘层18上，形成彼此分离开的p侧布线层21、n侧布线层22以及布线层62、20a、20b和20c。例如，通过电镀方法同时形成这些布线层。在图9中省略了在电镀中用作种子金属的金属膜的表示。
通过穿过图9中的右端芯片3上的绝缘层18和无机绝缘膜61的第一过孔18a，p侧布线层21连接至右端芯片3的p侧电极16。
在图9中，n侧布线层22被设置在左端芯片3的第二过孔18b中，并且连接至左端芯片3的n侧电极17。另外，n侧布线层22在左端芯片3的无机绝缘膜61上延伸。由于无机绝缘膜6被介入左端芯片3的n侧布线层22和p侧电极16之间，所以在左端芯片3中n侧布线层22和p侧电极16彼此绝缘。
在图9中的中间两个芯片3的每一个芯片的无机绝缘膜61上，设置布线层62。由于无机绝缘膜61介入在布线层62和p侧电极16之间，所以布线层62和p侧电极16彼此绝缘。
布线层20a也被设置在图9中的左端芯片3的第一过孔18a中，并且连接至左端芯片3的p侧电极16。另外，布线层20a也被设置在图9中从左边开始的第二芯片3的第二过孔18b中，并且连接至从左边开始的第二芯片3的n侧电极17。
布线层20b也被设置在图9中从左边开始的第二芯片3的第一过孔18a中，并且连接至从左边开始的第二芯片3的p侧电极16。另外，布线层20b也被设置在图9中从左边开始的第三芯片3的第二过孔18b中，并且连接至从左边开始的第三芯片3的n侧电极17。
布线层20c也被设置在图9中从左边开始的第三芯片3的第一过孔18a中，并且连接至从左边开始的第三芯片3的p侧电极16。另外，布线层20c也被设置在图9中的右端芯片3的第二过孔18b中，并且连接至右端芯片3的n侧电极17。
因此，通过布线层20a、20b和20c串联连接多个芯片3。
在p侧布线层21中与芯片3相对的面上，设置p侧金属柱23。在n侧布线层22中与芯片3相对的面上，设置n侧金属柱24。在布线层62中与芯片3相对的面上，设置金属柱63。金属柱63处于电浮置状态。
在绝缘层18上，设置树脂层25。树脂层25覆盖布线层20a、20b和20c。另外，树脂层25被填充在相邻的金属柱之间并且覆盖各个金属柱的侧面。也就是说，树脂层25被填充在n侧金属柱24和金属柱63之间、金属柱63和金属柱63之间、以及金属柱63和p侧金属柱23之间。
p侧金属柱23中与p侧布线层21相对的面被暴露而未被树脂层25覆盖，并且用作p侧外部端子23a。n侧金属柱24中与n侧布线层22相对的面被暴露而未被树脂层25覆盖，并且用作n侧外部端子24a。此外，金属柱23中与布线层62相对的面被暴露而未被树脂层25覆盖，并且用作外部端子63a。也就是说，p侧外部端子23a、n侧外部端子24a和外部端子63a被暴露在相同平面中。
在图9中，虚点划线示出了通过中点并且在连接相邻的金属柱（外部端子）的方向上将相邻的金属柱（外部端子）之间的部分分成相等两部分的中心线c。另外，中心线c垂直于连接相邻的金属柱的线，并且垂直于发光层12a的发光面。中心线c位于相邻的芯片3之间。中心线c上未设置半导体层15。此外，在图9中，位于中间两个外部端子63a之间的中心线也是左端n侧外部端子24a和右端p侧外部端子23a之间的中心线。
p侧外部端子23a和n侧外部端子24a的每一个经由焊料102而接合至形成在安装衬底100的表面（安装面）上的焊盘101。此外，外部端子63a也经由焊料而接合形成在安装衬底100的安装面上的焊盘。
通过p侧外部端子23a和n侧外部端子24a，电功率被供应至半导体发光器件10d，各个芯片3的发光层发光。半导体发光器件10d和安装衬底也通过外部端子63a接合，但是没有电功率供应至外部端子63a。因此，外部端子63a所接合的安装衬底上的焊盘可以是未连接至其它布线的连接盘图案。
在半导体发光器件10d被安装在安装衬底100的情况下从安装衬底一侧添加到芯片3的应力可以通过p侧金属柱23、n侧金属柱24。金属柱63和树脂层25来吸收，从而得到释放。
在实施例中，除了p侧金属柱23和n侧金属柱24，还设置了金属柱63。因此，金属柱被设置在所有的芯片3上。结果，金属柱带来的应力释放效果可以给予各个芯片3中的每一个。
另外，外部端子的增加使得能够确保半导体发光器件10d和安装衬底之间的大的接合区域，并且能够增强接合强度。
此外，同样在实施例中，在其上如第一实施例所解释的更可能产生拉应力集中的p侧外部端子23a和n侧外部端子24a之间的中心线c上不存在半导体层15。因此，能够避免添加至半导体层15的应力集中，并且防止半导体层15产生裂缝。
此外，由于在n侧外部端子24a和外部端子63a之间的中心线c上、外部端子63a和外部端子63a之间的中心线c上、以及外部端子63a和p侧外部端子23a之间的中心线c上也不存在半导体层15，所以能够避免添加至半导体层15的应力集中，并且防止半导体层15产生裂缝。
在面方向上的中心线c和半导体层15的延伸线的交叉部分处，设置绝缘层18作为具有比半导体层15的硬度更低的硬度的层。绝缘层18是比半导体层15和金属更具柔性的树脂。也就是说，在更可能产生应力集中的中心线c附近，设置包括树脂的树脂层25和绝缘层18。也就是说，由于在更可能产生应力集中的部分设置比半导体层15和金属更具柔性的树脂，树脂吸收应力并且可以获得高的应力释放效果。结果，可以增强芯片3的可靠性。
另外，在所有的芯片3的发光区域上设置金属柱。因此，通过设置在发光区域上的金属柱，能够将各个芯片3的发光区域的热释放至安装衬底侧。
图9中的左端芯片3的发光区域的热通过p侧电极16、无机绝缘膜61、n侧布线层22和n侧金属柱24释放。图9中的中间两个芯片3的发光区域的热通过p侧电极16、无机绝缘膜61、布线层62和金属柱63释放。图9中的右端芯片3的发光区域的热通过p侧电极16、p侧布线层21和p侧金属柱23释放。
作为n侧布线层22和布线层62中的每一个之间进行绝缘的绝缘膜，可以使用无机绝缘膜61。无机绝缘膜具有比有机材料（树脂材料）的导热性更高的导热性。在p侧电极16和金属柱之间，没有插入有机材料。因此，在实施例中，可以增强从发光区域至金属柱的热释放特性。
（第五实施例）
图10是第五实施例的发光模块的示意性透视图。发光模块具有半导体发光器件10e被安装至安装衬底100。
半导体发光器件10e具有与参考图1A解释的第一实施例的半导体发光器件10a的配置类似的配置。半导体发光器件10e与半导体发光器件10a的不同之处在于安装面相对于作为光的主发射面的第一面15a的面取向。
在具有与半导体层15的上述第一面15a和第二面不同的面取向的第三面中，图10中所示的半导体发光器件10e的p侧外部端子23b和n侧外部端子24b从树脂层25暴露。
第三面对应于在图1中所示的半导体发光器件10a中的纸张的正面或纸张的背面的面。也就是说，p侧金属柱23的一个侧面变为图10中所示的半导体发光器件10e的p侧外部端子23b，并且n侧金属柱24的一个侧面变为图10中所示的半导体发光器件10e的n侧外部端子24b。金属柱23和24中除了p侧外部端子23b和n侧外部端子24b的面覆盖有树脂层25。
以第三面面向安装衬底100的安装面的姿态来安装半导体发光器件10e。通过第三面暴露的p侧外部端子23b和n侧外部端子24b中的每一个经由焊料接合至形成在安装衬底100的安装面上的焊盘。
第三面大致垂直于第一面15a。因此，在第三面面向安装衬底100的安装面的姿态中，第一面15a面向横向，而不是安装面的上部侧。也就是说，半导体发光器件10e和使用该器件的发光模块是其中光沿着平行于安装面的方向或倾斜方向发射的所谓侧视类型。
此外，通过第三面暴露外部端子，除了第一实施例之外的实施例的半导体发光器件变为侧视类型。
（第六实施例）
图11A-13B示出了第六实施例的半导体发光器件的制造方法的示意性平面图。图11A-13B是从衬底相对侧观察到的芯片3的第二侧面（安装侧面）的平面图。
图11A-13B示出了半导体发光器件的平面图，一个半导体发光器件包括多个芯片。例如，如图11A所示，一个半导体发光器件包括8个芯片3。多个芯片3通过沟槽2彼此分离。以与上述实施例相同的方式，每一个芯片3具有半导体层15、p侧电极16和n侧电极17。
以与上述实施例相同的方式，在衬底的主面上，形成第一半导体层11，并且在层11上，形成包括发光层12a的第二半导体层12。另外，去除第二半导体层12的一部分并且暴露第一半导体层11的一部分。
接下来，在第二半导体层12的表面上，形成p侧电极16，并且在暴露的第一半导体层11的面上，形成n侧电极17。
在图11A中所示的示例中，p侧电极16和p侧电极16之下的第二半导体层12几乎占据了芯片3中的全部第二面。第一半导体层11的被暴露的部分围绕第二半导体层12的周边，因此n侧电极17围绕p侧电极16的周边。
绝缘膜14被设置在p侧电极16和n侧电极17之间。此外，n侧电极17的周边也覆盖有绝缘膜14。
在形成p侧电极16和n侧电极17之后，例如，通过RIE方法使用抗蚀剂（未示出）作为掩模，形成到达衬底的沟槽2。例如，以平面晶格状布设在晶圆状态的衬底上形成沟槽2。可以在形成p侧电极16和n侧电极17之前执行形成沟槽2的处理。
接下来，如图11B所示，在p侧电极16和n侧电极17上，形成氮化硅膜作为无机绝缘膜61。或者，可以使用氧化硅膜作为无机绝缘膜61。
尽管无机绝缘膜61几乎覆盖所有的p侧电极16和n侧电极17，但是在各个芯片3的平面视图中的角落部分，p侧电极16的一部分和n侧电极17的一部分从无机绝缘膜61被暴露。
另外，在多个芯片3的一个芯片（在图11B中从左边开始的第二个芯片3），在无机绝缘膜61中形成大的开口（或第一过孔）61a，并且通过开口61a，大多数p侧电极16被无机绝缘膜61暴露。
接下来，在沟槽2中，如图12A所示，嵌入绝缘层18。另外，绝缘层18覆盖无机绝缘膜61的在沟槽2周围的一部分表面。在各个芯片3的第二侧面上，从设置有n侧电极17的周边部分开始的大多数内侧区域未覆盖有绝缘层18，但是在该区域中暴露了无机绝缘膜61。
另外，从无机绝缘膜61暴露的p侧电极16的一部分和n侧电极17的一部分也未覆盖有绝缘层18，而是暴露绝缘层18。
接下来，在形成金属膜（未示出）之后，例如通过溅射方法，在金属膜上选择性形成抗蚀剂，并且使用金属膜作为电流通路来执行Cu电解电镀。
结果，如图12B所示，在无机绝缘膜61和绝缘层18上，形成p侧布线层34、n侧布线层35以及布线层120。利用相同的材料在相同的层中同时形成p侧布线层34、n侧布线层35以及布线层120。
p侧布线层34、n侧布线层35以及布线层120相互分离。在随后的工艺中，在p侧布线层34和n侧布线层35之间、在p侧布线层34和布线层120之间、以及n侧布线层35和布线层120之间，设置树脂层。
p侧布线层34被设置成在包括多个芯片3的区域上延伸。在图12B所示的示例中，p侧布线层34被设置成在包括左边四个芯片3的区域上延伸。利用位于图12A中左边开始的第二上部侧上的芯片3的大面积，p侧布线层34连接至从无机绝缘膜61和绝缘层18暴露的p侧电极16。
n侧布线层35也被设置成在包括多个芯片3的区域上延伸。在图12B所示的示例中，n侧布线层35被设置成在包括右边四个芯片3的区域上延伸。在从图12A中右边开始的第二上部侧上的芯片3的角落部分处，n侧布线层35连接至从无机绝缘膜61和绝缘层18暴露的n侧电极17。
相邻的芯片3通过布线层120电连接。布线层120被设置在相邻芯片3之间的相邻角落部分上。布线层120连接至在相邻的芯片3中在一个芯片3的角落部分处包括的p侧电极16的一部分，以及在其它芯片3的角落部分暴露的n侧电极17的一部分。
图12B中所示的半导体发光器件的安装侧面具有例如矩形平面形状。在将矩形的纵向划分为两个的一个区域（图12B中的左侧区域）中，p侧布线层34延伸，并且在其它区域（图12B中的右侧区域）中，n侧布线层35延伸。p侧布线层34和n侧布线层35具有大致相同的面积。
接下来，执行使用抗蚀剂（未示出）作为掩模的Cu电解电镀。结果，如图13A中所示，p侧金属柱36被设置在p侧布线层34上，并且n侧金属柱37被设置在n侧布线层35上。
在p侧金属柱36中，与p侧布线层34相对的面用作p侧外部端子36a。在n侧金属柱37中，与n侧布线层35相对的面用作n侧外部端子37a。
在p侧金属柱36的周边和n侧金属柱37的周边上，设置树脂层，并且树脂层覆盖p侧金属柱36的侧面以及n侧金属柱37的侧面。p侧外部端子36a和n侧外部端子37a从树脂层暴露。
p侧外部端子36a和n侧外部端子37a经由焊料100接合至形成在安装衬底100的安装面上形成的上述焊盘101。
在p侧布线层34上，p侧金属柱36被设置在包括多个芯片3的区域中。在图13A中所示的示例中，p侧金属柱36被设置在包括左边四个芯片3的区域上。在该区域中，仅仅设置一个金属柱，并且在该区域中，p侧金属柱36未被划分而是串接（in a series）设置。
在n侧布线层35上，n侧金属柱37被设置在包括多个芯片3的区域中。在图13A中所示的示例中，n侧金属柱37被设置在包括右边四个芯片3的区域上。在该区域中，仅仅设置一个金属柱，并且在该区域中，n侧金属柱37未被划分而是串接设置。
也就是说，在一个半导体发光器件中，均设置一个p侧外部端子36a和n侧外部端子37a。p侧外部端子36a和n侧外部端子37a中的每一个被设置在包括多个芯片3的区域上，其未被划分而是串接。
p侧外部端子36a和n侧外部端子37a被形成为具有相同的形状和面积，并且相对于将半导体发光器件的纵向二等分的线来布设。因此，在经由焊料安装到安装衬底时，可以抑制芯片的倾斜和旋转。
在图13A中，虚点划线示出了通过p侧外部端子36a和n侧外部端子37a之间的中点的中心线c。所述中心线c将在端子36a和37a之间连接的方向上将p侧外部端子36a和n侧外部端子37a之间的部分分成相等两部分。另外，中心线c垂直于接合p侧外部端子36a和n侧外部端子37a的线，并且垂直于发光层的发光面。中心线c位于图13A所示的左边四个芯片3和右边四个芯片3之间。中心线c位于将芯片3分离的沟槽2上并且在其上未设置半导体层15。
另外，同样在实施例中，在其上更可能产生上述应力集中的p侧外部端子36a和n侧外部端子37a之间的中心线c上不存在半导体层15。因此，能够避免添加至半导体层15的应力集中，并且防止半导体层15产生裂缝。
另外，在一个包括多个芯片3的多芯片结构的半导体发光器件中，仅设置一个p侧外部端子和一个n侧外部端子。尽管仅设置一个p侧外部端子36a，但是p侧外部端子36a被形成为未被划分，而是在包括多个芯片3的区域上是连续的。同样相同的方式，尽管仅设置一个n侧外部端子37a，但是n侧外部端子37a被形成为未被划分，而是在包括多个芯片3的区域上是连续的。
由于每一个外部端子36a和37a未被划分，所以拉应力添加的地方可以仅仅被限于p侧外部端子36a和n侧外部端子37a之间。
此外，由于p侧布线层34和n侧布线层35被形成在包括多个芯片3的大区域上，所以可以使得分别被设置在p侧布线层34和n侧布线层35上的p侧金属柱36和n侧金属柱37的平面尺寸很大。因此，可以使得p侧外部端子36a和n侧外部端子37a的面积很大。结果，能够增强通过p侧外部端子36a和n侧外部端子37a增强发光层朝着安装衬底的热释放特性。此外，增强p侧外部端子36a、n侧外部端子37a和焊盘101之间的接合强度，并且因此增强可靠性。
此外，在p侧电极16和p侧布线层34之间，设置与p侧电极16和p侧布线层34接触的无机绝缘膜61。另外，同样在p侧电极16和n侧布线层35之间,设置与p侧电极16和n侧布线层35接触的无机绝缘膜61。
发光区域的热可以通过设置在发光区域上金属柱、p侧电极16、无机绝缘膜61和布线层而释放至安装衬底。另外，由于无机绝缘膜的导热性比有机材料（树脂材料）的导热性更高，所以能够通过热释放通路增强热释放特性。
如图13B所示，在芯片3上可以定位通过p侧外部端子36a和n侧外部端子37a之间的中点的中心线c。即使在这种情况下，由于未划分外部端子36a和37a中的每一个，所以不使得拉应力添加的地方增加。
在上述实施例中，用于形成半导体层15的衬底5可以不被去除，而是留在第一面15a上。在这种情况下，即使在未设置金属柱和树脂层时，衬底5也可以支撑芯片3。
例如，衬底5是蓝宝石衬底，并且对于从氮基发光层发射的光具有渗透性。如果未设置荧光体层27，其波长与从发光层发射的光的波长相同的光被发射至外侧。即，可以在衬底5上形成荧光体层27。
如果未设置金属柱，则布线层的一部分可以被设置至被暴露的外部端子。同样在这种情况下，通过不在通过相邻的外部端子之间的中点的中心线上设置半导体层15，而是设置树脂，能够避免添加至半导体层15的应力的集中，并且防止半导体层15发生裂缝。
作为上述荧光体层，可以使用如下所述的红光荧光体层、黄光荧光体层、绿光荧光体层、或蓝光荧光体层。
红光荧光体层可以包含例如氮基荧光体CaAlSiN3:Eu或SiAlON基荧光体。
当使用SiAlON基荧光体时，尤其可以使用：
（M1-x,Rx）a1AlSib1Oc1Nd1……成分公式（1）
（在这里，M是除了Si和Al之外的至少一种金属元素，并且尤其Ca和Sr中的至少一种是期望的，R是发光中心元素并且尤其Eu是期望的，x，a1，b1，c1和d1满足以下关系：x大于零且小于等于1，a1大于0.6且小于0.95，b1大于2且小于3.9，c1大于0.25且小于0.45，并且d1大于4且小于5.7）
通过使用由上述成分公式（1）表示的SiAlON基荧光体，能够改善波长转换效率的温度特性并且进一步改善大电流密度区域中的效率。
黄光荧光体层可以包含例如硅基荧光体（Sr,Ca,Ba）2SiO4:Eu。
绿光荧光体层可包含例如卤化磷酸基荧光体(Ba,Ca,Mg)10(PO4)6Cl2：Eu或SiAlON基荧光体。
当使用SiAlON基荧光体时，尤其可以使用：
（M1-x,Rx）a2AlSib2Oc2Nd2……成分公式（2）
（在这里，M是除了Si和Al之外的至少一种金属元素，并且尤其Ca和Sr中的至少一种是期望的，R是发光中心元素并且尤其Eu是期望的，x，a2，b2，c2和d2满足以下关系：x大于零且小于等于1，a2大于0.93且小于1.3，b2大于4.0且小于5.8，c2大于0.6且小于1，并且d2大于6且小于11）
通过使用由上述成分公式（2）表示的SiAlON基荧光体，能够改善波长转换效率的温度特性并且进一步改善大电流密度区域中的效率。
蓝光荧光体层可以包含例如氧基荧光体BaMgAl10O17:Eu。
尽管已经描述了一些实施例，但是这些实施例仅通过示例的方式来呈现，并且不旨在限制发明的范围。实际上这里描述的新颖性实施例可以通过其它形式来体现；此外，在不偏离本发明的精神的情况下，可以对这里描述的实施例的形式进行各种省略、替换和改变。所附权利要求和他们的等同物旨在覆盖落在本发明的范围和精神之内的这种形式和变型。
权利要求书(按照条约第19条的修改)
1.一种半导体发光器件，包括：
多个芯片，每一个所述芯片包括：半导体层，所述半导体层具有第一面、与所述第一面相对的第二面、以及发光层；p侧电极，所述p侧电极被设置在所述第二面上；以及n侧电极，所述n侧电极被设置在所述第二面上，每一个所述芯片彼此分离开；
第一绝缘层，所述第一绝缘层被设置在所述芯片之间；
在所述第二面一侧上对应于一个芯片设置的一个p侧外部端子，所述p侧外部端子电连接至所述p侧电极；以及
在所述第二面一侧上对应于一个芯片设置的一个n侧外部端子，所述n侧外部端子电连接至所述n侧电极。
2.根据权利要求1所述的器件，其中所述第一绝缘层也被设置在所述p侧电极和所述n侧电极上，
包括所述p侧外部端子的p侧布线部分被设置在所述第一绝缘层上，并且电连接至所述p侧电极，并且
包括所述n侧外部端子的n侧布线部分被设置在所述第一绝缘层上，并且电连接至所述n侧电极。
3.根据权利要求1所述的器件，其中所述第一绝缘层包括树脂。
4.根据权利要求1所述的器件，其中所述第一绝缘层覆盖从所述芯片的所述第一面连续的侧面。
5.根据权利要求2所述的器件，还包括被设置在所述p侧布线部分和所述n侧布线部分之间的第二绝缘层。
6.根据权利要求5所述的器件，其中所述第二绝缘层覆盖所述p侧布线部分的周边和所述n侧布线部分的周边。
7.根据权利要求5所述的器件，其中所述第二绝缘层包括树脂。
8.根据权利要求1所述的器件，还包括布线层，所述布线层被设置在所述第一绝缘层上并且连接彼此相邻的所述芯片之间的所述p侧电极和所述n侧电极。
9.根据权利要求2所述的器件，其中所述p侧布线部分具有：
被设置在所述第一绝缘层上的p侧布线层，以及
p侧金属柱，所述p侧金属柱被设置在所述p侧布线层上，所述p侧金属柱比所述p侧布线层更厚并且包括所述p侧外部端子；
并且所述n侧布线部分具有：
被设置在所述第一绝缘层上的n侧布线层，以及
n侧金属柱，所述n侧金属柱被设置在所述n侧布线层上，所述n侧金属柱比所述n侧布线层更厚并且包括所述n侧外部端子。
10.根据权利要求9所述的器件，其中所述n侧布线层的面积大于所述n侧电极的面积。
11.根据权利要求2所述的器件，其中所述p侧布线部分经由穿过所述第一绝缘层的多个第一过孔连接至所述p侧电极。
12.根据权利要求1所述的器件，其中所述p侧外部端子被连续设置在所述多个芯片上，并且所述n侧外部端子被连续设置在所述多个芯片上。
13.根据权利要求2所述的器件，其中所述n侧布线部分或所述p侧布线部分被设置在所述多个芯片中的每一个芯片上。
14.根据权利要求13的器件，其中所述n侧布线部分和所述p侧布线部分未被设置在所述芯片之间的区域上。
15.根据权利要求1所述的器件，还包括：
无机绝缘膜，所述无机绝缘膜被设置在所述p侧电极上；以及
金属柱，所述金属柱被设置在所述无机绝缘膜上，其中所述金属柱具有被设置在与所述p侧外部端子和所述n侧外部端子位于相同平面中的外部端子。
16.根据权利要求15所述的器件，其中所述p侧外部端子、所述n侧外部端子以及所述金属柱中的任一个被设置所述多个芯片中的每一个芯片上。
17.根据权利要求16所述的器件，其中所述金属柱未被设置在所述芯片之间的区域上。
18.一种半导体发光器件，包括：
多个芯片，每一个所述芯片包括：半导体层，所述半导体层具有第一面、与所述第一面相对的第二面、以及发光层；p侧电极，所述p侧电极被设置在所述第二面上；以及n侧电极，所述n侧电极被设置在所述第二面上，并且每一个所述芯片彼此分离开；
绝缘层，所述绝缘层被设置在所述第二面一侧上；
p侧布线层，所述p侧布线层经由所述绝缘层而连续设置在所述多个芯片上，所述p侧布线层电连接至所述p侧电极；
n侧布线层，所述n侧布线层经由所述绝缘层而连续设置在所述多个芯片上，所述n侧布线层电连接至所述n侧电极；
p侧外部端子，所述p侧外部端子连续设置在所述多个芯片上的所述p侧布线层上；以及
n侧外部端子，所述n侧外部端子连续设置在所述多个芯片上的所述n侧布线层上。
19.根据权利要求18所述的器件，其中所述绝缘层具有无机绝缘膜，所述无机绝缘膜被设置在所述p侧电极和所述p侧布线层之间并且接触所述p侧电极和所述p侧布线层，以及被设置在所述p侧电极和所述n侧布线层之间并且接触所述p侧电极和所述n侧布线层。
20.一种发光模块，包括：
安装衬底，所述安装衬底在安装面上具有焊盘；以及
根据权利要求1所述的半导体发光器件，所述半导体发光器件通过将所述p侧外部端子和所述n侧外部端子接合至所述焊盘而安装至所述安装面。

Claims (20)

1.一种半导体发光器件，包括：
多个芯片，每一个所述芯片包括：半导体层，所述半导体层具有第一面、形成在与所述第一面相对的一侧的第二面、以及发光层；p侧电极，所述p侧电极被设置在所述第二面上具有所述发光层的区域中；以及n侧电极，所述n侧电极被设置在所述第二面上不具有所述发光层的区域中，并且每一个所述芯片彼此分离开；
p侧外部端子，所述p侧外部端子电连接至所述第二面一侧上的至少一个所述芯片的所述p侧电极；
n侧外部端子，所述n侧外部端子相对于所述p侧外部端子分离开，并且电连接至所述第二面一侧上的至少一个所述芯片的所述n侧电极；以及
设置在所述半导体层的延伸线和中心线的交叉部分处的层，所述中心线通过所述p侧外部端子和所述n侧外部端子之间的中点，所述中心线垂直于接合所述p侧外部端子和所述n侧外部端子的线，并且所述中心线垂直于所述发光层，所述层具有比所述半导体层的硬度更低的硬度，
所述半导体层未被设置在所述中心线上，并且所述中心线位于所述多个芯片之间。
2.根据权利要求1所述的器件，还包括：
第一绝缘层，所述第一绝缘层被设置在所述第二面的一侧并且具有通向所述p侧电极的第一过孔、通向所述n侧电极的第二过孔以及形成在与所述芯片相对的一侧上的布线面；
p侧布线部分，所述p侧布线部分被设置在所述第一绝缘层上的所述布线面上，通过所述第一过孔电连接至所述p侧电极并且包括所述p侧外部端子；以及
n侧布线部分，所述n侧布线部分被设置在所述布线面上，通过所述第二过孔电连接至所述n侧电极并且包括所述n侧外部端子。
3.根据权利要求2所述的器件，其中所述第一绝缘层被设置在所述多个芯片之间，作为具有硬度比所述半导体层的硬度更低的硬度的层。
4.根据权利要求2所述的器件，其中所述第一绝缘层覆盖从所述芯片的所述第一面连续的侧面。
5.根据权利要求2所述的器件，还包括被设置在所述p侧布线部分和所述n侧布线部分之间的第二绝缘层。
6.根据权利要求5所述的器件，其中所述第二绝缘层覆盖所述p侧布线部分的周边和所述n侧布线部分的周边。
7.根据权利要求5所述的器件，其中所述第二绝缘层是树脂。
8.根据权利要求2所述的器件，还包括布线层，所述布线层被设置在所述布线面上并且连接彼此相邻的所述芯片之间的所述p侧电极和所述n侧电极。
9.根据权利要求2所述的器件，其中所述p侧布线部分具有：
被设置在所述第一过孔内以及所述布线面上的p侧布线层，以及
p侧金属柱，所述p侧金属柱被设置在所述p侧布线层上，比所述p侧布线层更厚并且包括所述p侧外部端子；
并且所述n侧布线部分具有：
被设置在所述第二过孔内以及所述布线面上的n侧布线层，以及
n侧金属柱，所述n侧金属柱被设置在所述n侧布线层上，比所述n侧布线层更厚并且包括所述n侧外部端子。
10.根据权利要求9所述的器件，其中所述n侧布线层的面积大于所述n侧电极的面积。
11.根据权利要求2所述的器件，其中所述p侧布线部分经由多个所述第一过孔连接至所述p侧电极。
12.根据权利要求1所述的器件，其中所述p侧外部端子延伸进包括所述多个芯片的区域中，并且所述n侧外部端子延伸进包括所述多个芯片的区域中。
13.根据权利要求2所述的器件，其中所述n侧布线部分或所述p侧布线部分被设置在所述多个芯片中的每一个芯片上。
14.根据权利要求13的器件，其中所述半导体层未被设置在中心线上，所述中心线通过彼此相邻的所述p侧布线部分之间的所述中点，并且垂直于链接在所述p侧布线部分之间的线以及所述发光层，并且所述中心线位于所述多个芯片之间。
15.根据权利要求1所述的器件，还包括：
无机绝缘膜，所述无机绝缘膜被设置在所述p侧电极上；以及
金属柱，所述金属柱被设置在所述无机绝缘膜上，其中所述金属柱具有被设置在与所述p侧外部端子和所述n侧外部端子位于相同平面中的外部端子。
16.根据权利要求15所述的器件，其中所述p侧外部端子、所述n侧外部端子以及所述金属柱中的任一个被设置所述多个芯片中的每一个芯片上。
17.根据权利要求16所述的器件，其中设置所述多个金属柱，并且所述半导体层未被设置在中心线上，所述中心线通过彼此相邻的所述金属柱之间的中点，并且垂直于接合所述金属柱的线以及所述发光层，并且所述中心线位于所述多个芯片之间。
18.一种半导体发光器件，包括：
多个芯片，每一个所述芯片包括：半导体层，所述半导体层具有第一面、形成在与所述第一面相对的一侧的第二面、以及发光层；p侧电极，所述p侧电极被设置在所述第二面上具有所述发光层的区域中；以及n侧电极，所述n侧电极被设置在所述第二面上不具有所述发光层的区域中，并且每一个所述芯片彼此分离开；
绝缘层，所述绝缘层被设置在所述第二面一侧上，并且具有通向所述p侧电极的第一过孔以及通向所述n侧电极的第二过孔；
p侧布线层，所述p侧布线层被设置成在所述绝缘层上延伸进入包括多个所述芯片的区域中并且通过所述第一过孔电连接至所述p侧电极；
n侧布线层，所述n侧布线层被设置成在相对于所述p侧布线层分离的同时在所述绝缘层上延伸进入包括多个所述芯片的区域中，并且通过所述第二过孔电连接至所述n侧电极；
p侧外部端子，所述p侧外部端子被设置成未划分，而是在所述p侧布线层上包括多个所述芯片的区域中是连续的；以及
n侧外部端子，所述n侧外部端子被设置成未划分，而是在所述n侧布线层上包括多个所述芯片的区域中是连续的。
19.根据权利要求18所述的器件，其中所述绝缘层具有无机绝缘膜，所述无机绝缘膜被设置在所述p侧电极和所述p侧布线层之间并且接触所述p侧电极和所述p侧布线层，以及被设置在所述p侧电极和所述n侧布线层之间并且接触所述p侧电极和所述n侧布线层。
20.一种发光模块，包括：
安装衬底，所述安装衬底在安装面上具有焊盘；以及
根据权利要求1所述的半导体发光器件，所述半导体发光器件通过将所述p侧外部端子和所述n侧外部端子接合至所述焊盘而安装至所述安装面。
CN201280044655.8A 2011-08-08 2012-03-14 半导体发光器件和发光模块 Pending CN103828053A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011172875A JP5662277B2 (ja) 2011-08-08 2011-08-08 半導体発光装置及び発光モジュール
JP2011-172875 2011-08-08
PCT/JP2012/001804 WO2013021519A1 (en) 2011-08-08 2012-03-14 Semiconductor light emitting device and light emitting module

Publications (1)

Publication Number Publication Date
CN103828053A true CN103828053A (zh) 2014-05-28

Family

ID=45955060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280044655.8A Pending CN103828053A (zh) 2011-08-08 2012-03-14 半导体发光器件和发光模块

Country Status (7)

Country Link
US (1) US9171882B2 (zh)
EP (1) EP2742531A1 (zh)
JP (1) JP5662277B2 (zh)
CN (1) CN103828053A (zh)
HK (1) HK1197317A1 (zh)
TW (1) TWI475722B (zh)
WO (1) WO2013021519A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990495A (zh) * 2014-09-16 2016-10-05 株式会社东芝 发光单元及半导体发光装置
CN108365068A (zh) * 2017-01-26 2018-08-03 晶元光电股份有限公司 发光元件

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI440210B (zh) 2007-01-22 2014-06-01 Cree Inc 使用發光裝置外部互連陣列之照明裝置及其製造方法
US9653643B2 (en) 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
US11251348B2 (en) 2011-06-24 2022-02-15 Creeled, Inc. Multi-segment monolithic LED chip
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
US9728676B2 (en) 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
DE102013103600A1 (de) * 2013-04-10 2014-10-30 Osram Opto Semiconductors Gmbh Modul mit wenigstens zwei Halbleiterchips
US9640729B2 (en) * 2013-07-03 2017-05-02 Koninklijke Philips N.V. LED with stress-buffer layer under metallization layer
JP2015050270A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体発光装置
JP6303344B2 (ja) 2013-09-05 2018-04-04 日亜化学工業株式会社 発光装置
JP2015079929A (ja) * 2013-09-11 2015-04-23 株式会社東芝 半導体発光装置及びその製造方法
JP6428249B2 (ja) 2013-12-25 2018-11-28 日亜化学工業株式会社 発光装置
JP6219177B2 (ja) 2014-01-17 2017-10-25 スタンレー電気株式会社 半導体発光装置
JP6379542B2 (ja) * 2014-03-14 2018-08-29 日亜化学工業株式会社 照明装置
JP2015195332A (ja) 2014-03-27 2015-11-05 株式会社東芝 半導体発光装置及びその製造方法
US9620436B2 (en) 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate
DE102014106791B4 (de) 2014-05-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
TWI614920B (zh) 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
DE102014215939A1 (de) 2014-08-12 2016-02-18 Osram Gmbh Beleuchtungsvorrichtung und Verfahren zum Herstellen einer solchen
CN104409466B (zh) * 2014-12-08 2017-08-18 厦门市三安光电科技有限公司 倒装高压发光器件及其制作方法
KR20160141301A (ko) 2015-05-29 2016-12-08 삼성전자주식회사 반도체 발광 소자 패키지
US9853017B2 (en) * 2015-06-05 2017-12-26 Lumens Co., Ltd. Light emitting device package and light emitting device package module
DE102015111558B4 (de) 2015-07-16 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102016103328A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
JP6855787B2 (ja) * 2016-12-26 2021-04-07 日亜化学工業株式会社 発光素子
KR102317874B1 (ko) * 2017-02-09 2021-10-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2019028314A1 (en) 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
DE102018119538A1 (de) * 2018-08-10 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
JP7389331B2 (ja) 2019-10-31 2023-11-30 日亜化学工業株式会社 発光デバイスの製造方法
JP7319551B2 (ja) * 2020-03-31 2023-08-02 日亜化学工業株式会社 発光装置
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
JP7223046B2 (ja) * 2021-02-24 2023-02-15 晶元光電股▲ふん▼有限公司 光電部品
TWI787890B (zh) * 2021-06-30 2022-12-21 錼創顯示科技股份有限公司 微型發光二極體顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020058A1 (en) * 2000-08-18 2002-02-21 Yuji Saito Method of mounting a BGA
CN1670910A (zh) * 2004-03-17 2005-09-21 三洋电机株式会社 电路装置及其制造方法
US20100148198A1 (en) * 2008-12-12 2010-06-17 Kabushiki Kaisha Toshiba Light emitting device and method for manufacturing same

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244012A (ja) 1998-12-22 2000-09-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3589187B2 (ja) 2000-07-31 2004-11-17 日亜化学工業株式会社 発光装置の形成方法
JP4045767B2 (ja) * 2001-09-28 2008-02-13 日亜化学工業株式会社 半導体発光装置
JP4449405B2 (ja) * 2003-10-20 2010-04-14 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP4121536B2 (ja) * 2004-09-27 2008-07-23 松下電器産業株式会社 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
US7723736B2 (en) * 2004-12-14 2010-05-25 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
JP3117281U (ja) * 2005-09-30 2006-01-05 鼎元光電科技股▲ふん▼有限公司 効率の高いマトリックス発光ダイオード素子
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
TWI387077B (zh) * 2008-06-12 2013-02-21 Chipmos Technologies Inc 晶粒重新配置之封裝結構及其方法
JP4799606B2 (ja) 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
TW201038113A (en) * 2009-04-08 2010-10-16 Aussmak Optoelectronic Corp Light emitting apparatus
TWI590486B (zh) * 2009-07-21 2017-07-01 晶元光電股份有限公司 光電系統
JP4686625B2 (ja) 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5378130B2 (ja) 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
JP5534763B2 (ja) 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP5349260B2 (ja) 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
JP5414579B2 (ja) * 2009-11-19 2014-02-12 株式会社東芝 半導体発光装置
JPWO2011093405A1 (ja) * 2010-02-01 2013-06-06 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
JP5101645B2 (ja) 2010-02-24 2012-12-19 株式会社東芝 半導体発光装置
JP5202559B2 (ja) 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
JP2011199193A (ja) 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP5101650B2 (ja) 2010-03-25 2012-12-19 株式会社東芝 半導体発光装置及びその製造方法
JP5356312B2 (ja) 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置
JP5325834B2 (ja) 2010-05-24 2013-10-23 株式会社東芝 半導体発光装置及びその製造方法
JP5281612B2 (ja) 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
JP5426481B2 (ja) 2010-05-26 2014-02-26 株式会社東芝 発光装置
JP2011253925A (ja) 2010-06-02 2011-12-15 Toshiba Corp 発光装置の製造方法
JP2011253975A (ja) 2010-06-03 2011-12-15 Toshiba Corp 発光装置およびその製造方法
JP5337105B2 (ja) 2010-06-03 2013-11-06 株式会社東芝 半導体発光装置
TW201145614A (en) 2010-06-03 2011-12-16 Toshiba Kk Method for manufacturing light-emitting device and light-emitting device manufactured by the same
JP5390472B2 (ja) 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
US20110298001A1 (en) 2010-06-03 2011-12-08 Kabushiki Kaisha Toshiba Method for manufacturing light-emitting device and light-emitting device manufactured by the same
JP5337106B2 (ja) 2010-06-04 2013-11-06 株式会社東芝 半導体発光装置
JP5343040B2 (ja) 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
JP5449039B2 (ja) 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法
JP5759790B2 (ja) 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
JP5603793B2 (ja) 2011-02-09 2014-10-08 株式会社東芝 半導体発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020058A1 (en) * 2000-08-18 2002-02-21 Yuji Saito Method of mounting a BGA
CN1670910A (zh) * 2004-03-17 2005-09-21 三洋电机株式会社 电路装置及其制造方法
US20100148198A1 (en) * 2008-12-12 2010-06-17 Kabushiki Kaisha Toshiba Light emitting device and method for manufacturing same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990495A (zh) * 2014-09-16 2016-10-05 株式会社东芝 发光单元及半导体发光装置
CN105990495B (zh) * 2014-09-16 2019-04-05 阿尔发得株式会社 发光单元及半导体发光装置
CN108365068A (zh) * 2017-01-26 2018-08-03 晶元光电股份有限公司 发光元件
CN108365068B (zh) * 2017-01-26 2022-01-04 晶元光电股份有限公司 发光元件

Also Published As

Publication number Publication date
HK1197317A1 (zh) 2015-01-09
JP2013038212A (ja) 2013-02-21
TWI475722B (zh) 2015-03-01
WO2013021519A1 (en) 2013-02-14
US9171882B2 (en) 2015-10-27
TW201308673A (zh) 2013-02-16
JP5662277B2 (ja) 2015-01-28
EP2742531A1 (en) 2014-06-18
US20140175471A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
CN103828053A (zh) 半导体发光器件和发光模块
KR101891257B1 (ko) 반도체 발광장치 및 그 제조방법
US8378377B2 (en) Light emitting device
TWI445207B (zh) 半導體發光裝置
US9257416B2 (en) Semiconductor light emitting device and method for manufacturing same
JP5642623B2 (ja) 半導体発光装置
KR101427547B1 (ko) 발광 장치, 발광 모듈 및 발광 장치의 제조 방법
CN103594584B (zh) 半导体发光器件及其制造方法、和发光设备
KR102086365B1 (ko) 반도체 발광소자
KR100849826B1 (ko) 발광소자 및 이를 포함하는 패키지
US9166109B2 (en) Semiconductor light emitting element, and light emitting device having conductive vias of first electrode structure disposed below second pad electrode of second electrode structure
JP5414579B2 (ja) 半導体発光装置
KR100652133B1 (ko) 플립칩 구조의 발광 소자
EP3678197B1 (en) Semiconductor device
EP2650932B1 (en) Semiconductor light emitting device
CN102694113A (zh) 半导体发光器件及其制造方法
CN103003966A (zh) 具有波长变换层的发光二级管芯片及其制造方法，以及包括其的封装件及其制造方法
US8828756B2 (en) Wafer level light-emitting device package and method of manufacturing the same
CN103415937A (zh) 发光器件、发光模块以及用于制造发光器件的方法
US20130236997A1 (en) Method of fabricating light emitting device
KR20120042331A (ko) 수평형 발광 다이오드 칩 및 이의 제조 방법
JP2013115246A (ja) 発光素子アレイおよび発光素子ヘッド
JP2013201193A (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1197317

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140528

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1197317

Country of ref document: HK