TWI475722B - 半導體發光裝置及發光模組 - Google Patents

半導體發光裝置及發光模組 Download PDF

Info

Publication number
TWI475722B
TWI475722B TW101109505A TW101109505A TWI475722B TW I475722 B TWI475722 B TW I475722B TW 101109505 A TW101109505 A TW 101109505A TW 101109505 A TW101109505 A TW 101109505A TW I475722 B TWI475722 B TW I475722B
Authority
TW
Taiwan
Prior art keywords
layer
external terminal
wafers
emitting device
wiring layer
Prior art date
Application number
TW101109505A
Other languages
English (en)
Other versions
TW201308673A (zh
Inventor
Yosuke Akimoto
Yoshiaki Sugizaki
Akihiro Kojima
Kazuhito Higuchi
Hideo Nishiuchi
Susumu Obata
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201308673A publication Critical patent/TW201308673A/zh
Application granted granted Critical
Publication of TWI475722B publication Critical patent/TWI475722B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

半導體發光裝置及發光模組
本發明之實施例關係於半導體發光裝置及發光模組。
在半導體發光裝置被倒裝晶片安裝在安裝基材的結構中，由於半導體層與安裝基材的熱膨脹係數之差異，半導體層上的應力影響是一項考量因素。
[引證文獻]
引證文獻1美國專利申請公開2010/0148198案
依據一實施例，半導體發光裝置包括：多數晶片；p-側外部終端；n-側外部終端；及一層。各個晶片包括半導體層具有第一面、形成在該第一面相反側上的第二面、及發光層、設在該第二面上之具有發光層區域的p-側電極、及設在該第二面上之沒有發光層的區域之n-側電極，及各個晶片係彼此分開。p-側外部終端係電連接至在該第二面側上之至少一晶片的p-側電極上。該n-側外部終端係相對於p-側外部終端分離，並電連接至在該第二面側上之至少一晶片的n-側電極。該層係設在中心線與該半導體層的延伸線的交叉部。該中心線通過在p-側外部終端與n-側外部終端間的中點，該中心線係垂直於結合該 p-側外部終端與該n-側外部終端的一線，及該中心線係垂直於該發光層。該層具有低於該半導體層的剛性。該半導體層並未設在該中心線上，及該中心線係定位在多數晶片之間。
本發明之實施例將參考附圖加以描述。在各個圖中，相同元件係以類似元件符號加以標示。
(第一實施例)
圖1A為第一實施例之半導體發光裝置10a的示意剖面圖。該半導體發光裝置10a具有多晶片結構，包含有多數晶片3。該多數晶片3係彼此分開。各個晶片3具有半導體層15、p-側電極16、及n-側電極17。
半導體層15具有第一面15a，及與第一面15a相反之第二面。p-側電極16及n-側電極17係設在第二面上，及光主要被由相反於第二面的第一面15a射至外側。
再者，半導體層15具有第一半導體層11及第二半導體層12。第一半導體層11及第二半導體層12包含例如氮化鎵。第一半導體層11例如包含基礎緩衝層、n-型層等等，及n-型層作動為側向電流路徑。第二半導體層12具有一堆疊結構，其中發光層(作動層)12a係為n-型層及p-型層包夾。
半導體層15的第二面側係被處理為凸凹形。形成在 第二面側上之凸部包括發光層12a。在第二半導體層12的表面上係為凸部的表面上設有p-側電極16。即p-側電極16係設在具有發光層12a的區域中。
未有包含發光層12a的第二半導體層12的區域係設在半導體層15的第二面側上及凸部的側上，及在該區域的第一半導體層11的表面上，設有n-側電極17。即，n-側電極17係設在一區域中，其並未包含發光層12a。
在半導體層15的第二面中，包括發光層12a的區域的面積係大於並未包括發光層12a的區域的面積。再者，設在包括發光層12a的區域中之p-側電極16具有大於不包括發光層12a的區域中所設之n-側電極17的面積。結果，取得寬的發光區域。
絕緣膜14係設在包含發光層12a的第二半導體層12的側面。另外，絕緣膜14係設在p-側電極16與n-側電極17之間，及電極16與17係被絕緣。絕緣膜12例如為無機絕緣膜，例如氧化矽膜或氮化矽膜。
晶片3的第二面側係覆蓋以第一絕緣層(以下簡稱絕緣層)18。第一面15a並未覆蓋以絕緣層18。另外，絕緣層18係被填入於晶片3與晶片3之間，以覆蓋晶片3的側面。
由半導體層15中之第一面15a持續的側面係被覆蓋以絕緣層18。被以絕緣層18的面填於晶片3與晶片3(在圖1A中之下面)的面係大致對齊第一面15a。
絕緣層18係例如為樹脂，其係例如在微開口的圖案 特性上優良的聚醯亞胺。或者，例如氧化矽或氮化矽的無機材料可以使用作為絕緣層18。
在絕緣層18中，形成有到達p-側電極16的第一導孔18a及到達n-側電極17的第二導孔18b。並且，絕緣層18具有一配線面18c於相反於晶片3的側面上。
在配線面18c上，設有p-側配線層21及n-側配線層22並彼此分開。p-側配線層21係例如設在圖1A中之右側的晶片3之上。n-側配線層22係設在例如圖1A之左側的晶片3之上。
在第一導孔18a的內壁與在其附近的配線面18c的表面上，形成有金屬膜19。p-側配線層21係如後所述為電鍍法所形成，使用金屬膜19作為種金屬。因此，p-側配線層21係經由金屬膜19形成在第一導孔18a中，並透過設在第一導孔18a中之部份電連接至p-側電極16。
p-側配線層21係較金屬膜19為厚。p-側配線層21延伸於例如圖1A之右側上的晶片3之p-側電極16上。
在第二導孔18b的內壁及在圖1A之左側上之晶片3上的配線面18c的表面上，形成金屬膜19。n-側配線層22係如後所述地形成，藉由使用金屬膜19作為種金屬以電鍍法形成。因此，n-側配線層22係經由金屬膜19被形成在第二導孔18b中，並透過設在第二導孔18b中之部份電連接至n-側電極17。
n-側配線層22係較金屬膜19為厚。n-側配線層22係例如延伸於在圖1A之左側的晶片3之上。
並且，在p-側配線層21與n-側配線層22間之配線面18c上，設有配線層20。配線層20也藉由使用金屬膜19之基礎作為種金屬之電鍍法加以形成。配線層20係經由第一導孔18a電連接至在圖1A左側的晶片3之p-側電極16，該導孔18a導引至在圖1A之左側的晶片3之p-側電極16與形成在其內壁上的金屬膜19。
並且，配線層20係經由第二導孔18b電連接至在圖1A的右側上之晶片3的n-側電極17，該第二導孔18b導引在圖1A的右側上之晶片3的n-側電極17與形成在其內壁的金屬膜19。
因此，示於圖1A之兩相鄰晶片3係經由配線層20串聯連接。配線層20係較金屬膜19為厚。配線層20延伸於相鄰晶片3間之配線面18c上。
形成在各個p-側配線層21、n-側配線層22及配線層20下的金屬膜19係在配線面18c上彼此分開。
在p-側配線層21中之晶片3的相反面上，設有p-側金屬柱23。p-側配線層21、為其基礎的金屬膜19及p-側金屬柱23構成該實施例之p-側配線部。
相反於在n-側配線層22中之晶片3的面上，設有n-側金屬柱24。n-側配線層22、在其基礎的金屬膜19、及n-側金屬柱24構成該實施例之n-側配線部。
p-側金屬柱23係較p-側配線層21為厚，及n-側金屬柱24係較n-側配線層22為厚。p-側金屬柱23係例如設在圖1A的右側上之晶片3之上，及n-側金屬柱24係 例如設在左側上的晶片3之上。
在絕緣層18的配線面18c上，樹脂層25係設為第二絕緣層。樹脂層25覆蓋p-側配線層21、n-側配線層22及配線層20。再者，樹脂層25係被填入於p-側金屬柱23與n-側金屬柱24之間。
樹脂層25覆蓋p-側金屬柱23的側面及n-側金屬柱24的側面。在p-側金屬柱23中之相反於p-側配線層21的面並未被覆蓋以樹脂層25但露出作為p-側外部終端23a。在n-側金屬柱24中之相反於n-側配線層22的面並未被覆蓋以樹脂層25但露出作為n-側外部終端24a。即，p-側外部終端23a及n-側外部終端24a係於相反於第一面15a的側上露出，同時包夾半導體層15的第二面，該n-側外部終端24a延伸至重疊該發光層12a的一區域。
圖1B顯示半導體發光裝置10a的安裝面側上之示意平面圖。圖1A及1B中之假想線顯示通過p-側外部終端23a及n-側外部終端24a間之中心點的中心線c。即，中心線平分p-側外部終端23a及n-側外部終端24a間之部份，於終端23a及24a間之連接方向。並且，中心線c係垂直於結合p-側外部終端23a與n-側外部終端24a之線，並垂直於發光層12a的發光面。在該實施例中，中心線c係定位在相鄰晶片3之間，及半導體層15並未設在中心線c上。
如於圖1B所示，設置對應於一晶片3的金屬柱為一，及多數金屬柱並未在一晶片3上。因此，在兩相鄰金屬柱間之中心線c上並未有半導體層15。
如後所述，半導體層15係形成在適用以半導體層15的磊晶成長的基材上，但該基材係由一第一面15a移除。結果，半導體發光裝置10a的高度可以降低。
在晶片3間之第一面15a上及絕緣層18上，螢光體層27係被設置為透明體，對於發射自發光層12a的光為透明的。或者，可以設置透鏡作為透明體。
螢光體層27包含透明樹脂、及分散於該透明樹脂中之螢光體粒子。螢光體粒子可以吸收來自發光層12a的發射光並發出波長轉換之光。結果，半導體發光裝置10a可以發射來自發光層12a與為螢光體層27所波長轉換的光的混合光。
例如，當發光層12a為GaN為主材料及螢光粒子為發黃光的黃色螢光體，作為來自發光層12a的藍光與為螢光體層27所波長轉換光之黃光的混合光，白色、電燈炮色等也可以取得。同時，螢光體層27可以具有一架構，其包含多數類型螢光體粒子(例如發紅光之紅螢光體粒子、及發綠光的綠螢光體粒子)。
圖2為一發光模組之示意剖面圖，其具有一架構，其中第一實施例之半導體發光裝置10a係被安裝在安裝基材100上。
予以被安裝至安裝基材100的半導體發光裝置10a之數量為任意，並且可以單數或複數。並且，多數半導體發光裝置10可以沿著某一方向對準，以構成線性光源。
半導體發光裝置10a的各個p-側外部終端23a及n- 側外部終端24a係經由焊料102結合至形成在安裝基材100之表面(安裝面)上的墊101。配線圖案也被形成在安裝基材100的安裝面上，及墊101係連接至配線圖案。不使用焊料102，也可以使用焊料以外之金屬。
第一面15a面對安裝面相反的側(圖2的上側)，及光係主要射向與安裝面相反的側上(圖2中之上側)。
在該實施例中，在半導體發光裝置10a被安裝至安裝基材100的狀態中，由安裝基材100側加至晶片3的應力可以為p-側外部金屬柱23、n-側金屬柱24及樹脂層25吸收而放鬆。尤其，樹脂層25相較於金屬具有彈力，因此，可以取得高應力放鬆作用。
再者，當半導體發光裝置10a被安裝在安裝基材100的狀態時，半導體層15與安裝基材100的熱膨脹係數可能變成問題。
例如在面方向中之GaN層的熱膨脹係數為5.59(ppm/℃)，在厚度方向之GaN層的熱膨脹係數為3.17(ppm/℃)，玻璃布/玻璃不織布組合物環氧樹脂堆疊板(CEM-3：複合環氧材料-3)的熱膨脹係數為16(ppm/℃)，鋁基材的熱膨脹係數為23(ppm/℃)，及AlN基材的熱膨脹係數為4.5(ppm/℃)。
半導體層15與安裝基材100之熱膨脹係數的差可以產生應力，造成為焊料102及墊101所侷限至安裝基材100的p-側外部終端23a與n-側外部終端24a被彼此分開。因此，拉伸應力傾向於集中於半導體發光裝置10a中之 p-側外部終端23a及n-側外部終端24a之前述中心線c，及如果其中存在有半導體層15，則有可能在半導體層15中產生裂痕。
在該實施例中，在傾向於發生應力的p-側外部終端23a與n-側外部終端24a間之中心線c上沒有半導體層15。因此，有可能避免應力集中於半導體層15上，並防止半導體層15破裂。
於中心線c與半導體層15的延長線之交叉部的面方向中，絕緣層18係被設置為具有較半導體層15為低之剛性。絕緣層18係為一樹脂層，並較半導體層15及金屬具有彈性。即，接近應力傾向於集中的p-側外部終端23a及n-側外部終端24a間之中心線c處，設有樹脂作成之樹脂層25及絕緣層18。即，因為樹脂較半導體層15與金屬有彈性並被設在應力傾向於集中之部份，所以，樹脂吸收應力並可以取得高應力放鬆作用。結果，可以加強晶片3的可靠度。
第一半導體層11係經由n-側電極17及n-側配線層22電連接至包含n-側外部終端24a的n-側金屬柱24。包含發光層12a的半導體層12係經由p-側電極16及p-側配線層21電連接至包含p-側外部終端23a的p-側金屬柱23。並且，多數晶片3係為配線層20所串聯連接。即，多數晶片3係串聯連接於p-側外部終端23a及n-側外部終端24a之間。或者，多數晶片3可以並聯連接於p-側外部終端23a及n-側外部終端24a之間。
p-側配線層21的更寬區域使得其可能供給更均勻分佈的電流至包含發光層12a的第二半導體層12，另外，使得，其可能允許熱有效地由發光層12a散逸。
p-側電極16延伸入包含發光層12a的發光區。因此，經由多數第一導孔18a連接p-側配線層21與p-側電極16，則至發光層12a的電流分佈可以改良，及發光層12a的熱釋放特性也可以改良。
n-側配線層22的面積係大於n-側電極17的面積。另外，延伸於絕緣層18的n-側配線層22的面積係大於n-側配線層22透過第二導孔18b連接至n-側電極17的面積。
藉由發光層12a形成的區域大於n-側電極17的區域，可以取得高光輸出。另外，可以實現一結構，其中不包含發光層12a並設在窄於發光區的區域中的n-側電極17係並被重新安排在安裝面側上，n-側配線層22具有較n-側電極17為寬的面積。
p-側配線層21接觸p-側金屬柱23的區域有時大於p-側配線層21接觸p-側電極16的區域，或有時較小。
各個p-側金屬柱23、n-側金屬柱24及樹脂層25具有較半導體層15為厚的厚度，再者，大於晶片3的厚度。因此，即使當隨後描述之被用以形成半導體層15的基材被省略，仍有可能穩定地為包含p-側金屬柱23、n-側金屬柱24及樹脂層25的支持件所支持半導體層15，並加強半導體發光裝置10a的機械強度。
各個金屬柱23及24的縱深比(厚度相對於平面大小的比)並不限於不小於1，也可以小於1。即，金屬柱23及24可以具有較其平面大小為小的厚度。
可以使用銅、金、鎳、銀等作為p-側配線層21、n-側配線層22、p-側金屬柱23及n-側金屬柱24的材料。這些材料之中，透過使用銅，給與良好導熱性，也可以取得高遷移電阻及對絕緣材料之優良黏著性。
具有熱膨脹係數相同或接近安裝基材100的係數之層係想要使用作為樹脂層25。此樹脂層25的例子可以包含一層環氧樹脂、矽酮樹脂、含氟樹脂等等。
再者，參考圖3A至5B，解釋用以製造半導體發光裝置10a的方法。
圖3A顯示在基材5的主面上形成第一半導體層11及第二半導體層12的堆疊體。
在基材5的主面上，形成第一半導體層11，及在層11上，形成包含發光層12a的第二半導體層12。包含氮化鎵的第一半導體層11及第二半導體層12的結晶可以例如藉由金屬有機化學氣相沈積法(MOCVD)成長在藍寶石基材上。
第一半導體層11包含基礎緩衝層及n-型GaN層。第二半導體層12包含發光層(作用層)12a及p-型GaN層。可以使用發藍、紫、藍-紫、紫外線光等之一層作為發光層12a。
接觸在第一半導體層11中之基材5的一面為半導體 層15的第一面15a，及在其相反側的第二半導體層12之一面係為半導體層15的第二面15b。
例如，藉由反應離子蝕刻法(RIE)使用抗蝕劑(未示出)，在基材5上形成半導體層15之後，一部份的第二半導體層12係被移除，以曝露出第一半導體層11的一部份。第一半導體層11曝露的區域並未包含發光層12a。
再者，如圖4A所示，在第二半導體層12的面上，形成p-側電極16，及在第一半導體層11的面上，形成n-側電極17。p-側電極16及n-側電極17係例如藉由濺鍍法、蒸鍍法等加以形成。再者，p-側電極16或n-側電極17可以首先形成，或者，兩者可以以相同材料同時形成。為了分別完成於電極16與17間，及半導體層11與12間之歐姆接觸等，一活性退火等係依據需要加以執行。
其上未形成有p-側電極16及n-側電極17的半導體層15的第二面係被覆蓋以絕緣膜14。絕緣膜14覆蓋並保護包含發光層12a的第二半導體層12之側面。
再者，例如，藉由使用抗蝕層(未示出)作為遮罩的RIE法，絕緣膜14及第一半導體層11係被選擇地移除，以形成到達基材5的溝渠2。溝渠2係例如被形成在晶圓狀態的基材5上，呈格狀平面佈局。藉由溝渠2，半導體層15係在基材5之上分成多數晶片3。同時，將半導體層15分開成多數的處理可以在形成電極16及17之前被執行。
再者，所有在基材5上之曝露部係被覆蓋以絕緣層18，如圖4B所示。絕緣層18係被設在p-側電極16及n-側電極17之上。再者，絕緣層18也設在溝渠2之中，並覆蓋由第一面15a持續的第一半導體層11之側面。
再者，絕緣層18係被選擇地蝕刻，以在絕緣層18中形成第一導孔18a及第二導孔18b。第一導孔18a到達p-側電極16。第二導孔18b到達n-側電極17。並且，相反於絕緣層18中之晶片3的面變成予以如後述之配線面18c，其上形成有配線層。
再者，在配線層18c上，及在第一導孔18a的內壁及在第二導孔18b的內壁上，形成有金屬膜19。金屬膜19係被使用為如後述之電鍍的種金屬。金屬膜19也被形成在曝露在第一導孔18a的底部上的p-側電極16的表面上，及曝露在第二導孔18b的底部上的n-側電極17的表面上。
金屬膜19係例如藉由濺鍍法加以形成。金屬膜19包含例如鈦(Ti)及銅(Cu)由下層側的順序形成的堆疊膜。
再者，如圖5A所示，抗蝕層41係被選擇地形成在金屬膜19上，及使用金屬膜19作為電流路徑以執行Cu電解電鍍。結果，選擇地在金屬膜19上，形成p-側配線層21、n-側配線層22及配線層配線層20。
p-側配線層21也形成在圖5A中之右側上之晶片3的多數第一導孔18a中，並經由金屬膜19電連接至在右側 的晶片3之p-側電極16。
n-側配線層22也形成在圖5A之左側上之晶片3的第二導孔18b中，並經由金屬膜19電連接至在左側上之晶片3的n-側電極17。
配線層20係被形成在p-側配線層21與n-側配線層22間之配線面18c上。再者，配線層20也形成在圖5A之左側上之晶片3的第二導孔18a中，並經由金屬膜19電連接至在左側的晶片3之p-側電極16。再者，配線層20也形成在圖5A的右側的晶片3之第二導孔18b之中，並經由金屬膜19電連接至在右側上之晶片3的n-側電極17。
再者，如於圖5B所示，抗蝕劑42係被形成在配線面18c上。對於抗蝕劑42，係選擇地形成有第一開口42導引至p-側配線層21，及第二開口42b導引至n-側配線層22。
並且，使用抗蝕劑42作為遮罩，使用金屬膜19作為電流路徑的Cu電解電鍍係被執行。結果，形成p-側金屬柱23及n-側金屬柱24。p-側金屬柱23係被形成在p-側配線層21上。n-側金屬柱24係被形成在n-側配線層22上。
在形成p-側金屬柱23與n-側金屬柱24後，抗蝕劑42係被移除。隨後，金屬膜19的曝露部被移除。結果，鏈結於p-側配線層21、n-側配線層22與配線層20間之金屬膜19係被分成多數段落，如圖1A所示。
再者，形成一填於配線層間及金屬柱間之樹脂層25(示於圖1A)。樹脂層25具有絕緣特性。並且，樹脂層25可以例如加入有予以給與來自發光層12a的光遮光特性的碳黑。並且，樹脂層25可以加入具有對來自發光層12a發出之光有反射性的粉末。
在晶片3係為包含p-側金屬柱23、n-側金屬柱24及樹脂層25的支持件所支持時，用以形成半導體層15之基材5係例如藉由雷射抬離法加以移除。
由基材5的相反側，第一半導體層11係被照射以雷射光。雷射光對基材5具有穿透性，並具有一波長，其變成第一半導體層11的吸收區域。
當雷射光到達基材5與第一半導體層11間之介面時，接近介面的第一半導體層11吸收雷射光能量並分解。例如，GaN為主材料的第一半導體層11分解為鎵(Ga)及氮氣。分解反應在基材5及第一半導體層11之間形成細小間隙，以分開基材5及第一半導體層11。每個預設區之分開多數的整個晶圓係被以雷射光照射，因此，基材5被移除。
因為半導體層15係被以支持件所支持，所以，即使基材5被免除，仍可以維持晶圓狀態。並且，樹脂層25、構成p-側金屬柱23及n-側金屬柱24的金屬也由相較於半導體層15更富彈性的材料作成。結果，即使當大量內部應力產生於形成在基材5上之半導體層15的磊晶生長中，在基材5的熔散一次，裝置的破壞可以避免。
在移除基材5之後，第一面15a受到清洗，或者，如有必要，受到冰凍處理，用以形成不規則性。在第一面15a上之細微不規則的形成可以改良光抽出效率。隨後，螢光體層27(示於圖1A)係被形成在第一面15a上。
用以形成螢光體層27的製程具有例如藉由印刷、嵌裝、模製、壓縮模製等之方法，供給具有螢光體粒子的液體形式之透明樹脂於第一面15a上，及將其熱固化的製程。
在形成螢光體層27後，晶圓被在切割區切除以分割成多數半導體發光裝置10a。在此時，因為硬基材5已經被移除，所以基材5並不需要被分離，使分離容易。
並且，在切割區中，並未形成包含半導體層15的晶片3，但設有樹脂層25及絕緣層18。即，因為在切割區中未存在半導體層15，所以在切割時對半導體層15可能造成的損壞可以避免。在切割區中，也並不存在配線層及金屬柱。
因為每一製程直到切割前係被以晶圓狀態一起執行，所以，不必要形成包含外部終端的配線部及對於每分離裝置以絕緣材料保護晶片，以使得相當量的製造成本可以儘可能降低。即，在如圖1A所示之分離狀態中，晶片3的側面已經被覆蓋並保護有絕緣膜14及絕緣層18。結果，可以加強生產力及容易降低價格。
(第二實施例)
圖6為第二實施例之半導體發光裝置10b的示意剖面圖。
圖7為發光模組的示意剖面圖，其具有一架構，其中第二實施例之半導體發光裝置10b係安裝於安裝基材100上。
該實施例中之半導體發光裝置10b也具有多晶片結構，其包含多數晶片3。雖然在圖6中所示之剖面例如示出四個晶片3，但晶片3的數目並不限於此，係可以為任意值。各個晶片3的架構係與在第一實施例中者相同。
以相同於第一實施例之方式，在各個晶片3的第二面側上及在個別晶片3之間設有絕緣層18。在絕緣層18中，形成有到達p-側電極16的第一導孔18a及到達n-側電極17的第二導孔18b。
在絕緣層18上，形成有彼此分開的配線層20a、20b及20c。配線層20a、20b及20c係例如藉由電鍍法同時形成。用以在電鍍中作為種金屬的金屬膜的代表係在圖6中省略。
配線層20a也設在圖6中之左端晶片3之第一導孔18a中，並連接至左端晶片3之p-側電極16。再者，配線層20a也設在圖6之左側之第二晶片3的第二導孔18b中，並連接至由左側的第二晶片3的n-側電極17。
配線層20b也設在圖6的左側中之第二晶片3的第一導孔18a中，並連接至由左側的第二晶片3的p-側電極16。再者，配線層20b也設在圖6之左側的第三晶片3的 第二導孔18b中，並連接至由左側的第三晶片3的n-側電極17。
配線層20c也設在圖6之左側的第三晶片3之第一導孔18a中，並連接至左側的第三晶片3的p-側電極16。再者，配線層20c也設在第6圖中之右端晶片3的第二導孔18b中，並連接至右端晶片3的n-側電極17中。
因此，多數晶片3係為配線層20a、20b及20c所串聯連接。
在絕緣層18上，為了覆蓋配線層20a、20b及20c，設有絕緣層31。至於絕緣層31，可以使用與絕緣層18相同的材料。例如，比如聚醯亞胺的樹脂可以使用作為絕緣層31。
在絕緣層31上，形成有彼此分開的p-側配線層34及n-側配線層35。p-側配線層34及n-側配線層35係例如藉由電鍍法同時形成。在電鍍中使用作為種金屬的金屬膜的代表係在圖6中省去。
p-側配線層34係連接至右端晶片3的p-側電極16，透過通過絕緣層31及絕緣層18的多數導孔33a到達在圖6中之右端晶片3的p-側電極16。
n-側配線層35係連接至左端晶片3的n-側電極17，透過通過絕緣層31及絕緣層18的導孔33b到達在圖6中之左端晶片3的n-側電極17。
在相反於p-側配線層34中之晶片3的面上，設有p-側金屬柱36。p-側配線層34及p-側金屬柱36構成在該 實施例中之p-側配線部。該p-側金屬柱36係較p-側配線層34為厚。
在n-側配線層35之晶片3的相反面上，設有n-側金屬柱37。n-側配線層35及n-側金屬柱37構成該實施例中之n-側配線部。n-側金屬柱37係較n-側配線層35為厚。
在絕緣層31上，樹脂層32係被提供為在該實施例之第二絕緣層。樹脂層32係被填在p-側配線層34與n-側配線層35之間，與p-側金屬柱36與n-側金屬柱37之間。樹脂層32覆蓋p-側配線層34之一側面、n-側配線層35之一側面、p-側金屬柱36的一側面及n-側金屬柱37的一側面。
相反於在p-側金屬柱36中之p-側配線層34的面並未覆蓋以樹脂層32，而是外露，並作動為p-側外部終端36a。相反於在n-側金屬柱37中之n-側配線層35的面並未覆蓋以樹脂層32而是外露，並操作為n-側外部終端37a。
各個p-側配線層34及n-側配線層35延伸於包含多數晶片3的區域上。例如，p-側配線層34延伸於包含在圖6中之右兩晶片3的區域上，及n-側配線層35延伸在包含在圖6中之左兩個即片3的區域上。
設在p-側配線層34上之p-側金屬柱36同時也延伸於包含多數晶片3的區域上。因此，p-側外部終端36也延伸包含數電極晶片3的區域上。例如，p-側外部終端 36a延伸於包含圖6中之右兩晶片3的區域上。
設在n-側配線層35上之n-側金屬柱37同時也延伸於包含多數晶片3的區域上。因此，n-側外部終端37a同時也延伸於包含多數晶片3的區域上。例如，n-側外部終端37a延伸於包含圖6中之左兩個晶片3的區域上。
在圖6中，假想線顯示中心線c通過-外部終端36a及n-側外部終端37a間之中心點。中心線c平分在p-側外部終端36a及n-側外部終端37a間之一部份於連接終端36a及37a的一方向。再者，中心線c垂直於連接p-側外部終端36a及n-側外部終端37a之一線，及垂直於發光層12a的發光面。中心線c係定位在晶片3。在圖6所示之例子中，中心線c係定位在中間兩晶片3之間。在中心線c上未設有半導體層15。
如於圖7所示，半導體發光裝置10b的各個p-側外部終端36a及n-側外部終端37a係經由焊料102結合至形成在安裝基材100之面(安裝面)的墊101。第一面15a面向與安裝面相反的一側(圖7中之上側)，及光係發射至相反於安裝面的一側上(圖7中之上側)。
同時在實施例中，以半導體發光裝置10b被安裝至安裝基材100的狀態時，由安裝基材100加至晶片3的應力可以為p-側金屬柱36、n-側金屬柱37所吸收及為樹脂層32所放鬆。
並且，在該實施例中，在p-側外部終端36a及n-側外部終端37a間之中心線c未存在有半導體層15，前述 在第一實施例中所解釋的拉伸應力傾向於集中於其上。因此，有可能避免施加至半導體層15的應力集中並防止半導體層15破裂。
在中心線c與半導體層15的延長線之交叉部之面方向處，設置有絕緣層18，作為具有較半導體層15的剛性為低之一層。絕緣層18為一樹脂層，較半導體層15及金屬有彈性。即，前述應力傾向於集中接近p-側外部終端36a與n-側外部終端37a間之中心線c，設有樹脂層32及各包含有樹脂的絕緣層31與18。即，因為樹脂較半導體層15有彈性及金屬被設在應力傾向於施加之部份，所以，樹脂吸收應力，對放鬆應力有很大作用。結果，可以加強晶片3之可靠度。
再者，在實施例中，p-側配線層34及n-側配線層35係被形成不與連接晶片3間之配線層20a至20c相同層而在配線層20a至20c之層上。因此，p-側配線層34及n-側配線層35可以形成在包含多數晶片3的較寬區域。
結果，設在n-側配線層34與n-側配線層35上之p-側金屬柱36及n-側金屬柱37的平面大小分別可以加大。因此，p-側外部終端36a及n-側外部終端37a的面積可以加寬。結果，發光層12a透過p-側外部終端36a及n-側外部終端37a的熱釋放向安裝基材100側的特性可以加強。再者，在p-側外部終端36a與n-側外部終端37a間之接面強度，及墊101可以加強，因此，增加可靠度。
在圖6之左端晶片3的第一半導體層11係經由n-側 電極17及n-側配線層35電連接至n-側金屬柱37。圖6中之右端晶片3的第二半導體層12係經由p-側電極16與p-側配線層34電連接至p-側金屬柱36。
並且，多數晶片3係為p-側配線層34、n-側配線層35及配線層20a至20c串聯連接於p-側外部終端36a及n-側外部終端37a之間。或者，多數晶片3可以並聯連接於p-側外部終端36a及n-側外部終端37a之間。
藉由經由多數導孔33a於包含多數晶片3的區域上，連接延伸於寬區域上之p-側配線層34至p-側電極16，至發光層12a的電流分佈改良，及發光層12a的熱釋放特性也可以改良。
n-側配線層35的區域係大於n-側電極17。再者，延伸於絕緣層31上之n-側配線層35的面積係大於n-側配線層35被以導孔33b連接至n-側電極17的面積。此一結構係被作成，其中，未包含發光層12a及未設在窄於發光區的區域中之n-側電極17係被重新安排在安裝面側，作為具有面積大於n-側電極17的n-側配線層35。
各個p-側金屬柱36、n-側金屬柱37及樹脂層32具有厚於半導體層15及厚於晶片3的厚度。因此，即使當一被使用於形成半導體層15的基材被省略，仍有可能穩定地以包含p-側金屬柱36、n-側金屬柱37、及樹脂層32的支持件支持半導體層15，並加強半導體發光裝置10b的機械強度。
銅、金、鎳、銀等可以使用作為p-側配線層34、n- 側配線層35、配線層20a至20c、p-側金屬柱36、及n-側金屬柱37的材料。這些材料之中，藉由使用銅，可以取得良好導熱性、高遷移阻抗及對絕緣材料的優良黏著性。
至於樹脂層32，則想要使用具有與安裝基材100的熱膨脹係數相同或接近的一層。此樹脂層25的例子包含環氧樹脂、矽酮樹脂、含氟樹脂或類似物之一層。
(第三實施例)
圖8為第三實施例之半導體發光裝置10c的示意剖面圖。該實施例之半導體發光裝置10c也具有包含多數晶片3的多晶片結構。雖然在圖8所示之剖面圖中，例如，顯示四個晶片3，但晶片3的數量並不限於此，也可以是任意數。各個晶片3的結構係與在第一實施例中之結構相同。
以相同於第一實施例之方法，各個晶片3的第二面側及在個別晶片3之間，設有絕緣層18。在絕緣層18中，形成有到達p-側電極16的第一導孔18a及到達n-側電極17的第二導孔18b。
在絕緣層18上，形成有彼此分開的p-側配線層21、n-側配線層22、及配線層20a、20b及20c。這些配線層係例如藉由電鍍法加以同時形成。用作為電鍍中之種金屬的金屬膜的代表係在圖8中被省略。
p-側配線層21也設在圖8中之右端晶片3的第一導 孔18a中，並連接至右端晶片3的p-側電極16。再者，p-側配線層21也設在圖8之右側之第二晶片3的第一導孔18a中，並連接至右側之第二晶片3的p-側電極16。再者，p-側配線層21也設在由圖8之左側的晶片3之第一導孔絕緣層18中，並連接至由左側的第二晶片3的p-側電極16。
n-側配線層22也設在圖8之左端晶片3之第二導孔18b中，並連接至左端晶片3的n-側電極17。
配線層20a也設在圖8之左端晶片3的第一導孔18a中，並連接至左端晶片3的p-側電極16。再者，配線層20a也設在圖8之左側之第二晶片3的第二導孔18b中，並連接至左側之第二晶片3的n-側電極17。
配線層20b也設在由圖8的左側之第二晶片3的第一導孔18a中，並連接至左側的第二晶片3的p-側電極16。再者，配線層20b也設在由圖8的左側的第三晶片3的第二導孔18b中，並連接至左側的第三晶片3的n-側電極17。
配線層20c也設在由圖8的左側的第三晶片3的第一導孔18a中，並連接至左側的第三晶片3的p-側電極16。再者，配線層20c也設在圖8的右端晶片3之第二導孔18b中，並連接至右端晶片3的n-側電極17。
因此，多數晶片3係為配線層20a、20b及20c所串聯連接。
在相反於p-側配線層21中之晶片3的面上，設有p- 側金屬柱23。在該實施例中，p-側配線層21及p-側金屬柱23係設置對應於各個多數晶片3。
在相反於n-側配線層22中之晶片3的面上，設有n-側金屬柱24。
在絕緣層18上，設有樹脂層25。該樹脂層25覆蓋p-側配線層21、n-側配線層22及配線層20a、20b及20c。另外，樹脂層25係被填入於p-側金屬柱23與n-側金屬柱24間，及在相鄰的p-側金屬柱23間。樹脂層25覆蓋p-側金屬柱23的一側面及n-側金屬柱24的一側面。
相反於p-側金屬柱23之p-側配線層21的面並未覆蓋以樹脂層25而是外露，及作動為p-側外部終端23a。在相反於n-側金屬柱24中之n-側配線層22的面並未覆蓋以樹脂層25，而是外露，並作動為n-側外部終端24a。
在圖8中，虛線顯示一中心線c，平分相鄰金屬柱(外部終端)於連接相鄰金屬柱(外部終端)間之方向。再者，中心線c係垂直於連接相鄰金屬柱的線，及連接至發光層12a的發光面。中心線c係定位於晶片3之間。在中心線c上未設有半導體層15。
各個p-側外部終端23a及n-側外部終端24a係經由焊料102結合至安裝基材100(安裝面)上的表面上的墊101。
同時，在該實施例中，在半導體發光裝置10c安裝於安裝基材100時，由安裝基材100側施加至晶片3的應力可以為p-側金屬柱23、n-側金屬柱24及樹脂層25所吸 收並放鬆。再者，因為金屬柱係設在所有晶片3上，所以為金屬柱之應力放鬆作用可以給各個晶片3。
再者，同時在實施例中，在p-側外部終端23a及n-側外部終端24a間之中心線c並未存在有半導體層15，其上傾向於集中有第一實施例所解釋的拉伸應力。因此，有可能避免施加至半導體層15的應力集中，並防止半導體層15破裂。
再者，因為在多數p-側外部終端23a中之相鄰p-側外部終端23a間之中心線c未存在半導體層15，所以，有可能避免施加至半導體層15的應力的集中及防止半導體層15破裂。
在中心線c與半導體層15之延伸線的交叉部之面方向處，絕緣層18係被設置為具有較半導體層15的剛性為低之剛性。絕緣層18為一樹脂層，較半導體層15及金屬有彈性。即，接近上述應力傾向於集中的中心線c，設有樹脂層25及包含樹脂的絕緣層18。即，因為樹脂較半導體層15及金屬有更多彈性於應力傾向於集中的部份，所以，樹脂吸收應力，因此，可以取得高應力放鬆作用。結果，可以加強晶片3的可靠度。
在圖8中之左端晶片3的第一半導體層11係經由n-側電極17及n-側配線層22電連接至n-側金屬柱24。在圖8的左端外的晶片的三個晶片3的各個第二半導體層12係經由p-側電極16及p-側配線層21電連接至p-側金屬柱23。
n-側外部終端24a可以連接至在多數晶片3間之至少一晶片3的n-側電極17。p-側金屬柱23只有連接至多數晶片3之至少一晶片3的p-側電極16。
藉由在多數晶片3設置p-側配線部(p-側配線層21及p-側金屬柱23)，作為該實施例，可以加強熱釋放特性及安裝的穩定性。即，有可能透過設在發光區上之p-側電極16、p-側配線層21及p-側金屬柱23，增加用以釋放發光區之熱至安裝基材側的熱釋放路徑的數量。在該實施例中，金屬柱係設在所有晶片3的發光區上。因此，個別晶片3的發光區的熱係透過設在發光區上之金屬柱被釋放至安裝基材。
再者，多數p-側外部終端23a使其可能廣泛地確保半導體發光裝置10c與安裝基材間之接面區域並加強接面強度。
(第四實施例)
圖9為第四實施例之半導體發光裝置10d的示意剖面圖。該實施例之半導體發光裝置10d也可以具有包括晶片3的多晶片結構。雖然在圖9所示之剖面，例如四晶片3係被顯示，但晶片3的數目並不限於此，而是任意數目。各個晶片3的架構係與第一實施例相同。
同時在實施例中，以相同於第一實施例，各個晶片3之第二面側上及個別晶片3之間係設有絕緣層18。在絕緣層18中，形成有到達p-側電極16的第一導孔18a及到 達n-側電極17的第二導孔18b。
再者，在該實施例中，無機絕緣膜61係設在p-側電極16上。無機絕緣膜61係例如氧化矽膜或氮化矽膜。第一導孔18a通過絕緣層18與無機絕緣膜61到達p-側電極16。
在絕緣層18上，形成彼此分離的p-側配線層21、n-側配線層22、及配線層62、20a、20b及20c。配線層係例如藉由一電鍍法同時形成。用作為在電鍍中作為種金屬的金屬膜的代表係由圖9省略。
p-側配線層21係透過通過在圖9中之右端晶片3上的絕緣層18及無機絕緣膜61的第一導孔18a連接至右端晶片3的p-側電極16。
n-側配線層22係設在圖9的左端晶片3的第二導孔18b，並連接至左端晶片3的n-側電極17。再者，n-側配線層22延伸於左端晶片3的無機絕緣膜61上。因為無機絕緣膜61係內插於左端晶片3的n-側配線層22與p-側電極16之間，所以n-側配線層22及p-側電極16係彼此絕緣於左端晶片3。
在圖9之中間兩晶片3的無機絕緣膜61上，設有配線層62。因為無機絕緣膜61係內插於配線層62與p-側電極16之間，所以，配線層62與p-側電極16係彼此絕緣。
配線層20a也設在圖9中之左端晶片3的第一導孔18a中並連接至左端晶片3的p-側電極16。再者，配線 20a也設在圖9的左側的第二晶片3的第二導孔18b中，並連接至由左側的第二晶片3的n-側電極17。
配線層20b也設在圖9的左側的第二晶片3的第一導孔18a中，並連接至左側的第二晶片3的p-側電極16。再者，配線層20b也設在由圖9之左側的第三晶片3的第二導孔18b中，並連接至由左側的第三晶片3的n-側電極17。
配線層20c也設在圖9的左側的第三晶片3的第一導孔18a中，並連接至由左側的第三晶片3的p-側電極16。再者，配線層20c也設在圖9的右端晶片3的第二導孔18b中並連接至右端晶片3的n-側電極17。
因此，多數晶片3係為配線層20a、20b及20c所串聯連接。
在與p-側配線層21中之晶片3相反面上，設有p-側金屬柱23。在相反於n-側配線層22中之晶片3的面上，設有n-側金屬柱24。在相反於配線層62的晶片3之面上，設有金屬柱63。金屬柱63係電性浮置狀態。
在絕緣層18上，設有樹脂層25。樹脂層25覆蓋配線層20a、20b及20c。另外，樹脂層25係填入於相鄰金屬柱間並覆蓋個別金屬柱的側面。即，樹脂層25係填入n-側金屬柱24與金屬柱63之間，及在金屬柱63與金屬柱63之間，並在金屬柱63與p-側金屬柱23之間。
在p-側金屬柱23中之相反於p-側配線層21的面並未覆蓋以樹脂層25而是外露，並作動為p-側外部終端 23a。在n-側金屬柱24中之相反於n-側配線層22的面並未覆蓋以樹脂層25而是外露，並作動為n-側外部終端24a。再者，在相反於金屬柱63中之配線層62的面並未覆蓋以樹脂層25但外露，並作動為外部終端63a。即，p-側外部終端23a、n-側外部終端24a及外部終端63a係外露於相同平面。
在圖9中，虛線顯示通過平分相鄰金屬柱(外部終端)間之部份於連接相鄰金屬柱(外部終端)方向中之中心點的中心線c。另外，中心線c係垂直於連接於相鄰金屬柱間之線，並垂直於發光層12a的發光面。中心線c係定位於晶片3之間。在中心線c上未設有半導體層15。再者，在圖9中，在兩中間外部終端63a間之中心線也是在左端n-側外部終端24a與右端p-側外部終端23a間之中心線c。
各個p-側外部終端23a及n-側外部終端24a係經由焊料102結合至形成在安裝基材100之面(安裝面)上的前述墊101。
透過p-側外部終端23a及n-側外部終端24a，電力係被供給至半導體發光裝置10d，及各別的晶片3發光層發光。半導體發光裝置10d及安裝基材係為外部終端63a所結合，但沒有電力被供給至外部終端63a。因此，結合有外部終端63a的安裝基材側上之墊可以成焊墊(land)圖案，而不連接至其他配線。
由在半導體發光裝置10d安裝在安裝基材的狀態時之 由安裝基材側施加至晶片3的應力可以為p-側金屬柱23、n-側金屬柱24、金屬柱63及樹脂層25所吸收放鬆。
在該實施例中，除了p-側金屬柱23及n-側金屬柱24外，也設有金屬柱63。因此，金屬柱係設在所有晶片3之上。結果，為金屬柱所應力放鬆作用可以給各個之每一晶片3。
再者，在增加外部終端，也可能廣泛地確保在半導體發光裝置10d與安裝基材間之接面區域並加強接面強度。
再者，同時，在該實施例中，在p-側外部終端23a及n-側外部終端24a間之中心線c上沒有半導體層15，其上傾向於集中有在第一實施例中所述之前述拉伸應力。因此，有可能避免施加至半導體層15的應力集中及防止半導體層15破裂。
再者，因為在n-側外部終端24a及外部終端63a間之中心線c上、在外部終端63a與外部終端63a間之中心線c上、及在外部終端63a與p-側外部終端23a間之中心線c上沒有半導體層15存在，所以，有可能避免施加至半導體層15的應力集中，並防止半導體層15破裂。
在中心線c與半導體層15的延伸之交叉部的面方向中，絕緣層18係被設有一層具有較半導體層15的剛性為低之一層。絕緣層18為較半導體層15及金屬層有彈性的樹脂層。即，接近應力傾向於集中之中心線c處設有樹脂層25及包含樹脂的絕緣層18。即，因為樹脂較半導體層15及金屬更有彈性，所以，在應力傾向於集中的部份， 樹脂吸收應力，因此，可以取得高應力放鬆作用。結果，可以加強晶片3的可靠度。
再者，金屬柱係被設在所有晶片3的發光區。因此，個別晶片3的發光區之熱可以透過設在發光區的金屬柱加以釋放至安裝基材側。
在圖9中之左端晶片3的發光區的熱係透過p-側電極16、無機絕緣膜61、n-側配線層22及n-側金屬柱24釋放。圖9中之中間兩晶片3的發光區的熱係透過p-側電極16、無機絕緣膜61、配線層62及金屬柱63釋放。在圖9中之右端晶片3的發光區的熱係透過p-側電極16、p-側配線層21及p-側金屬柱23加以釋放。
至於在各個n-側配線層22與配線層62及p-側電極16間之絕緣的絕緣膜可以使用無機絕緣膜61。無機材料具有較有機材料(樹脂材料)為高的導熱率。因為p-側電極16及金屬柱，所以，未內插有有機材料。因此，在該實施例中，由發光區至金屬柱的熱釋放特性可以被加強。
(第五實施例)
圖10為第五實施例之發光模組的示意透視圖。發光模組具有一結構，其中半導體發光裝置10e係安裝在安裝基材100上。
半導體發光裝置10e具有一類似於參考圖1A解釋之在第一實施例之半導體發光裝置10a的架構。半導體發光 裝置10e及半導體發光裝置10a不同在於作為光的主發射面的安裝面相對於第一面15a的取向。
示於圖10之半導體發光裝置10e的p-側外部終端23b及n-側外部終端24b係在與由半導體層15的前述第一面15a及第二面的面取向不同的第三面由樹脂層25外露。
該第三面對應於圖1A中所示之半導體發光裝置10a中之紙的前側或紙的後側，並為接近於垂直於第一面15a的一面。即，p-側金屬柱23變成示於圖10中之半導體發光裝置10e的p-側外部終端23b，及n-側金屬柱24的一側面變成示於圖10中之半導體發光裝置10e的n-側外部終端24b。在金屬柱23與24的p-側外部終端23b及n-側外部終端24b以外的面係被覆蓋以樹脂層25。
半導體發光裝置10e係被安裝成第三面面向安裝基材100的安裝面。各個p-側外部終端23b及n-側外部終端24b外露出第三面係予以經由焊料結合至形成在安裝基材100的安裝上之墊。
第三面係大約垂直於第一面15a。因此，在第三面面向下安裝面側時，第一面15a面向側向，而不是安裝面的上側。即，半導體發光裝置10e及使用該裝置的發光模組係所謂側視型，其中光係以平行於安裝面或傾斜方向發射。
同時，第一實施例以外之實施例之半導體發光裝置變成一側視型，藉由以第三面曝露外部終端。
(第六實施例)
圖11A至13B係為示意平面圖，顯示第六實施例之半導體發光裝置的製造方法。圖11A至13B為由基材的相反面看到的晶片3的第二面側(安裝面側)的平面圖。
圖11A至13B顯示一半導體發光裝置的平面圖，及一半導體發光裝置包含多數晶片3。例如，如圖11A所示，一半導體發光裝置包含八個晶片3。多數晶片3係彼此為溝渠2所分開。各個晶片3與前述實施例相同的方式，具有半導體層15、p-側電極16及n-側電極17。
相同於前述實施例，在基材的主面上，形成有第一半導體層11，及在層11上形成包含有發光層12a的第二半導體層12。及，一部份的第二半導體層12係被移除，及一部份的第一半導體層11被露出。
再者，在第二半導體層12的表面上，形成p-側電極16，及在外露第一半導體層11的面上，形成有n-側電極17。
在圖11A所示之例子中，p-側電極16及在其下之第二半導體層12佔用在晶片3中所有多數第二面。第一半導體層11的外露部包圍第二半導體層12的周邊，因此，n-側電極17包圍p-側電極16的周邊。
絕緣膜14係設在p-側電極16與n-側電極17之間。再者，n-側電極17的周邊也覆蓋以絕緣膜14。
在例如以RIF法使用抗蝕劑(未示出)作為遮罩，形 成p-側電極16與n-側電極17之後，形成到達基材的溝渠2。溝渠2例如被形成在晶圓狀態的基材上呈格狀平面佈局。形成溝渠2的製程可以在形成p-側電極16與n-側電極17前被執行。
再者，在p-側電極16與n-側電極17上，如圖11B所示，氮化矽膜係被形成作為無機絕緣膜61。或者，氧化矽膜可以被使用作為無機絕緣膜61。
雖然無機絕緣膜61覆蓋幾乎所有p-側電極16及n-側電極17，但在個別晶片3的平面圖的角落部，一部份的p-側電極16及一部份的n-側電極17由無機絕緣膜61露出。
再者，在多數晶片3的一晶片3(定位在圖11B之左側的第二上側上的晶片3)中，一寬開口(或第一導孔)61a係被形成在無機絕緣膜61中，並透過開口61a，多數p-側電極16係由無機絕緣膜61露出。
再者，在溝渠2中，如圖12A所示，絕緣層18係內藏著。另外，絕緣層18覆蓋無機絕緣膜61的表面的繞著溝渠2的一部份。在個別晶片3的第二面側上，設有n-側電極17的周邊部的內側的多數並未覆蓋該絕緣層18，但無機絕緣膜61係曝露在該區域中。
再者，由無機絕緣膜61所外露的p-側電極16及n-側電極17也未覆蓋絕緣層18，但由絕緣層18外露。
再者，在例如藉由濺鍍法形成金屬膜(未示出)後，在金屬膜上，抗蝕劑係被選擇地形成，及使用金屬膜作為 電流路徑執行Cu電解電鍍。
結果，如圖12B所示，在無機絕緣膜61及絕緣層18上，形成有p-側配線層34、n-側配線層35及配線層120。p-側配線層34、n-側配線層35及配線層120係同時以相同層中之相同材料同時形成。
p-側配線層34、n-側配線層35及配線層120係被相互分開。在p-側配線層34及n-側配線層35之間、在p-側配線層34及配線層120之間、及在n-側配線層35與配線層120之間，在後續製程中設有一樹脂層。
p-側配線層34係被設置延伸於包含多數晶片3的區域上。在示於圖12B中之例子，p-側配線層34係被設置延伸於包含左四個晶片3的區域。p-側配線層34係被連接至由無機絕緣膜61及絕緣層18外露的p-側電極16，在定位圖12A的左側之第二上側上的晶片3具有的寬區域。
n-側配線層35也設在延伸於包含多數晶片3的區域上。在示於圖12B的例子中，n-側配線層35係被設在延伸於包含右四個晶片3的區域上。n-側配線層35係連接至由無機絕緣膜61及絕緣層18外露的n-側電極17，於定位由圖12A的右的第二上側上的晶片3之角落部。
相鄰晶片3係為配線層120所電連接。配線層120係設在相鄰晶片3間之相鄰角落部上。配線層120係連接至在相鄰晶片3中之一個晶片3的角落部，並連接至外露在另一晶片3的角落部的n-側電極17的一部份。
示於半導體發光裝置中之圖12B之安裝面側例如具有矩形平面形狀。在分割該矩形為二的縱向的一區域(在圖12B中之左側區)，p-側配線層34外露，及在其一區域(圖12B中之右側區)，n-側配線層35外露。p-側配線層34及n-側配線層35彼此具有大約相同的面積。
再者，使用抗蝕劑(未示出)作為遮罩執行Cu電解電鍍。結果，如圖13A所示，p-側金屬柱36係設在p-側配線層34上，及n-側金屬柱37係設在n-側配線層35上。
在p-側金屬柱36中，相反於p-側配線層34的面操作為p-側外部終端36a。在n-側金屬柱37中，相反於n-側配線層35的面操作為n-側外部終端37a。
在p-側金屬柱36的周邊與n-側金屬柱37的周邊上，設有樹脂層，及樹脂層覆蓋p-側金屬柱36的側面及n-側金屬柱37的側面。p-側外部終端36a及n-側外部終端37a係由該樹脂層外露。
p-側外部終端36a及n-側外部終端37a係結合以經由焊料102在安裝基材100的安裝面上形成前述墊101，該p-側外部終端36a重疊包含多數晶片(左側四個晶片)的多數發光層的第一區域(左側區域)。該n-側外部終端37a重疊包含其他晶片(右側四個晶片)的多數發光層的第二區域(右側區域)。
p-側金屬柱36係設在包含在p-側配線層34上的多數晶片3的區域中。在圖13A所示之例子中，p-側金屬柱36係設在包含左四個晶片3的區域上。在該區域中，只設有一金屬柱，及在該區域中，p-側金屬柱36並未被分割但設成一序列。
n-側金屬柱37係設在包含在n-側配線層35上的多數晶片3的區域中。在示於圖13A的例子中，n-側金屬柱37係設在包含右四個晶片3的區域上。在該區域中，只設有一金屬柱，及在該區域中，n-側金屬柱37並未分割而是設成一序列。
即，在一半導體發光裝置中，設有各個p-側外部終端36a及n-側外部終端37a。各個p-側外部終端36a及n-側外部終端37a係設在包含多數晶片3的區域上，但未分割而是為一序列。
p-側外部終端36a及n-側外部終端37a係被以相同面積形成相同形狀，及相對於平分半導體發光裝置的縱向的一線佈局對稱。因此，在經由焊料安裝至安裝基材時的晶片傾斜與旋轉可以抑制。
在圖13A中，虛線顯示穿過p-側外部終端36a與n-側外部終端37a間之中點的中心線c。中心線c於連接終端36a與37a的方向中，平分在p-側外部終端36a及n-側外部終端37a間之部份。另外，中心線c垂直於結合p-側外部終端36a及n-側外部終端37a的一線，及該發光層的發光面。中心線c係定位在圖13A中之左側四個晶片3及右側四個晶片3之間。中心線c係設在分開晶片3的溝渠2上，在該中心線c上並未設有半導體層15。
因此，在該實施例中，在前述應力傾向於集中的p-側外部終端36a與n-側外部終端37a間之中心線c上未存在有半導體層15。因此，有可能避免應力施加至半導體層15的集中，並防止半導體層15破裂。
再者，在包含多數晶片3的多數晶片結構的一半導體發光裝置中，只設有一p-側及一n-側外部終端。雖然只設有一p-側外部終端36a，但p-側外部終端36a並未被分割而是連續於包含多數晶片3的寬區域上。以相同方式中，雖然只設有一n-側外部終端37a，但n-側外部終端37a並未被分割而是連續於包含多數晶片3的寬區域上。
因為各個外部終端36a及37a並未分割，拉伸應力施加之處可以只被限制於p-側外部終端36a及n-側外部終端37a間之處。
再者，因為p-側配線層34及n-側配線層35係被形成在包含多數晶片3的寬區域上，分別設在p-側配線層34及n-側配線層35的p-側金屬柱36與n-側金屬柱37的平面大小可加大。因此，p-側外部終端36a及n-側外部終端37a的面積可以加大。結果，透過p-側外部終端36a及n-側外部終端37a的發光層的熱釋放向安裝基材側的特性可以加強。再者，在p-側外部終端36a與n-側外部終端37a間之接面強度，及墊101被加強，因此，增加可靠度。
再者，在p-側電極16與p-側配線層34間，設有無機絕緣膜61接觸p-側電極16與p-側配線層34。再者，在p-側電極16與n-側配線層35之間，設有無機絕緣膜61與p-側電極16與n-側配線層35接觸。
發光區的熱可以透過設在發光區上的p-側電極16、無機絕緣膜61、配線層及金屬柱釋放至安裝基材。同時 ，因為無機材料具有較有機材料(樹脂材料)為高的導熱率，所以，透過該熱釋放路徑的熱釋放特性可以加強。
通過p-側外部終端36a與n-側外部終端37a間之中點的中心線c可以如圖13B所示定位在晶片3之上。即使如此，因為各個外部終端36a及37a未分割，所以並未造成施加拉伸應力的區域的增加。
在前述實施例中，用於形成半導體層15的基材5可以不被移除而留在第一面15a上。於此時，即使未設有金屬柱及樹脂層，基材5仍可穩定地支持晶片3。
基材5例如為藍寶石基材，並對於自氮化物為主發光層發射的光有透射性。如果未設有螢光體層27，則具有與發光層發射的光相同的波長的光被發射至外側。自然地，螢光體層27可以形成在基材5上。
如果未設有金屬柱，一部份的配線層可以外露設定為外部終端。在此時，而未設有半導體層15於通過相鄰外部終端間之中點的中心線上，而設有樹脂，有可能避免應力施加至半導體層15的集中，及防止半導體層15破裂。
可以使用紅螢光體層、黃螢光體層、綠螢光體層、或藍螢光體層如下所述地作為上述螢光體層。
紅螢光體層可以例如包含氮化物為主螢光體CaAlSiN3 ：Eu或SiAlON為主螢光體。
當使用SiAlON為主螢光體時，尤其可以使用(M1-x ,Rx )a1 AlSib1 Oc1 Nd1 ………組合化學式(1)
(於此，M為排除Si及Al的至少一種金屬元素，尤其想要至少Ca及Sr之任一。R為發光中心元素尤其想要Eu。x，a1，b1，c1及d1為滿足以下關係式。x大於0及1或更少，a1大於0.6及小於0.95，b1大於2及小於3.9，c1大於0.25及小於0.45，及d1大於4及小於5.7)。
藉由使用組合化學式(1)所表示之SiAlON-為主螢光體，有可能改良波長轉換效率的溫度特性並進一步改良大電流密度區域的效率。
黃螢光體層可以例如包含矽鹽為主螢光體(Sr,Ca,Ba)2 SiO4 ：Eu。
綠螢光體層可以包含鹵化磷酸為主螢光體(Ba,Ca,Mg)10 (PO4 )6 Cl2 ：Eu或SiAlON為主螢光體。
當使用SiAlON為主螢光體時，可以尤其使用(M1-x ,Rx )a2 AlSib2 Oc2 Nd2 ………組合化學式(2)
(於此，M為排除Si及Al的至少一種金屬元素，尤其想要至少Ca及Sr之任一。R為發光中心元素尤其想要Eu。x，a2，b2，c2及d2為滿足以下關係式。x大於0及1或更少，a2大於0.93及小於1.3，b2大於4.0及小於5.8，c2大於0.6及小於1，及d2大於6及小於11)。
藉由使用為組合化學式(2)所代表之SiAlON為主螢光體，有可能改良波長轉換效率的溫度特徵及進一步改 良在大電流密度區的效率。
藍螢光體層包含例如氧化物為主螢光體BaMgAl10 O17 ：Eu。
雖然某些實施例已經被描述，但這些實施例係只以例子方式加以表示，並不想要用以限制本發明之範圍。確實，於此所述之新穎實施例可以以各種其他形式加以實施；再者，各種省略、替代及變化可以在此所述之實施例的形式中發生，而不脫離本發明之精神。附圖的申請專利範圍及其等效係傾向於包含此等形式與修改，並將落入本發明之精神與範圍內。
3‧‧‧晶片
11‧‧‧第一半導體層
12‧‧‧第二半導體層
12a‧‧‧發光層
14‧‧‧絕緣膜
15‧‧‧半導體層
15a‧‧‧第一面
16‧‧‧p-側電極
17‧‧‧n-側電極
18‧‧‧絕緣層
19‧‧‧金屬膜
20‧‧‧配線層
18a‧‧‧第一導孔
10a‧‧‧半導體發光裝置
21‧‧‧p-側配線層
22‧‧‧n-側配線層
23‧‧‧p-側金屬柱
23a‧‧‧p-側外部終端
24‧‧‧n-側金屬柱
24a‧‧‧n-側外部終端
25‧‧‧樹脂層
27‧‧‧螢光體層
18b‧‧‧第二導孔
18c‧‧‧配線面
100‧‧‧安裝基材
10b‧‧‧半導體發光裝置
10c‧‧‧半導體發光裝置
102‧‧‧焊料
41‧‧‧抗蝕劑
42‧‧‧抗蝕劑
42a‧‧‧第一開口
42b‧‧‧第二開口
2‧‧‧溝渠
31‧‧‧絕緣層
32‧‧‧樹脂層
33a‧‧‧導孔
33b‧‧‧導孔
34‧‧‧p-側配線層
35‧‧‧n-側配線層
36‧‧‧p-側金屬柱
37‧‧‧n-側金屬柱
37a‧‧‧n-側外部終端
20a-b‧‧‧配線層
101‧‧‧墊
62‧‧‧配線層
61‧‧‧無機絕緣膜
63‧‧‧金屬柱
63a‧‧‧外部終端
61a‧‧‧開口
120‧‧‧配線層
36a‧‧‧p-側外部終端
10d‧‧‧半導體發光裝置
10e‧‧‧半導體發光裝置
圖1A為第一實施例之半導體發光裝置的示意剖面圖，及圖1B為第一實施例之半導體發光裝置的示意平面圖。
圖2為第一實施例之半導體發光模組的示意剖面圖。
圖3A至5B為第一實施例之半導體發光裝置的製造方法的示意剖面圖。
圖6為第二實施例之半導體發光裝置的示意剖面圖。
圖7為第二實施例之半導體發光模組的示意剖面圖。
圖8為第三實施例之半導體發光裝置的示意剖面圖。
圖9為第四實施例之半導體發光裝置的示意剖面圖。
圖10為第五實施例之半導體發光模組的示意剖面圖。
圖11A至13B為第六實施例之半導體發光裝置的製造方法的示意平面圖。
3‧‧‧晶片
11‧‧‧第一半導體層
12‧‧‧第二半導體層
12a‧‧‧發光層
14‧‧‧絕緣膜
15‧‧‧半導體層
15a‧‧‧第一面
16‧‧‧p-側電極
17‧‧‧n-側電極
18‧‧‧絕緣層
19‧‧‧金屬膜
20‧‧‧配線層
18a‧‧‧第一導孔
10a‧‧‧半導體發光裝置
21‧‧‧p-側配線層
22‧‧‧n-側配線層
23‧‧‧p-側金屬柱
23a‧‧‧p-側外部終端
24‧‧‧n-側金屬柱
24a‧‧‧n-側外部終端
25‧‧‧樹脂層
27‧‧‧螢光體層
18b‧‧‧第二導孔
18c‧‧‧配線面
c‧‧‧中心線

Claims (20)

  1. 一種半導體發光裝置包含：多數晶片，各個晶片包括：半導體層，該半導體層具有第一面、相反於該第一面的第二面、及一發光層；設在該第二面上之p-側電極；及設在該第二面上之n-側電極，並且各個晶片係彼此分開；設在該等晶片間之第一絕緣層；一p-側外部終端，對應於該第二面側上之一晶片設置，該p-側外部終端係電連接至該p-側電極；及一n-側外部終端，對應於該第二面側上的另一晶片設置，該n-側外部終端係電連接至該n-側電極，該n-側外部終端延伸至重疊該發光層的區域。
  2. 如申請專利範圍第1項之半導體發光裝置，其中：該第一絕緣層也設在該p-側電極與該n-側電極上；包含該p-側外部終端的p-側配線部，設在該第一絕緣層上，並電連接至該p-側電極；及包含該n-側外部終端的n-側配線部，設在該第一絕緣層上，並電連接至該n-側電極。
  3. 如申請專利範圍第1項之半導體發光裝置，其中該第一絕緣層包含樹脂。
  4. 如申請專利範圍第1項之半導體發光裝置，其中該第一絕緣層覆蓋由該晶片之該第一面繼續的側面。
  5. 如申請專利範圍第2項之半導體發光裝置，更包 含第二絕緣層，設在該p-側配線部與該n-側配線部之間。
  6. 如申請專利範圍第5項之半導體發光裝置，其中該第二絕緣層覆蓋該p-側配線部的周邊及該n-側配線部的周邊。
  7. 如申請專利範圍第5項之半導體發光裝置，其中該第二絕緣層包含樹脂。
  8. 如申請專利範圍第1項之半導體發光裝置，更包含配線層，設在該第一絕緣層上並連接在該等彼此相鄰之晶片間之該p-側電極與該n-側電極。
  9. 如申請專利範圍第2項之半導體發光裝置，其中：該p-側配線部具有p-側配線層，設在該第一絕緣層上，及p-側金屬柱，設在該p-側配線層上，該p-側金屬柱係厚於該p-側配線層並包括該p-側外部終端；及該n-側配線部具有n-側配線層，設在該第一絕緣層上，及n-側金屬柱，設在該n-側配線層上，該n-側金屬柱係厚於該n-側配線層並包括該n-側外部終端。
  10. 如申請專利範圍第9項之半導體發光裝置，其中該n-側配線層的面積係寬於該n-側電極的面積。
  11. 如申請專利範圍第2項之半導體發光裝置，其中該p-側配線部係經由穿透該第一絕緣層的多數第一導孔連接至該p-側電極。
  12. 如申請專利範圍第1項之半導體發光裝置，其中該p-側外部終端係連續設在該等多數晶片上，及該n-側外部終端係連續設在該等多數晶片上。
  13. 如申請專利範圍第2項之半導體發光裝置，其中該n-側配線部或該p-側配線部係設在各個該多數晶片上。
  14. 如申請專利範圍第13項之半導體發光裝置，其中該n-側配線部與該p-側配線部並未設在該等晶片間之區域上。
  15. 如申請專利範圍第1項之半導體發光裝置，更包含：無機絕緣膜，設在該p-側電極上；及金屬柱，設在該無機絕緣膜上，其中該金屬柱具有外部終端設在與該p-側外部終端與該n-側外部終端相同的平面上。
  16. 如申請專利範圍第15項之半導體發光裝置，其中該p-側外部終端、該n-側外部終端及該金屬柱之任一係設在各個該多數晶片上。
  17. 如申請專利範圍第16項之半導體發光裝置，其中：該金屬柱並未設在該等晶片間之區域上。
  18. 一種半導體發光裝置，包含：多數晶片，各個該等晶片包括：一半導體層，該半導體層具有第一面、相反於該第一面的第二面、及發光層；p-側電極設在該第二面上；及n-側電極設在該第二面上，並且各個該等晶片係彼此分開； 絕緣層，設在該第二面側上；p-側配線層，經由該絕緣層連續設置在該等多數晶片上，該p-側配線層電連接至該p-側電極；n-側配線層，經由該絕緣層連續設置在該等多數晶片上，該n-側配線層電連接至該n-側電極；p-側外部終端，連續設置在該等多數晶片上的該p-側配線層上，該p-側外部終端重疊包含該等晶片的多數該等發光層的第一區域；及n-側外部終端，連續設在該等多數晶片上的該n-側配線層上，該n-側外部終端重疊包含其他晶片的多數該等發光層的第二區域。
  19. 如申請專利範圍第18項之半導體發光裝置，其中該絕緣層具有無機絕緣膜，設在該p-側電極與該p-側配線層之間並接觸該p-側電極與該p-側配線層，並設在該p-側電極與該n-側配線層之間並接觸該p-側電極與該n-側配線層。
  20. 一種發光模組，包含：一安裝基材，在安裝面上有一墊；及如申請專利範圍第1項所述之半導體發光裝置，藉由結合該p-側外部終端與該n-側外部終端至該墊，而安裝在該安裝面上。
TW101109505A 2011-08-08 2012-03-20 半導體發光裝置及發光模組 TWI475722B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011172875A JP5662277B2 (ja) 2011-08-08 2011-08-08 半導体発光装置及び発光モジュール

Publications (2)

Publication Number Publication Date
TW201308673A TW201308673A (zh) 2013-02-16
TWI475722B true TWI475722B (zh) 2015-03-01

Family

ID=45955060

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109505A TWI475722B (zh) 2011-08-08 2012-03-20 半導體發光裝置及發光模組

Country Status (7)

Country Link
US (1) US9171882B2 (zh)
EP (1) EP2742531A1 (zh)
JP (1) JP5662277B2 (zh)
CN (1) CN103828053A (zh)
HK (1) HK1197317A1 (zh)
TW (1) TWI475722B (zh)
WO (1) WO2013021519A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517274A (ja) 2007-01-22 2010-05-20 クリー レッド ライティング ソリューションズ、インコーポレイテッド 外部で相互接続された発光素子のアレイを用いる照明デバイスとその製造方法
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
US12002915B2 (en) 2011-06-24 2024-06-04 Creeled, Inc. Multi-segment monolithic LED chip
US9653643B2 (en) 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
US9728676B2 (en) 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
US11251348B2 (en) 2011-06-24 2022-02-15 Creeled, Inc. Multi-segment monolithic LED chip
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
DE102013103600A1 (de) * 2013-04-10 2014-10-30 Osram Opto Semiconductors Gmbh Modul mit wenigstens zwei Halbleiterchips
WO2015001446A1 (en) * 2013-07-03 2015-01-08 Koninklijke Philips N.V. Led with stress-buffer layer under metallization layer
JP2015050270A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体発光装置
JP6303344B2 (ja) * 2013-09-05 2018-04-04 日亜化学工業株式会社 発光装置
JP2015079929A (ja) * 2013-09-11 2015-04-23 株式会社東芝 半導体発光装置及びその製造方法
JP6428249B2 (ja) * 2013-12-25 2018-11-28 日亜化学工業株式会社 発光装置
JP6219177B2 (ja) 2014-01-17 2017-10-25 スタンレー電気株式会社 半導体発光装置
JP6379542B2 (ja) * 2014-03-14 2018-08-29 日亜化学工業株式会社 照明装置
JP2015195332A (ja) 2014-03-27 2015-11-05 株式会社東芝 半導体発光装置及びその製造方法
US9620436B2 (en) * 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate
DE102014106791B4 (de) 2014-05-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
TWI614920B (zh) 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
DE102014215939A1 (de) * 2014-08-12 2016-02-18 Osram Gmbh Beleuchtungsvorrichtung und Verfahren zum Herstellen einer solchen
JP6295171B2 (ja) * 2014-09-16 2018-03-14 アルパッド株式会社 発光ユニット及び半導体発光装置
CN104409466B (zh) * 2014-12-08 2017-08-18 厦门市三安光电科技有限公司 倒装高压发光器件及其制作方法
KR20160141301A (ko) 2015-05-29 2016-12-08 삼성전자주식회사 반도체 발광 소자 패키지
US9853017B2 (en) * 2015-06-05 2017-12-26 Lumens Co., Ltd. Light emitting device package and light emitting device package module
DE102015111558B4 (de) 2015-07-16 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102016103328A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
JP6855787B2 (ja) * 2016-12-26 2021-04-07 日亜化学工業株式会社 発光素子
TWI790984B (zh) * 2017-01-26 2023-01-21 晶元光電股份有限公司 發光元件
KR102317874B1 (ko) * 2017-02-09 2021-10-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
KR102601620B1 (ko) 2017-08-03 2023-11-15 크리엘이디, 인크. 고밀도 픽셀화된 led 칩 및 칩 어레이 장치, 그리고 그 제조 방법
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
DE102018119538A1 (de) * 2018-08-10 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
JP7389331B2 (ja) * 2019-10-31 2023-11-30 日亜化学工業株式会社 発光デバイスの製造方法
JP7319551B2 (ja) * 2020-03-31 2023-08-02 日亜化学工業株式会社 発光装置
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
JP7223046B2 (ja) * 2021-02-24 2023-02-15 晶元光電股▲ふん▼有限公司 光電部品
TWI787890B (zh) * 2021-06-30 2022-12-21 錼創顯示科技股份有限公司 微型發光二極體顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534335A (en) * 2004-03-17 2005-10-16 Sanyo Electric Co Circuit device and manufacturing method thereof
TW201038113A (en) * 2009-04-08 2010-10-16 Aussmak Optoelectronic Corp Light emitting apparatus
TW201104914A (en) * 2009-07-21 2011-02-01 Epistar Corp Optoelectronic system

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244012A (ja) 1998-12-22 2000-09-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3589187B2 (ja) 2000-07-31 2004-11-17 日亜化学工業株式会社 発光装置の形成方法
JP2002064265A (ja) * 2000-08-18 2002-02-28 Toshiba It & Control Systems Corp Ｂｇａ実装方法
JP4045767B2 (ja) * 2001-09-28 2008-02-13 日亜化学工業株式会社 半導体発光装置
JP4449405B2 (ja) * 2003-10-20 2010-04-14 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
WO2006035664A1 (ja) * 2004-09-27 2006-04-06 Matsushita Electric Industrial Co., Ltd. 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
DE112005002889B4 (de) * 2004-12-14 2015-07-23 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben
JP3117281U (ja) * 2005-09-30 2006-01-05 鼎元光電科技股▲ふん▼有限公司 効率の高いマトリックス発光ダイオード素子
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
TWI387077B (zh) * 2008-06-12 2013-02-21 Chipmos Technologies Inc 晶粒重新配置之封裝結構及其方法
JP4799606B2 (ja) 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP4686625B2 (ja) 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JP5378130B2 (ja) 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
JP5534763B2 (ja) 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5349260B2 (ja) 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
JP5414579B2 (ja) 2009-11-19 2014-02-12 株式会社東芝 半導体発光装置
JPWO2011093405A1 (ja) * 2010-02-01 2013-06-06 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
JP5101645B2 (ja) 2010-02-24 2012-12-19 株式会社東芝 半導体発光装置
JP5202559B2 (ja) 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
JP2011199193A (ja) 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP5101650B2 (ja) 2010-03-25 2012-12-19 株式会社東芝 半導体発光装置及びその製造方法
JP5356312B2 (ja) 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置
JP5325834B2 (ja) 2010-05-24 2013-10-23 株式会社東芝 半導体発光装置及びその製造方法
JP5426481B2 (ja) 2010-05-26 2014-02-26 株式会社東芝 発光装置
JP5281612B2 (ja) 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
JP2011253925A (ja) 2010-06-02 2011-12-15 Toshiba Corp 発光装置の製造方法
JP5337105B2 (ja) 2010-06-03 2013-11-06 株式会社東芝 半導体発光装置
JP5390472B2 (ja) 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
JP2011253975A (ja) 2010-06-03 2011-12-15 Toshiba Corp 発光装置およびその製造方法
TW201145614A (en) 2010-06-03 2011-12-16 Toshiba Kk Method for manufacturing light-emitting device and light-emitting device manufactured by the same
US20110298001A1 (en) 2010-06-03 2011-12-08 Kabushiki Kaisha Toshiba Method for manufacturing light-emitting device and light-emitting device manufactured by the same
JP5337106B2 (ja) 2010-06-04 2013-11-06 株式会社東芝 半導体発光装置
JP5449039B2 (ja) 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法
JP5343040B2 (ja) 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
JP5759790B2 (ja) 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
JP5603793B2 (ja) 2011-02-09 2014-10-08 株式会社東芝 半導体発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534335A (en) * 2004-03-17 2005-10-16 Sanyo Electric Co Circuit device and manufacturing method thereof
TW201038113A (en) * 2009-04-08 2010-10-16 Aussmak Optoelectronic Corp Light emitting apparatus
TW201104914A (en) * 2009-07-21 2011-02-01 Epistar Corp Optoelectronic system

Also Published As

Publication number Publication date
JP2013038212A (ja) 2013-02-21
CN103828053A (zh) 2014-05-28
EP2742531A1 (en) 2014-06-18
US9171882B2 (en) 2015-10-27
HK1197317A1 (zh) 2015-01-09
JP5662277B2 (ja) 2015-01-28
WO2013021519A1 (en) 2013-02-14
US20140175471A1 (en) 2014-06-26
TW201308673A (zh) 2013-02-16

Similar Documents

Publication Publication Date Title
TWI475722B (zh) 半導體發光裝置及發光模組
US8729592B2 (en) Semiconductor light emitting device
US9620669B2 (en) Semiconductor light emitting device and method for manufacturing same
TWI515927B (zh) 半導體發光裝置及其製造方法
US8692279B2 (en) Semiconductor light emitting device
US9136437B2 (en) Semiconductor light emitting device and method for manufacturing same
JP5642623B2 (ja) 半導体発光装置
US9263640B2 (en) Semiconductor light emitting device
US9184361B2 (en) Semiconductor light emitting device and method for manufacturing the same
TW201342660A (zh) 半導體發光裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees