CN103813635A - 高频电路模块 - Google Patents

高频电路模块 Download PDF

Info

Publication number
CN103813635A
CN103813635A CN201310334709.0A CN201310334709A CN103813635A CN 103813635 A CN103813635 A CN 103813635A CN 201310334709 A CN201310334709 A CN 201310334709A CN 103813635 A CN103813635 A CN 103813635A
Authority
CN
China
Prior art keywords
switch
circuit
conductor layer
interarea
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310334709.0A
Other languages
English (en)
Other versions
CN103813635B (zh
Inventor
佐治哲夫
中村浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN103813635A publication Critical patent/CN103813635A/zh
Application granted granted Critical
Publication of CN103813635B publication Critical patent/CN103813635B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Transceivers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种高频电路模块。在多层电路基板（200）中埋设高频开关（120）。在多层电路基板（200）中，在相对高频开关（120）的主面隔着绝缘体层相对的第一导体层（241），形成经由通孔导体与输入输出端子连接的电路图案（311）～（318），在第一导体层（241），在与高频开关（120）的主面相对的、并且为上述电路图案以外的区域中，形成接地导体（310）不存在的图案空缺部（319），并且，在相对于高频开关（120）配置于比第一导体层（241）更外侧的第三导体层（243），至少在将上述高频开关（210）的主面在多层电路基板（200）的厚度方向投影得到的区域中形成接地导体（330）。

Description

高频电路模块
技术领域
本发明涉及在多层电路基板安装有高频电路的高频电路模块，特别涉及切换天线和高频电路的连接的高频开关的安装结构。
背景技术
目前，在便携电话中使用的包含高频开关的电路模块中，使用利用PIN二极管的开关电路。但是，近年来，随着多波段化和通信频带的高频化，使用了利用FET开关的高频开关。作为安装有这样的高频开关的电路模块，例如，已知有专利文献1～3中记载的电路模块。专利文献1中，记载了在多层电路基板表面安装有高频开关IC的高频开关模块。另外，在专利文献2中，记载了在多层基板上表面安装有GaAs开关元件的高频模块。另外，在专利文献3中记载了利用引线接合法在叠层体表面安装有高频开关元件的高频开关模块。
现有技术文献
专利文献
专利文献1：日本特开2012-39020号公报
专利文献2：日本特开2004-312543号公报
专利文献3：日本专利2004-357037号公报
发明内容
发明所要解决的课题
可是，这种高频电路模块中，近年来，进一步小型化、薄型化的要求提高。但是，现有的高频电路模块的结构中存在信号线间的干扰、信号线和接地图案间的寄生电容引起的特性劣化的问题，在小型化、薄型化上存在限制。因此，正在研讨将高频开关埋设在电路基板内的方案。但是，在上述的专利文件1～3中记载的结构中，仅仅通过简单地将高频开关埋设在电路基板内，也难以实现充分的小型化、薄型化。
例如，在上述专利文献1中记载的电路模块中，利用配置在高频开关IC下的接地层PG可以避免与下层的信号线的干扰，但是，假定部件内置时，如果在高频开关IC机能面的最近层配置接地层，则存在由于两者间的寄生电容的影响引起特性劣化的问题。另外，在上述专利文献1中记载的电路模块中，在高频开关IC之下配置接地线PG，但是，如果高频开关IC和接地线的距离变近，则存在由两者间的寄生电容的影响引起特性劣化的问题。特别是，可以认为部件内置的情况下，由于内层的绝缘体变薄，影响变大。另外，在上述专利文献2中记载的高频模块中，在GaA开关元件搭载用焊盘的铅直下方配置有接地电极12，但是，如果基板薄型化则焊盘和接地电极间的寄生电容成为问题。另外，在上述专利文献3中记载的电路模块中，记载了通过与接合焊盘的下层的接地线分开距离来降低寄生电容，但是由于必须进行引线接合法，存在若要内置高频开关元件则难以薄型化的问题。
如上所述，在现有的专利文献1～3中记载的电路模块中，原本是均以在电路基板上表面安装高频开关为前提的结构，简单地仅将高频开关埋设在电路基板内并不能解决特性劣化的问题（特别是高频开关及其周边发生的寄生电容的问题），并且，存在小型化、薄型化困难的问题。换言之，为了小型化、薄型化而将高频开关埋设于电路基板内时，必须要根据其结构的单独的设计思路。
本发明是鉴于上述现状而完成的，其目的在于提供一种高频特性良好且能够实现小型化的高频电路模块。
用于解决课题的方法
为了实现上述目的，本发明申请的高频电路模块的特征在于，具备：由绝缘体层和导体层交替叠层而成的多层电路基板；和在主面形成有高频信号的输入输出端子的高频开关，该高频开关埋设于多层电路基板内，上述多层电路基板中，在与上述高频开关的主面隔着绝缘体层相对的第一导体层形成有经由通孔导体与输入输出端子连接的电路图案，在与上述第一导体层隔着绝缘体层相对的一个以上的第二导体层形成有在将上述高频开关的输入输出端子的配置区域在多层电路基板的厚度方向上投影得到的区域中不存在导体的图案空缺部。
根据本发明，在多层电路基板埋设有高频开关，因此，能够实现高频电路模块的小型化。另外，在相对于第一导体层隔着绝缘体层相对的一个以上的第二导体层，至少在与上述主面相对的区域并且是在高频开关的输入输出端子的附近不形成导体，因此，能够将高频开关的输入输出端子和第二导体层之间的寄生电容抑制为极低。即，根据本发明，能够防止由寄生电容引起的特性劣化并且能够实现小型化。
作为本发明的优选方式的一例，特征在于，在相对于上述高频开关配置于比上述第二导体层更靠外侧的第三导体层，至少在将上述高频开关的输入输出端子在多层电路基板的厚度方向上投影得到的区域中形成有接地导体。根据本发明，利用在第三导体层形成的接地导体，能够防止来自高频电路模块上的其它电子部件或来自外部的噪声侵入高频开关。
另外，作为本发明的优选方式的一例，特征在于，在上述第一导体层，在与上述高频开关的主面相对、并且为上述电路图案以外的区域，形成有不存在导体的图案空缺部。根据本发明，能够将高频开关与第一导体层之间的寄生电容抑制为极低。
另外，作为本发明的优选方式的一例，特征在于，与上述输入输出端子连接的电路图案，在第一导体层中，从上述通孔导体的形成位置朝向与高频开关的主面相对的区域的外侧形成。根据本发明，能够将与高频开关的输入输出端子连接的电路图案与高频开关之间的寄生电容抑制为极低。由此，能够更可靠地防止由寄生电容引起的特性劣化。
另外，作为本发明的优选方式的一例，特征在于，上述多层电路基板，在上述高频开关的主面一侧的第一主面安装有电子部件，并且在与第一主面相反一侧的第二主面形成有高频电路模块的端子电极，在上述多层电路基板的第一主面安装有插设于天线与高频开关之间的匹配电路。根据本发明，在由高频开关自身的不一致和高频开关的安装状况等导致得不到所期望的特性时，由于匹配电路安装于多层电路基板上，能够容易地通过该匹配电路的交换、调整等得到所期望的特性。另外，由于能够减小匹配电路和高频开关的距离，能够抑制高频信号的损失。
另外，作为本发明的优选方式的一例，特征在于，上述高频开关的输入输出端子包括与天线连接的天线端子和与高频电路连接的多个电路端子，通过上述电路端子的高频信号在相邻的电路端子间分开规定频率以上。根据本发明，即使高频信号在相邻的电路端子发生耦合，由于作为发送接收对象的频带大幅不同，所以能够防止信号的绕入。
另外，作为本发明的优选方式的一例，特征在于，上述多层电路基板包括芯层，该芯层为厚度大于其它导体层的厚度且作为接地导体发挥功能的导体层，上述高频开关配置在形成于上述芯层的贯通孔或凹部内。
发明的效果
根据以上说明的本发明的多层电路基板，能够防止由寄生电容引起的特性劣化并且能够实现小型化。
附图说明
图1是高频电路模块的简要电路图。
图2表示说明高频电路模块的主要部分的多层电路基板的各层的图案图。
图3是高频电路模块的剖面图。
图4表示说明其它例的高频电路模块的主要部分的多层电路基板的各层的图案图。
具体实施方式
参照附图说明本发明的第一实施方式的高频电路模块。图1是表示高频电路模块的简要电路图。此外，本实施方式中，为了说明的简便，主要仅说明本发明的要点的结构。
本实施方式的高频电路模块100是用于对应4个频带的便携电话中使用的高频电路模块。该高频电路模块100采用多种多样地构成，具备对应于一个天线的一组发送接收信号类的电路和对应于另外一个天线的一组接收信号类的电路。本实施方式中对后者的接收信号类的电路进行说明。
高频电路模块100如图1所示，具备实现与天线的匹配的匹配电路110；按每个频带切换天线的连接点的高频开关120；对各频带的高频信号进行滤波的第一～第四滤波器130、140、150、160；进行高频信号的调制解调处理、复用处理等的RFIC（Radio Frequency IntegratedCircuit，射频集成电路）170。此外，实际的电路结构中按每个频带具备匹配电路等，但是为了说明的简便，在本实施方式中将其省略。
高频开关120切换第一～第四滤波器130～160与经由匹配电路110的一个外部天线10的连接。高频开关120是在一个封装体中收纳有FET等开关元件和控制该开关元件的控制元件的独立部件。
各滤波器130～160由弹性波滤波器等的独立部件构成。作为弹性波滤波器，例如，可以列举声表面波（SAW：Surface Acoustic Wave）滤波器和体声波（BAW：Bulk Acoustic Wave）滤波器等。本实施方式中，使用平衡输出型的SAW滤波器。各滤波器130～160与RFIC170的接收端子连接。
如上所述的本实施方式的高频电路模块100对应4个频带，滤波器130～150进行滤波，使得仅规定的频带的高频信号通过。
具体而言，第一滤波器130对应于2100MHz频带的W-CDMA（Wideband Code Division Multiple Access：宽带码分多址）或LTE（LongTerm Evolution：长期演进技术）。因此，第一滤波器130是2110～2170MHz的带通滤波器。第二滤波器140对应于1700/2100MHz频带的W-CDMA或LET。因此，第二滤波器140是2110～2155MHz的带通滤波器。第三滤波器150对应于850MHz频带的W-CDMA或LTE或GSM（Global System for Mobile Communications：全球移动通讯系统）。因此，第三滤波器150是869～894MHz的带通滤波器。第四滤波器160对应于900MHz频带的W-CDMA或LTE或GSM。因此，第四滤波器160是925～960Mhz的带通滤波器。
接着，参照图2说明高频电路模块100的结构。图2是说明高频电路模块的主要部分的多层电路基板的各层的图案的图。图3是图2（a）的A线向视剖面图。
高频电路模块100如图2和图3所示，在多层电路基板200的上表面，表面安装有构成匹配电路110的电感器、电容器等电子部件111，和RFIC170。另一方面，高频开关120和第一～第四滤波器130～160埋设于多层电路基板200内。
多层电路基板200是绝缘体层和导体层交替叠层而成的多层基板。多层电路基板200如图3所示，具备：导电性良好并且比较厚的金属制的作为导体层的芯层210；形成于该芯层210的一个主面（上表面）的多个（本实施方式中为4个）的绝缘体层221～224和导体层241～244；形成于芯层210的另一个主面（下表面）的多个（本实施方式中为4个）的绝缘体层231～234和导体层251～254。绝缘体层221～224、231～234和导体层241～244、251～254通过累积法（build-up method）形成于芯层210的两个主面。绝缘体层221～224、231～234以相同的厚度形成。另外，导体层241～244、251～254也以相同的厚度形成。另外，导体层244和254相当于多层电路基板200的表层。导体层244相当于高频电路模块的部件安装面，形成有传输高频电路的电路图案、安装外接部件的焊垫（land）、检查用的焊盘等。导体层254相当于在母电路基板安装高频电路模块的底面，形成有端子电极和接地电极等。在该端子电极中，包括用于连接天线的天线用端子电极261，该天线用端子电极261通过通孔262与安装于多层电路基板200的表面的匹配电路110连接。
在芯层210形成有用于收纳电子部件的贯通孔211。在该贯通孔211，如上所述，配置有高频开关120以及高频开关120和第一～第四滤波器130～160等电子部件。因此，芯层210优选厚度大于内置的电子部件的高度并且挠曲强度大。另外，芯层210由导电性材料构成，电气上被赋予基准电位（接地）。因此，广义上，能够将芯层210解释为多层电路基板200的导体层。本实施方式中，利用金属板、更具体而言、利用铜制或者铜合金制的金属板形成芯层210。在贯通孔内、在与收纳部件的间隙中，填充树脂等的绝缘体以实现与绝缘体层221或231一体化。
接着，说明多层电路基板200的高频开关120的安装结构。图2的（a）～（d）依次是从多层电路基板200的部件安装面侧（图3的纸面上侧）观察多层电路基板200的芯层210、导体层241～243的图。此外，图2（b）～（d）中用虚线表示高频开关120的位置。
如图2（a）所示，高频开关120配置在形成于多层电路基板200的芯层210的贯通孔211内。在高频开关120的一个主面（多层电路基板200的部件安装面侧的主面）形成有：作为用于与天线连接的输入输出端子的天线端子121；作为用于与高频电路（在该高频电路中包括各个滤波器130～160）连接的多个（本实施方式中为4个）输入输出端子的电路端子122～125；电源端子126、接地端子127和一个以上（本实施方式中为2个）的控制端子128、129。
如图2（b）所示，在与高频开关120的一个主面相对的第一导体层241，形成有分别经由通孔导体与天线端子121、电路端子122～125、电源端子126、控制端子128、129连接的电路图案311～318。在电路图案311～318的端部分别形成有比通孔导体的直径的大小大的连接用焊垫（land）311a～318a，该连接用焊垫311a～318a和高频开关120的各端子经由通孔导体连接。这里，各电路图案311～318从与高频开关120的主面相对的部位朝向远离的方向、换言之、朝向高频开关120的外侧延伸，这是本发明的一个特征点。另外，在第一导体层241，被称为所谓“面接地（betta ground）”的接地导体310与上述电路图案311～318隔开规定距离整体地形成。高频开关120的接地端子127和芯层210经由通孔导体与接地导体310连接。这样形成面接地的方式在高频电路的设计中是通常的设计方式。另一方面，在高频开关120的内部，天线端子121和电路端子122～125中的任一个之间形成流通高频信号的通路。该通路的形成区域容易受到寄生电容的影响，如果在附近配置有接地导体等则容易导致由寄生电容引起的特性劣化。但是，在本发明申请中，在与高频开关120的主面相对的部位形成有未形成该接地导体310的图案空缺部319，这是本发明的一个特征点。由此，能够将高频开关120和接地导体310之间的寄生电容抑制为极低。另外，如上所述，电路图案311～318也从与高频开关120的主面相对的部位朝向远离的方向形成，因此，能够将高频开关120和接地图案311～318之间的寄生电容抑制为极低。
如图2（c）所示，在与上述第一导体层241相对的第二导体层242，形成有用于分别与第一导体层241的电路图案311、313、314通孔连接的焊垫321、323、324。另外，在第二导体层242，被称为所谓的“面接地”的接地导体320与上述焊垫321、323、324隔开规定距离整体地形成。但是，本发明申请中，至少在将作为高频开关120的高频信号的输入输出端子的天线端子121和电路端子122～125在厚度方向投影得到的区域中，形成有未形成该接地导体320的图案空缺部329，这是本发明的特征之一。此外，该图案空缺部329优选不仅在将高频开关120的各输入输出端子投影得到的区域中形成，还在扩展到其附近的区域形成。具体而言，从抑制寄生电容的观点出发，优选至少包括将上述连接用焊垫311～318a投影得到的区域。本实施方式中，沿着天线端子121和电路端子122～125的配置，形成有一个L字状的图案空缺部329。因此，在将电源端子126、接地端子127、控制端子128、129在厚度方向投影得到的区域中形成有接地导体320。由此，能够将高频开关120的输入输出端子和接地导体320之间的寄生电容抑制为极低。此外，接地导体320经由通孔导体与上述接地导体310连接。
如图2（d）所示，在与上述第二导体层242相对的第三导体层243，形成有用于分别与第二导体层242的焊垫321、323、324通孔连接的焊垫331、333、334。另外，在第三导体层243，被称为所谓的“面接地”的接地导体330与上述焊垫331、333、334隔开规定距离整体地形成。这里，第三导体层243与上述第二导体层242和第一导体层241不同，未形成图案空缺部，在将高频开关120的主面在厚度方向投影得到的区域中也形成有接地导体330。由此，能够防止噪声侵入高频开关120。此外，接地导体330经由通孔导体与上述接地导体320连接。另外，如图3所示，在与高频开关120的另一个主面（向母电路基板的安装侧）相对的导体层251形成有接地导体340。该接地导体320经由通孔导体与芯层210连接。
接着，关于图2所示的高频开关120的安装构造与图1所示的电路的相关性的本发明的特征之一进行说明。如图2（a）所示，在高频开关120的主面并列设有与高频电路连接的多个电路端子122～125，在本发明申请中，通过各电路端子122～125的高频信号在相邻的电路端子间分开规定频率以上，这是本发明的特征之一。这里“分开规定频率以上”是指如下所示为了防止绕入（回り込み、wrap-around）现象的充分的程度，即确保电隔离（isolation）的充分的程度，隔开频带间的间隔。
目前，在本高频电路模块100中，考虑如图1所示的第四滤波器160中以900MHz频带的W-CDMA或LTE或GSM进行通信的情况。该通信中，发送频带为880～915MHz，接收频带为925～960MHz。另外，该通信中，高频开关120以天线10与第四滤波器160连接的方式被切换控制。该状态中880～915MHz的发送信号基本被第四滤波器160阻止，应当不流入RFIC170。但是，考虑在高频开关120中与第四滤波器160连接的电路端子的相邻处连接有第三滤波器150的情况。此时，可以认为880～915MHz的发送信号在高频开关120的电路端子间耦合，流入第三滤波器150。而第三滤波器150的通过频带为869～894MHz，因此，该发送信号与第四滤波器160耦合或者在从第三滤波器150到RFIC170之间的配线间耦合，结果，可以认为流入RFIC170的900MHz频带用的接收端口。即，发生发送信号绕入到接收电路中的现象。
本申请发明，为了防止这样的绕入现象，使通过各电路端子122～125的高频信号在相邻的电路端子间分开规定频率以上，这是本发明的特征之一。具体而言，在高频电路模块100中将对应的频带按照频率的高低大致分为多个（例如2个）组，对于电路端子122～125，以相邻的端子不属于同一个组的方式安装即可。作为分组的方法，使特定频率（例如1GHz）以上为高频侧组、低于该特定频率为低频侧组即可。由此，能够至少隔开组间的频率以上的间隔。本实施方式中，以1GHz为边界进行分组，使电路端子122与第一滤波器130连接，电路端子123与第三滤波器150连接，电路端子124与第二滤波器140连接，电路端子125与第四滤波器160连接。
这样，本实施方式的高频电路模块100中，由于高频开关120被埋设于多层电路基板200中，所以能够实现小型化。另外，在与高频开关120的主面相对的第一导体层241，至少在与上述主面相对的区域中不形成接地导体310，因此，能够将高频开关120和第一导体层241之间的寄生电容抑制为极低。另一方面，在相对于高频开关120配置于比上述第一导体层241更外侧的第三导体层243，至少在将上述高频开关120的主面在多层电路基板200的厚度方向上投影得到的区域形成接地导体330，因此，能够防止来自高频电路模块100上的其它电子部件或来自外部的噪声入侵高频开关120。即，根据本发明，能够防止由寄生电容引起的特性劣化并且能够实现小型化。
另外，在本实施方式的高频电路模块100中，使与高频开关120的输入输出端子连接的电路图案311～318从高频开关120朝向远离的方向形成，因此，能够将该电路图案311～318和高频开关120之间的寄生电容抑制为极低。
另外，在本实施方式的高频电路模块100中，插设在第一导体层241和第三导体层243之间的第二导体层242中，在将高频开关120的主面在厚度方向投影得到的区域中不形成接地导体320，因此，能够充分大地得到高频开关120的主面和与该主面相对的接地导体330的距离。由此，能够可靠地将两者间的寄生电容抑制为极低。特别是，在第二导体层242中，至少在将作为高频开关120的高频信号用输入输出端子的天线端子121和电路端子122～125在厚度方向投影得到的区域中不形成接地导体320，因此，能够可靠地将各输入输出端子和接地导体之间的寄生电容抑制为极低。
另外，在本实施方式的高频电路模块100中，由于匹配电路110安装在多层电路基板200上，所以在由高频开关120自身的不一致和高频开关120的安装状况等导致得不到所期望的特性时，能够容易地通过该匹配电路110的交换、调整等得到所期望的特性。另外，由于能够减小匹配电路110和高频开关120的距离，所以能够抑制高频信号的损失。
另外，在本实施方式的高频电路模块100中，上述高频开关120的电路端子122～125，由于通过电路端子122～125的高频信号在相邻的电路端子间分开规定频率以上，即使高频信号在相邻的电路端子发生耦合，也能够防止信号的绕入。
以上对本发明的一个实施方式进行了详细叙述，但是本发明不限定于此。例如，在上述实施方式中，将各滤波器130～160埋设于多层电路基板200中，但是也可以安装于多层电路基板200上。另外，上述实施方式中，对多种构成的接收系统进行了说明，但是，在发送接收系统中也能够应用本发明。
另外，在上述实施方式中，在第二导体层242中，至少在将作为高频开关120的高频信号用输入输出端子的天线端子121和电路端子122～125在厚度方向投影得到的区域中，形成有不形成接地导体320的L字状的图案空缺部329，但是，如图4所示，也可以遍及与高频开关120的主面相对的区域形成图案空缺部329’。
另外，在上述实施方式中，各绝缘体层221～224、231～234以相同的厚度形成，导体层241～244、251～254也以相同的厚度形成，但是，各层的厚度能够是任意的。
另外，在上述实施方式中，在高频开关120和天线10之间插设有匹配电路110，但是，该匹配电路110的有无可以是任意的。在不需要匹配电路110时，可以列举去除高频开关120和天线10的匹配等去除元件间的匹配的情况。
另外，在上述实施方式中，虽然在高频开关120与天线10之间仅设置有匹配电路110，但是也存在设置有其它的电路元件的情况。例如，也存在设置有高频耦合器的情况。在这样的情况下，从实现小型化和低损失的观点来看，优选将高频耦合器安装在多层电路基板200上且为高频开关120的投影区域或者其附近。
另外，在上述实施方式中，在芯层210形成有贯通孔211，在该贯通孔211配置高频开关120，但是，也可以不在芯层210形成贯通孔211而形成凹部，在该凹部配置高频开关120。
另外，在上述实施方式中，作为芯层210的材质例示了铜或铜合金，但是，也可以是其它金属或合金、树脂等材质，不必限定。另外，芯层210有无导电性也可以是任意的。另外，在上述实施方式中，例示了具备芯层210的多层电路基板，但也可以是没有芯层210的多层电路基板。
另外，在上述实施方式中，在多层电路基板200的上表面以安装有各种部件的状态露出，但是也可以以覆盖多层电路基板210的上表面的整个面或者一部分的方式安装封装体或者用树脂等封装。
符号说明
10…天线，100…高频电路模块，110…匹配电路，120…高频开关，130～160…滤波器，170…高频IC，200…多层电路基板，210…芯层，211…贯通孔，221～224、231～234…绝缘体层，241～244、251～254…导体层，311～318…电路图案，310、320、330…接地导体，319、329…图案空缺部。

Claims (7)

1.一种高频电路模块，其特征在于，具备：
由绝缘体层和导体层交替叠层而成的多层电路基板；和
在主面形成有高频信号的输入输出端子的高频开关，
该高频开关埋设于多层电路基板内，
所述多层电路基板中，在与所述高频开关的主面隔着绝缘体层相对的第一导体层形成有经由通孔导体与输入输出端子连接的电路图案，在与所述第一导体层隔着绝缘体层相对的一个以上的第二导体层形成有在将所述高频开关的输入输出端子的配置区域在多层电路基板的厚度方向上投影得到的区域中不存在导体的图案空缺部。
2.如权利要求1所述的高频电路模块，其特征在于：
在相对于所述高频开关配置于比所述第二导体层更靠外侧的第三导体层，至少在将所述高频开关的输入输出端子在多层电路基板的厚度方向上投影得到的区域中形成有接地导体。
3.如权利要求1或2所述的高频电路模块，其特征在于：
在所述第一导体层，在与所述高频开关的主面相对、并且为所述电路图案以外的区域，形成有不存在导体的图案空缺部。
4.如权利要求1～3中任一项所述的高频电路模块，其特征在于：
与所述输入输出端子连接的电路图案，在第一导体层中，从所述通孔导体的形成位置朝向与高频开关的主面相对的区域的外侧形成。
5.如权利要求1～4中任一项所述的高频电路模块，其特征在于：
所述多层电路基板，在所述高频开关的主面一侧的第一主面安装有电子部件，并且在与第一主面相反一侧的第二主面形成有高频电路模块的端子电极，
在所述多层电路基板的第一主面安装有插设于天线与高频开关之间的匹配电路。
6.如权利要求1～5中任一项所述的高频电路模块，其特征在于：
所述高频开关的输入输出端子包括与天线连接的天线端子和与高频电路连接的多个电路端子，
通过所述电路端子的高频信号在相邻的电路端子间分开规定频率以上。
7.如权利要求1～6中任一项所述的高频电路模块，其特征在于：
所述多层电路基板包括芯层，该芯层为厚度大于其它导体层的厚度且作为接地导体发挥功能的导体层，所述高频开关配置在形成于所述芯层的贯通孔或凹部内。
CN201310334709.0A 2012-11-12 2013-08-02 高频电路模块 Expired - Fee Related CN103813635B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-248255 2012-11-12
JP2012248255 2012-11-12

Publications (2)

Publication Number Publication Date
CN103813635A true CN103813635A (zh) 2014-05-21
CN103813635B CN103813635B (zh) 2018-03-20

Family

ID=49679212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310334709.0A Expired - Fee Related CN103813635B (zh) 2012-11-12 2013-08-02 高频电路模块

Country Status (3)

Country Link
US (1) US9451690B2 (zh)
JP (2) JP5342704B1 (zh)
CN (1) CN103813635B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026657A (zh) * 2015-11-18 2017-08-08 株式会社村田制作所 高频模块以及通信装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6343871B2 (ja) * 2013-04-04 2018-06-20 大日本印刷株式会社 部品実装多層配線基板
CN106489305B (zh) * 2014-05-14 2020-02-28 奥特斯奥地利科技与系统技术有限公司 一种在线路和接触结构之间具有无加宽的过渡区的导体串列
WO2016006676A1 (ja) * 2014-07-10 2016-01-14 株式会社村田製作所 高周波モジュール
CN112039552B (zh) * 2015-01-29 2022-04-15 株式会社村田制作所 高频模块
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
US10244618B2 (en) * 2015-10-29 2019-03-26 Western Digital Technologies, Inc. Patterned ground structure filter designs with improved performance
JP6542685B2 (ja) * 2016-01-25 2019-07-10 京セラ株式会社 配線基板
JP6658070B2 (ja) * 2016-02-24 2020-03-04 株式会社村田製作所 マルチプレクサ、送信装置および受信装置
US10476532B2 (en) * 2016-02-24 2019-11-12 Murata Manufacturing Co., Ltd. Multiplexer, transmission apparatus, and reception apparatus
CN110392926B (zh) * 2017-03-14 2022-12-06 株式会社村田制作所 高频模块
WO2018186154A1 (ja) * 2017-04-04 2018-10-11 株式会社村田製作所 高周波モジュール及び通信装置
US11690173B2 (en) * 2021-06-22 2023-06-27 Unimicron Technology Corp. Circuit board structure
TWI698008B (zh) * 2018-08-31 2020-07-01 英屬開曼群島商鳳凰先驅股份有限公司 具能量轉換功能之集積化驅動模組及其製造方法
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US20200243484A1 (en) * 2019-01-30 2020-07-30 Avago Technologies International Sales Pte. Limited Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb
WO2020213618A1 (ja) * 2019-04-15 2020-10-22 株式会社村田製作所 伝送線路及び電子機器
US20230199940A1 (en) * 2020-05-07 2023-06-22 Sumitomo Electric Industries, Ltd. Circuit module and communication device
WO2022260015A1 (ja) * 2021-06-07 2022-12-15 株式会社村田製作所 高周波モジュール及び通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080186247A1 (en) * 2006-08-03 2008-08-07 International Business Machines Corporation VERSATILE Si-BASED PACKAGING WITH INTEGRATED PASSIVE COMPONENTS FOR mmWAVE APPLICATIONS
CN102150482A (zh) * 2008-09-30 2011-08-10 揖斐电株式会社 电子零件内置线路板及其制造方法
JP2012060056A (ja) * 2010-09-13 2012-03-22 Nec Corp 電子装置及び電子モジュール
CN102771200A (zh) * 2010-02-22 2012-11-07 三洋电机株式会社 多层印刷电路板及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2983016B2 (ja) * 1997-12-03 1999-11-29 日立金属株式会社 マルチバンド用高周波スイッチモジュール
JP2000058741A (ja) * 1998-08-12 2000-02-25 Taiyo Yuden Co Ltd ハイブリッドモジュール
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP3937840B2 (ja) * 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
JP4122252B2 (ja) 2003-04-09 2008-07-23 日本特殊陶業株式会社 高周波スイッチモジュール
JP2004357037A (ja) * 2003-05-29 2004-12-16 Ngk Spark Plug Co Ltd 高周波スイッチモジュール及びそれを用いた無線電話端末
JP4521602B2 (ja) * 2005-06-06 2010-08-11 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
KR101230448B1 (ko) * 2008-10-31 2013-02-06 다이요 유덴 가부시키가이샤 프린트 배선판 및 그 제조 방법
JP5369827B2 (ja) * 2009-03-31 2013-12-18 Ｔｄｋ株式会社 電子部品内蔵モジュール
JP5599260B2 (ja) 2010-08-11 2014-10-01 株式会社東芝 高周波スイッチ
JP5582400B2 (ja) * 2010-09-30 2014-09-03 日立金属株式会社 高周波回路部品、及び通信装置
JP2012118342A (ja) * 2010-12-01 2012-06-21 Seiko Epson Corp 半導体装置および電気装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080186247A1 (en) * 2006-08-03 2008-08-07 International Business Machines Corporation VERSATILE Si-BASED PACKAGING WITH INTEGRATED PASSIVE COMPONENTS FOR mmWAVE APPLICATIONS
CN102150482A (zh) * 2008-09-30 2011-08-10 揖斐电株式会社 电子零件内置线路板及其制造方法
CN102771200A (zh) * 2010-02-22 2012-11-07 三洋电机株式会社 多层印刷电路板及其制造方法
JP2012060056A (ja) * 2010-09-13 2012-03-22 Nec Corp 電子装置及び電子モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026657A (zh) * 2015-11-18 2017-08-08 株式会社村田制作所 高频模块以及通信装置
CN107026657B (zh) * 2015-11-18 2020-02-21 株式会社村田制作所 高频模块以及通信装置
CN111245448A (zh) * 2015-11-18 2020-06-05 株式会社村田制作所 高频模块以及通信装置

Also Published As

Publication number Publication date
US20140133117A1 (en) 2014-05-15
JP2014112629A (ja) 2014-06-19
CN103813635B (zh) 2018-03-20
JP5342704B1 (ja) 2013-11-13
US9451690B2 (en) 2016-09-20
JP2014112645A (ja) 2014-06-19

Similar Documents

Publication Publication Date Title
CN103813635A (zh) 高频电路模块
CN103635021B (zh) 高频电路模块
CN103635020B (zh) 高频电路模块
CN104105342A (zh) 高频电路组件
CN108233974B (zh) 收发模块
KR101271108B1 (ko) 듀플렉서 모듈
CN104243642B (zh) 通信模块
JP5143972B1 (ja) 高周波回路モジュール
CN103490793B (zh) 高频电路模块
US9413413B2 (en) High-frequency module
US20140045546A1 (en) Circuit module
JP2010010765A (ja) 移動通信端末用電子回路モジュール及びこれを備えた移動通信端末用回路
US11791541B2 (en) Base station antenna
CN104602366A (zh) 通信模块
JP5420104B1 (ja) 高周波回路モジュール
JP2014039236A (ja) 高周波回路モジュール
JP5420101B1 (ja) 高周波回路モジュール
JP5420102B1 (ja) 高周波回路モジュール
JP2007036452A (ja) 高周波モジュール
JP5420103B1 (ja) 高周波回路モジュール
KR20170114437A (ko) 탄성 표면파 듀플렉서 및 그를 포함하는 이동통신 단말기
CN103490745A (zh) 滤波器模块和分波器模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1195439

Country of ref document: HK

EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1195439

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180320