JP2012118342A - 半導体装置および電気装置 - Google Patents
半導体装置および電気装置 Download PDFInfo
- Publication number
- JP2012118342A JP2012118342A JP2010268711A JP2010268711A JP2012118342A JP 2012118342 A JP2012118342 A JP 2012118342A JP 2010268711 A JP2010268711 A JP 2010268711A JP 2010268711 A JP2010268711 A JP 2010268711A JP 2012118342 A JP2012118342 A JP 2012118342A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrodes
- pixel
- electrode
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Liquid Crystal (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】薄くて軽く、薄厚化および狭額縁化などによる小型化や軽量化、さらには高堅牢性(高信頼性)を実現することのできる半導体装置および電気装置を提供する。
半導体装置および電気装置を提供する。
【解決手段】本発明の電気光学装置100は、フレキシブル性を有する第1基板30と、第1基板30上に形成される複数の画素電極35と、第1基板30内に埋め込まれた少なくとも1つのドライバIC89と、ドライバIC89と画素電極35とが接続配線22を介して接続されていることを特徴とする。
【選択図】図1
半導体装置および電気装置を提供する。
【解決手段】本発明の電気光学装置100は、フレキシブル性を有する第1基板30と、第1基板30上に形成される複数の画素電極35と、第1基板30内に埋め込まれた少なくとも1つのドライバIC89と、ドライバIC89と画素電極35とが接続配線22を介して接続されていることを特徴とする。
【選択図】図1
Description
本発明は、半導体装置および電気装置に関するものである。
近年、液晶装置、有機EL表示装置、電気泳動表示装置等のフラットパネルディスプレイ(FPD)の一般的な構成は、特許文献1,2に記載されており、リジットなガラス基板からなる素子基板上にTFTのアクティブマトリクスが形成され、この素子基板上に駆動回路が実装されたフレキシブル基板(以下、FPCとも言う)が接続されている。
図25(a)に示す構造では、素子基板600の3辺に、走査線駆動回路61、データ線駆動回路62および共通電源回路64をそれぞれ実装する3つの接続基板601が接続されており、これら各接続基板601を素子基板600の裏面側に折り曲げて使用するのが通常である。しかしながら、装置の厚みが増す、接続基板601を接続するための額縁エリアが必要になる、といった課題が存在する。一般に、額縁の広さは3〜5mm程度である。
また、額縁エリアを小さくするために液晶装置などでは、内蔵ドライバを備えた構成が実用化されている。図25(b)に示すように、表示部5を駆動させるための走査線駆動回路61、データ線駆動回路62および共通電源回路64が、素子基板600を構成する基板600Aの表面に形成されている。このような基板600Aの一辺には上記した内蔵ドライバを駆動するための外部回路基板602が接続基板601を介して接続されている。
内蔵ドライバを構成するTFTとして低温ポリシリコン(LTPS)TFTを用いたとしても、移動度が100m2/V/secの素子であることから、内蔵ドライバを作り込むためには表示エリアの各辺に数mm程度のデッドスペースが必要となる。
さらに、図25(a)、(b)では基板600Aの少なくとも一辺には接続基板201、601を介して外部回路基板602が接続されており、これら各接続基板601を素子基板600の裏面側に折り曲げて使用するため、上述したようにこれが装置の厚み、重さ等を削減することに関して弊害となっている。
さらに、図25(a)、(b)では基板600Aの少なくとも一辺には接続基板201、601を介して外部回路基板602が接続されており、これら各接続基板601を素子基板600の裏面側に折り曲げて使用するため、上述したようにこれが装置の厚み、重さ等を削減することに関して弊害となっている。
また、まだ実用化されてはいないが、サフトラ(Suftla:Surface Free Technology by Laser Ablation)技術やEPLaR(Electronics on. Plastic by Laser Release)技術には次のような課題がある。
現在は、ガラス基板のように剛性の高い素子基板に圧着させることによってフレキシブル基板を接続している。このような実装を、可撓性を有する素子基板に対して行おうとすると、接続基板601を接続した直後や使用中にも接続不良が生じて断線などの欠陥が多発することになり、信頼性の点で課題がある。
特許文献3では、金属箔基板として絶縁性ポリマーをコアとしたフレキシブル性を有する基板を用いているが、上記額縁の課題を解決するものではない。
また、特許文献4,5では素子基板の表面に駆動回路が実装されているが、取り扱いを考えるとICの接続信頼性等、実用上の課題が存在する。このような基板の最表面にICが接続されてはいるものの、駆動回路上に直接薄膜の有機ELを形成している。このため、駆動回路の接続信頼性を改善するものではなく、堅牢性の点でも課題がある。また、特許文献6では、ICが基板の裏面側に露出した状態で実装されていたり、ICがリジットな熱拡散器で覆われていたりするため、フレキシブル性に課題がある。
本発明は、上記従来技術の問題点に鑑み成されたものであって、薄厚化および狭額縁化などによる軽量化や小型化、さらには湾曲した状態で使用する場合でも高堅牢性(高信頼性)を実現することのできる半導体装置および電気装置を提供することを目的の一つとしている。
本発明の半導体装置は、フレキシブル性を有する基板と、前記基板の表面に形成された複数の第1電極と、前記基板内に埋め込まれた少なくとも1つの電子部品と、前記電子部品と前記複数の第1電極とが第1接続配線を介してそれぞれ接続されていることを特徴とする。
これによれば、基板内に第1電極を駆動するための電子部品が埋め込まれているので、従来の接続基板が不要になり薄くて軽い半導体装置が得られる。また、基板内に埋め込まれた電子部品と基板の表面に形成された複数の第1電極とは、基板内に埋め込まれた第1接続配線を介して接続されている。このため、これらの接続信頼性が改善されるとともに断線などの欠陥も低減する。これにより、高堅牢性が得られて信頼性が向上する。さらに、電子部品が第1接続配線を介して各第1電極に直接接続されているので、第1電極に対して電圧を印加するためにスイッチング動作を行うスイッチング素子が不要になる。これにより、構成が簡略化されて製造が容易になる。
また、前記基板が、積層された複数の基材からなり、前記複数の基材どうしの間に前記電子部品と前記第1接続配線とが配置されている構成としてもよい。
これによれば、複数の第1電極と電子部品とをそれぞれ接続する第1接続配線どうしの配設が容易になる。
これによれば、複数の第1電極と電子部品とをそれぞれ接続する第1接続配線どうしの配設が容易になる。
また、前記電子部品の少なくとも一部が前記第1電極と平面視において重なっている構成としてもよい。
これによれば、半導体装置の小型化を実現できる。
これによれば、半導体装置の小型化を実現できる。
また、複数の前記電子部品が前記基板内に等間隔で配置されている構成としてもよい。
これによれば、複数の電子部品がランダムに配置された場合と比べて、半導体装置のフレキシブル性を確保することができる。
これによれば、複数の電子部品がランダムに配置された場合と比べて、半導体装置のフレキシブル性を確保することができる。
また、複数の前記電子部品同士の配置間隔が、各電子部品の1辺の長さの1倍以上、好ましくは前記1辺の3倍以上となっている構成としてもよい。
これによれば、電子部品によって電子部品内蔵基板の湾曲が阻害されてしまうことを防止できる。これにより、薄膜トランジスタ形成用基板を、例えば文房具の下敷きのように緩やかに湾曲させて使用することが可能になるので、汎用性が高まる。また、上記配置間隔を各電子部品の1辺長さの3倍以上とすることによって、よりフレキシブル性を高めることができる。
これによれば、電子部品によって電子部品内蔵基板の湾曲が阻害されてしまうことを防止できる。これにより、薄膜トランジスタ形成用基板を、例えば文房具の下敷きのように緩やかに湾曲させて使用することが可能になるので、汎用性が高まる。また、上記配置間隔を各電子部品の1辺長さの3倍以上とすることによって、よりフレキシブル性を高めることができる。
また、前記複数の電極の形状および面積が同一であるとともにそれぞれが等間隔に配置されている構成としてもよい。
これによれば、複数の第1電極の形状および面積が同一である構成とすることによって、第1電極を形成する際そのパターニングが容易になる。また、等間隔に配置された電極と電子部品とを接続するための第1接続配線の引き廻しが容易になる。
これによれば、複数の第1電極の形状および面積が同一である構成とすることによって、第1電極を形成する際そのパターニングが容易になる。また、等間隔に配置された電極と電子部品とを接続するための第1接続配線の引き廻しが容易になる。
本発明の電気装置は、フレキシブル性または伸縮性を有する素子基板と、フレキシブル性または伸縮性を有するとともに前記素子基板上に対向配置された対向基板と、前記素子基板および前記対向基板との間に配置された機能素子と、を備え、前記対向基板は前記機能素子側に対向電極を有し、前記素子基板が先に記載の半導体装置からなり、前記素子基板は前記機能素子側の面に前記複数の第1電極を有し、前記複数の第1電極には、前記対向電極との間で前記機能素子を駆動するための電圧が前記電子部品より供給される構成としてもよい。
これによれば、素子基板が本発明の半導体装置からなり、電子部品が基板内に埋め込まれているので、従来、外部回路を接続するために用いられていた接続基板が不要になり、機能エリアを拡大できて狭額縁化が実現される。これにより、薄くて軽い電気装置が得られる。また、基板内に埋め込まれた電子部品が第1接続配線を介して表面に配置された各第1電極に直接接続されているので、第1電極に対して電圧を印加するためにスイッチング動作を行うスイッチング素子等が不要になる。
また、素子基板が電子部品を内蔵した構成とされているので、電気装置を湾曲させた(折り曲げた)状態で使用する場合にも電子部品を良好に保持することができる。このため、高信頼性を実現することができる。
また、素子基板が電子部品を内蔵した構成とされているので、電気装置を湾曲させた(折り曲げた)状態で使用する場合にも電子部品を良好に保持することができる。このため、高信頼性を実現することができる。
また、前記機能素子が、複数の画素からなる表示部を有した表示素子である構成としても良い。
これによれば、電気装置として、狭額縁化が実現された薄くて軽い表示装置が得られる。
これによれば、電気装置として、狭額縁化が実現された薄くて軽い表示装置が得られる。
また、前記電子部品が、前記複数の第1電極に対して一括して電圧の印加を行う、あるいは前記複数の第1電極に対して順次電圧の印加を行う構成としてもよい。
これによれば、複数の第1電極に対して一括して電圧の印加を行うことにより、例えば画面の書き換えに要する時間を短縮することができる。
これによれば、複数の第1電極に対して一括して電圧の印加を行うことにより、例えば画面の書き換えに要する時間を短縮することができる。
また、1画素内に配置された前記複数の第1電極どうしが前記第1接続配線を介して相互に接続されて前記電子部品の第1出力端子に接続されている構成としてもよい。
これによれば、電気装置が表示装置である場合には、対向基板側から視認したときの表示ドットの大きさを小さくすることができるので明るく高精細な表示が可能となる。このドットの大きさ、つまり画素電極の大きさで階調を調整することができる。
これによれば、電気装置が表示装置である場合には、対向基板側から視認したときの表示ドットの大きさを小さくすることができるので明るく高精細な表示が可能となる。このドットの大きさ、つまり画素電極の大きさで階調を調整することができる。
また、1画素内に前記複数の第1電極とは独立して駆動される複数の第2電極をさらに有し、前記複数の第2電極どうしが第2接続配線を介して相互に接続されて前記電子部品の第2出力端子に接続されている構成としてもよい。
これによれば、1画素内に設けられた複数の第1電極と複数の第2電極とは互いに独立して駆動されるので、電気装置が表示装置である場合には、画面の明度、彩度、色彩の全てあるいはこのうちの少なくとも1つを制御することができ、良好な表示が行えるようになる。
これによれば、1画素内に設けられた複数の第1電極と複数の第2電極とは互いに独立して駆動されるので、電気装置が表示装置である場合には、画面の明度、彩度、色彩の全てあるいはこのうちの少なくとも1つを制御することができ、良好な表示が行えるようになる。
また、少なくとも前記第1電極の周囲に反射膜が設けられている構成としてもよい。
これによれば、反射膜によって外光を反射させることにより、明るく良好な表示を行うことのできる表示装置が得られる。
これによれば、反射膜によって外光を反射させることにより、明るく良好な表示を行うことのできる表示装置が得られる。
また、前記反射膜に対して電位の入力が可能に構成されていてもよい。
これによれば、電気装置が表示装置である場合には、画面の明度、彩度、色彩の全てあるいはこのうちの少なくとも1つを制御することができ、良好な表示が行えるようになる。
これによれば、電気装置が表示装置である場合には、画面の明度、彩度、色彩の全てあるいはこのうちの少なくとも1つを制御することができ、良好な表示が行えるようになる。
また、前記素子基板の前記機能素子とは反対側の面に前記電子部品と接続される外部接続端子を有し、前記対向基板の少なくとも一部が前記素子基板の前記機能素子とは反対側の面上に延出されてなる延出部と前記外部接続端子とが上下導通部を介して接続されている構成としてもよい。
これによれば、上下導通部を介して対向基板側に所定の電圧が印加されるようになっている。素子基板の表面に上下導通部を設けなくて済むので、素子基板上に機能素子の配置スペースの他に上下導通部の形成スペースを確保する必要がなくなる。このため、例えば表示装置として用いられる場合、表示エリアを広く確保することができる。
これによれば、上下導通部を介して対向基板側に所定の電圧が印加されるようになっている。素子基板の表面に上下導通部を設けなくて済むので、素子基板上に機能素子の配置スペースの他に上下導通部の形成スペースを確保する必要がなくなる。このため、例えば表示装置として用いられる場合、表示エリアを広く確保することができる。
また、前記複数の第1電極との間で保持容量を構成する保持容量線が前記基板内に埋め込まれており、前記保持容量線には、各第1電極に接続される前記第1接続配線を挿通させるための挿通孔が形成されている構成としてもよい。
これによれば、各第1電極と保持容量線との間で保持容量を形成することができるので、機能素子(表示素子)として電気泳動表示素子を用いた場合に、画面の書き換え回数を削減できるとともに、書き換え時間を短縮することができる。
これによれば、各第1電極と保持容量線との間で保持容量を形成することができるので、機能素子(表示素子)として電気泳動表示素子を用いた場合に、画面の書き換え回数を削減できるとともに、書き換え時間を短縮することができる。
また、前記基板を構成する複数の基材のうち、いずれか一つが耐湿性を有している構成としてもよい。
これによれば、機能素子に対する耐湿性を高めることができるので、リーク電流の増加を防止して消費電力を低減させることができる。
これによれば、機能素子に対する耐湿性を高めることができるので、リーク電流の増加を防止して消費電力を低減させることができる。
また、前記素子基板を構成する複数の基材のうち、少なくともいずれか一つの厚さ方向の一方の面に耐湿層が設けられている構成としても良い。
これによれば、機能素子に対する耐湿性を高めることができるので、リーク電流の増加を防止して消費電力を低減させることができる。
これによれば、機能素子に対する耐湿性を高めることができるので、リーク電流の増加を防止して消費電力を低減させることができる。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
(第1実施形態)
図1(a)は、本発明の電気装置の一実施形態である電気光学装置の全体構成を示す平面図、図1(b)は、(a)のA−A線に沿う断面図である。
図1(a)、(b)に示すように、本実施形態の電気光学装置(電気装置)100は、ともにフレキシブル性を有する素子基板(半導体装置)300および対向基板310と、これらの間に挟持される電気光学素子(機能素子)32とにより構成されている。これら素子基板300と対向基板310とが重なる領域には複数の画素40がマトリクス状に配列された表示部(機能エリア)5が形成されている。また、表示部5の外側の領域、すなわち対向基板310よりも外側に張り出した素子基板300上には、接続基板201を介して外部回路基板202が接続されている。
図1(a)は、本発明の電気装置の一実施形態である電気光学装置の全体構成を示す平面図、図1(b)は、(a)のA−A線に沿う断面図である。
図1(a)、(b)に示すように、本実施形態の電気光学装置(電気装置)100は、ともにフレキシブル性を有する素子基板(半導体装置)300および対向基板310と、これらの間に挟持される電気光学素子(機能素子)32とにより構成されている。これら素子基板300と対向基板310とが重なる領域には複数の画素40がマトリクス状に配列された表示部(機能エリア)5が形成されている。また、表示部5の外側の領域、すなわち対向基板310よりも外側に張り出した素子基板300上には、接続基板201を介して外部回路基板202が接続されている。
本実施形態においては、素子基板300を構成する第1基板30の内部に、各画素40に対応して等間隔に配列されたドライバIC(電子部品)89が多数埋め込まれている。このドライバIC89は画素40の配列に対応してm×nのマトリクス状に配置されており、各画素40を個別に駆動できるように作成されている。ここで、表示できる画素数は100×100である。ドライバIC89は、表面に、100×100のマトリクス画素に対応する多数の出力端子89a(図2)を有する。ドライバIC89の出力端子89aは、第1基板30の内部に形成された接続配線(第1接続配線)22によって第1基板30の表面30aに形成された画素電極(第1電極)35に直接接続されている。このように、スイッチング素子などを介さずにドライバIC89と画素電極35とを直接接続する構成にすることで、画素電極35を直接駆動できるようになっている。
各ドライバIC89は、外部回路基板202に実装された外部回路から入力される信号に基づいてコントロールされ、複数の画素電極35に対して一括して電圧の印加を行う一括書込動作、あるいは複数の画素電極35に対して順次電圧の書き込みを行う順次書込動作を行うことによって、画面の書き換えを実施する。ここで、複数の画素電極35に対して一括書込動作を実施することによって、画面の切り替えに要する時間を短縮できる。
また、図示はしていないが、ドライバIC89と外部回路を接続する配線も同様に所定の位置に埋め込まれている。
また、図示はしていないが、ドライバIC89と外部回路を接続する配線も同様に所定の位置に埋め込まれている。
対向基板310は、フレキシブル性を有するPET材料からなる第2基板31と、第2基板31の電気光学素子(表示素子)32側の面に形成された対向電極37とを有して構成されている。対向基板310はこれを通して電気光学素子32を観察する。このため透明である。
電気光学素子32の材料としては、電気泳動材料、液晶材料などが挙げられる。
電気光学素子32の材料としては、電気泳動材料、液晶材料などが挙げられる。
次に、画素電極とドライバICとの構成を中心に述べる。
図2は、素子基板の要部を拡大して示す平面図であって、ここでは、図1(a)のエリアCの部分(5×5画素の領域)を拡大して示している。図3は、図2のB−B線に沿う断面図である。
図2に示すように、5×5画素ごとに1つのドライバIC89が対応しており、5×5画素の中心となる画素電極35(350)の真下、つまり、画素電極350と平面視で重なる位置にドライバIC89が配置されている。ドライバIC89は、表示部5(図1)と平面視で重なる領域に配置されていれば、いずれの画素電極35と重なる位置に配置されていてもよい。複数の画素電極にわたって配置しても良い。また、ドライバIC89の全体が表示部5と重なる領域に配置されていなければならないのではなく、一部分でも表示部5と重なる領域に配置されていればよい。
図2は、素子基板の要部を拡大して示す平面図であって、ここでは、図1(a)のエリアCの部分(5×5画素の領域)を拡大して示している。図3は、図2のB−B線に沿う断面図である。
図2に示すように、5×5画素ごとに1つのドライバIC89が対応しており、5×5画素の中心となる画素電極35(350)の真下、つまり、画素電極350と平面視で重なる位置にドライバIC89が配置されている。ドライバIC89は、表示部5(図1)と平面視で重なる領域に配置されていれば、いずれの画素電極35と重なる位置に配置されていてもよい。複数の画素電極にわたって配置しても良い。また、ドライバIC89の全体が表示部5と重なる領域に配置されていなければならないのではなく、一部分でも表示部5と重なる領域に配置されていればよい。
ドライバIC89は、その表面に設けられた各出力端子89aに、各画素40に設けられた画素電極35が接続配線22を介して接続されている。複数の画素電極35は平面視矩形状を呈し、互いの面積が同一となっている。これは第1基板30上に等間隔に配置されており、これら画素電極35および接続配線22はCuにより構成されている。
図3に示すように、素子基板300を構成する第1基板30は複数の基材から構成されている。具体的には、フレキシブル性を有するポリイミド材料からなる4つの基材30A、30B、30C、30Dが積層されてなる。第1基板30の最下層に配置された基材30Aの表面(基材30B側の面)側には上記したドライバIC89が埋め込まれている。基材30A上に積層された基材30B,30C,30Dの内部には、ドライバIC89の出力端子89aと、第1基板30の表面30a(基材30Dの表面)上に配置された画素電極35とを接続させるための接続配線22が多数埋め込まれている。各接続配線22は各基材30B〜30Dの厚さ方向を貫通する2つのスルーホールHと接続部22cとを介して構成され、出力端子89aから画素電極35にかけて配設されている。ここで、ドライバIC89とその真上に位置する画素電極35とは、1つのスルーホールHからなる接続配線22によって接続されている。
接続配線22は互いに接触することのないように、適宜、異なる基材上に形成されるとともに、接続配線22どうしが平面視で互いに重なることのないように配設されている。ここで、接続配線22は、画素電極35(画素40)どうしの間になるべく位置しないように配設されている。上述したように、本実施形態では第1基板30が多数の基材30A〜30Eからなる多層基板構造とされており、このような構成とすることで、接続配線22どうしを同一平面内でなるべく重ならないように配設させることが可能になる。これにより、接続配線22間の寄生容量を減少させ、クロストークの発生を防止できるようになる。
なお、図示してはいないが、共通電位線も同様に、第1基板30内の所定の位置に埋め込むことができる。それは保持容量線69としても機能し、対向基板310側に形成される対向電極37に接続されてもよいし、独立電位を有しても良い。
素子基板300および対向基板310を構成する第1基板30及び第2基板31の材料として、フレキシブル性を有したポリイミドやPET材料を用いている。フレキシブル性を有する材料は、一般に有機材料であり、熱膨張係数がリジットな無機材料よりも約1桁程度大きく、熱伝導係数が1桁程度小さい。このため、素子基板300が発熱すると熱が蓄積されやすく、基板が伸びてしまう。その結果、電気光学装置に反りが生じてしまうことになる。さらに、反りが生じている電気光学装置を湾曲させた状態で使用すると、別の不具合も生じてくる。例えば、ドライバIC89および画素電極35と接続配線22との接続不良、接続配線22の断線等である。
従来、エレクトロルミネッセンスを用いた電気光学装置では、素子基板の発熱対策として熱拡散器を具備した無機基板を用いている。この点で、フレキシブル性又は有機材料を主体とした材料を用いた素子基板には発熱が少なくなる電気光学材料を用いることが望ましい。発熱が少ない材料とは、表示を行っているときに電流や電圧をなるべく流さない材料である。その中でも最も好適な材料はメモリー性を有する材料である。具体的には、電気泳動材料、エレクトロクロミック材料であり、これら材料を用いた電気装置は、一度電圧を印加すれば無印加状態にしても表示を保持することができる。その次に好適なのは電圧で駆動する材料であり、液晶やエレクトロウェッティングである。最も適していない材料は、電流で駆動するエレクトロルミネッセンスである。
メモリー性を有しない材料の場合は、ドライバIC89自体にSRAMのようなメモリー機能を画素ごとに設けることにより、実質的なメモリー効果を付与することができる。
メモリー性を有しない材料の場合は、ドライバIC89自体にSRAMのようなメモリー機能を画素ごとに設けることにより、実質的なメモリー効果を付与することができる。
一方、液晶を用いた場合は、一般に偏光板を用いるため明るさが半分になる。これを解決するためには、ゲストホスト液晶、PDLC(高分子分散型液晶)、PNLC(高分子ネットワーク型液晶)等、偏光板を使用しない材料を用いることが好ましい。
図4は、第1基板内に埋め込まれたドライバICの大きさとその配置状態を示す。
電気光学装置100をどのくらい湾曲させる(折り曲げる)ことができるのかは、素子基板300の材料自体のフレキシブル性や、複数のドライバIC89の大きさや配置間隔に関係している。
図4に示すように、X方向にn個(MX1、MX2、…MXn)、Y方向にm個(MY1、MY2、…MYm個)のドライバIC89が整列配置されている。ドライバIC89としては、通常のICよりも小さいものが用いられている。一般のICの大きさは1辺が1.0×10mm程度であるのに対して、ドライバIC89の大きさは1辺が2mmとなっている。また、ドライバIC89同士の配置間隔は、ドライバIC89の一辺の長さよりも広い間隔に設定されている。本実施形態においては、X方向およびY方向で隣り合うドライバIC89どうしの配置間隔が、配置間隔方向に平行な方向の両ドライバIC89の長い方の一辺の長さの5倍以上に設定されている。具体的に、ドライバIC89の一辺は2mmであるため、隣り合うドライバIC89どうしの間の距離は10mm以上となっている。
電気光学装置100をどのくらい湾曲させる(折り曲げる)ことができるのかは、素子基板300の材料自体のフレキシブル性や、複数のドライバIC89の大きさや配置間隔に関係している。
図4に示すように、X方向にn個(MX1、MX2、…MXn)、Y方向にm個(MY1、MY2、…MYm個)のドライバIC89が整列配置されている。ドライバIC89としては、通常のICよりも小さいものが用いられている。一般のICの大きさは1辺が1.0×10mm程度であるのに対して、ドライバIC89の大きさは1辺が2mmとなっている。また、ドライバIC89同士の配置間隔は、ドライバIC89の一辺の長さよりも広い間隔に設定されている。本実施形態においては、X方向およびY方向で隣り合うドライバIC89どうしの配置間隔が、配置間隔方向に平行な方向の両ドライバIC89の長い方の一辺の長さの5倍以上に設定されている。具体的に、ドライバIC89の一辺は2mmであるため、隣り合うドライバIC89どうしの間の距離は10mm以上となっている。
このような間隔で多数のドライバIC89を配置することにより、素子基板300に対して、第1基板30を構成する材料(ポリイミド材料)が本来有しているフレキシブル性とほぼ同等のフレキシブル性を付与することができる。素子基板300に対して第1基板30の材料と同等のフレキシブル性を持たせるためには、ドライバIC89どうしの配置間隔を、ドライバIC89の一辺の少なくとも3倍以上にする必要がある。ここで同じドライバIC89を多数配置すると等ピッチでドライバIC89が配置されることも可能である。ただし、X,Y方向のピッチを同一とする必要は無い。
また、目安としては、ドライバIC89どうしの配置間隔をドライバIC89の一辺の1倍以上にすることで、例えば文房具の下敷きのように、素子基板300を緩やかに湾曲させることが可能となる。この状態では、ドライバIC89自体が湾曲しないため小さな極率半径を付与することはできないが、素子基板300に対してフレキシブル性を付与することは可能である。
また、隣り合う各電子部品(IC)10を配置間隔方向から傾けて電子部品(IC)10の辺を配置する時は隣り合う部品の各辺の最大長さの1倍または3倍以上の距離を設ける。
また、隣り合う各電子部品(IC)10を配置間隔方向から傾けて電子部品(IC)10の辺を配置する時は隣り合う部品の各辺の最大長さの1倍または3倍以上の距離を設ける。
また、ドライバIC89の一辺の長さは5mm以下、できれば3mm以下が好ましく、さらには1mm以下がさらに好ましい。小さいドライバIC89の方が素子基板300を湾曲させたときに割れにくく、堅牢性も高めることができる。素子基板300を湾曲させた際にドライバIC89にかかるストレスも小さくなる。これにより、ドライバIC89の割れが防止されるとともに、第1基板30とドライバIC89との接着状態や、ドライバIC89の接続端子(不図示)とこれらを接続する接続配線(不図示)との接続状態を確保することができる。特に本実施例は実使用時に、紙のように折り曲げ動作を繰り返す。このような用途において接続信頼性は極めて重要である。
ここで、素子基板300内におけるドライバIC89の内蔵位置、つまり素子基板300の厚さ方向におけるドライバIC89の位置は特に規定はしない。第1基板30を構成するいずれが一つの基材内に全てのドライバIC89を配置してもいいし、異なる基材内にドライバIC89をそれぞれ配置してもよい。また、第1基板30を構成する基材の数は4つに限らず、全てのドライバIC89が別の基材にそれぞれ設けられていてもよい。
また、ドライバIC89が各基材1層の厚さより厚いときは複数層の基材にまたがってそれを保持させても良い。また、平面視において複数のドライバIC89を重ね、それらの間に基材を置くように設置しても良い。ドライバIC89は1つの画素内に収まる必要は無く、2つ以上の画素にまたがるように設置しても良い。
また、ドライバIC89が各基材1層の厚さより厚いときは複数層の基材にまたがってそれを保持させても良い。また、平面視において複数のドライバIC89を重ね、それらの間に基材を置くように設置しても良い。ドライバIC89は1つの画素内に収まる必要は無く、2つ以上の画素にまたがるように設置しても良い。
また、研磨等によりドライバIC89の厚みを20μm以下にまで薄くすることで、素子基板300と同等のフレキシブル性を持つ事が知られているが、その時もドライバIC89は多少なりとも弾性を有し、フレキシブル性を悪化させる。そのため上記の条件を用いる事が好適となる。
本実施形態のドライバIC89には、100×100のアクティブマトリクスが作り込まれている。表示部5には合計10000個の画素が設けられており、ドライバIC89を介して各画素40にそれぞれ任意のタイミングで電圧を印加できるように構成されている。このため、画面を書き換える際に、書換える必要のある画素40のみを選択して所定の電圧を印加することができる。さらに、書き換え対象の複数の画素40に対して同時に電圧を印加することも可能となる。
電気光学素子32として電気泳動材料のような応答速度の遅い材料を用いる場合は、1画面を構成する複数の画素40に対して一括して書き込みができることが重要となる。画面の書き換えスピードは、1画面の各画素40に画像情報を書き込む時間と材料との応答時間の和となる。1画面の各画素40に一括して書き込みすることが可能になると、書き込み時間が、通常の順次駆動(例えば、アクティブマトリクス駆動で走査線を順次選択して書き込んでいく駆動)の場合に比べて、大幅に(2桁〜3桁程度)短くなる。このように、実効的な書き換え時間の短縮が可能になる。
勿論、ドライバIC89による順次駆動も可能である。また、1つのドライバIC89に対応する画素数等の設計は上記に限らない。
勿論、ドライバIC89による順次駆動も可能である。また、1つのドライバIC89に対応する画素数等の設計は上記に限らない。
また、上述したように、素子基板300および対向基板310はともに湾曲させる(折り曲げる)ことが可能なフレキシブル性を有したものである。このため、電気光学装置100の全体を湾曲させて使用する場合にも、第1基板30内に埋め込まれた複数のドライバIC89が湾曲を妨げる要因にはならず、電気光学装置100を自由に湾曲させることが可能である。
ドライバIC89は、第1基板30の表面30aや裏面30b側に実装されているわけではなく、素子基板300の第1基板30内に埋め込まれるようにして保持されている。このため、曲げや落下等に対して堅牢性を有した構成となっており、ドライバIC89が割れたり、接続配線22との接続不良が発生するのを防止することができる。
さらに、ドライバIC89は、キャリア移動度が単結晶Siの数分の1以下と小さく単結晶Siの10倍以上にもなる荒いパターンルールからなるTFTではなく、単結晶の半導体を用いて構成されているため駆動能力が高い。さらに、一般的な1T1Cではない他の駆動方法も容易に実現することができる。例えば、メモリー性を各画素に持たせても良い。さらに、ドライバIC89が表示エリア内に配置されるため、電気光学装置100の額縁エリアを極めて小さくすることができるため、従来の構成のように、接続基板201を素子基板300の裏面300b側に折り曲げて使用する場合であっても電気光学装置100を従来より薄くできる。
図5は、電気光学装置の一例として電気泳動表示装置の概略構成を示す部分断面図であって、(a)はカプセルタイプ、(b)は仕切りなしタイプを示す。
図5(a)に示すように、電気泳動表示装置(電気装置)101は、素子基板300と対向基板310との間に電気泳動素子32Aが挟持されている。
素子基板300は上記した電気光学装置100の素子基板300と同様の構成をなすものであり、複数の基材30A〜30Dからなる第1基板30の内部に複数のドライバIC89が埋め込まれている。各ドライバIC89は、第1基板30の表面30a上に配置された全ての画素電極35のうち所定数の画素電極35に対応して設けられるもので、本実施形態では5×5画素の画素電極35に対応している。すなわち、1つのドライバIC89(出力端子89a)は、25個の画素電極35とそれぞれ接続配線22を介して接続されている。ここで、ドライバIC89の出力端子(第1出力端子)89Aの数が25個、接続配線22の数が25本である。
図5(a)に示すように、電気泳動表示装置(電気装置)101は、素子基板300と対向基板310との間に電気泳動素子32Aが挟持されている。
素子基板300は上記した電気光学装置100の素子基板300と同様の構成をなすものであり、複数の基材30A〜30Dからなる第1基板30の内部に複数のドライバIC89が埋め込まれている。各ドライバIC89は、第1基板30の表面30a上に配置された全ての画素電極35のうち所定数の画素電極35に対応して設けられるもので、本実施形態では5×5画素の画素電極35に対応している。すなわち、1つのドライバIC89(出力端子89a)は、25個の画素電極35とそれぞれ接続配線22を介して接続されている。ここで、ドライバIC89の出力端子(第1出力端子)89Aの数が25個、接続配線22の数が25本である。
表示素子(機能素子)としての電気泳動素子32A(電気光学素子32)は、黒粒子26および白粒子27と、各粒子26,27を保持する分散媒21とを有するマイクロカプセル20が多数配列してなる。そして、各マイクロカプセル20内に保持され、互いに異なる極性に帯電した黒粒子26および白粒子27が、画素電極35と対向電極37との間に印加される電圧に基づいて移動することにより表示が行われる。
また、図5(b)に示すように、電気光学素子32として仕切りのない電気泳動素子32Bを備えた構成(電気泳動表示装置(電気装置)102)としても良い。素子基板300と対向基板310との間には、表示エリアに対応して、黒粒子26および白粒子27とこれらを保持する分散媒21とからなる電気泳動素子32Bが設けられており、その周囲を囲むようにして基板300,310の周縁部どうしの間にシール材65が配置されている。
あるいは、各基板300,310どうしの間に、画素領域を仕切る隔壁を設けても良く、この隔壁と各基板300,310によって囲まれた領域に電気泳動材料が封入された構成としてもよい。
また、電気泳動材料に代えて液晶材料を備えた構成としてもよい。
図6は、電気光学装置の一例として液晶装置の概略構成を示す部分断面図である。
図6に示す液晶装置(電気装置)103は、上記した素子基板300と対向基板310との間に液晶素子32C(電気光学素子32)が挟持されてなる。このように電気光学材料として液晶材料を用いてもよい。液晶として、ゲストホスト液晶、PDLC(高分子分散型液晶)、PNLC(高分子ネットワーク型液晶)のようにセルギャップdの影響の少ないものが好ましい。一般に、液晶はセルギャップdと屈折率の異方性Δnとの積Δn・dにより光学設計を行っている。フレキシブル基板を採用した場合には、液晶表示装置を湾曲させた際にセルギャップが変化するので、液晶表示装置を筒状に丸めたりすると表示の色やコントラストがシフトすることがある。このため、上記した液晶材料を用いることが望ましいが、それ以外の液晶材料であっても構わない。
図6は、電気光学装置の一例として液晶装置の概略構成を示す部分断面図である。
図6に示す液晶装置(電気装置)103は、上記した素子基板300と対向基板310との間に液晶素子32C(電気光学素子32)が挟持されてなる。このように電気光学材料として液晶材料を用いてもよい。液晶として、ゲストホスト液晶、PDLC(高分子分散型液晶)、PNLC(高分子ネットワーク型液晶)のようにセルギャップdの影響の少ないものが好ましい。一般に、液晶はセルギャップdと屈折率の異方性Δnとの積Δn・dにより光学設計を行っている。フレキシブル基板を採用した場合には、液晶表示装置を湾曲させた際にセルギャップが変化するので、液晶表示装置を筒状に丸めたりすると表示の色やコントラストがシフトすることがある。このため、上記した液晶材料を用いることが望ましいが、それ以外の液晶材料であっても構わない。
ここで、液晶材料を用いる場合、それ自体がメモリー性を有していないため、SRAMのような揮発性メモリーを各画素に設けることが望ましい。
また、図6では図示していないが、液晶表示装置103を構成する場合は偏光板が必要になる。これに対して上記した電気泳動表示装置101,102の場合は偏光板が不要なため明るい表示が可能である。
また、図6では図示していないが、液晶表示装置103を構成する場合は偏光板が必要になる。これに対して上記した電気泳動表示装置101,102の場合は偏光板が不要なため明るい表示が可能である。
なお、液晶材料の代わりに、エレクトロルミネッセンス、エレクトロクロミック、エレクトロウェッティング等を用いても構わない。
また、第1基板30や第2基板31に用いる材料としては、ポリイミド、PET以外のフレキシブル性を有するポリエステルや他の有機、無機材料が挙げられる。一方、フレキシブル性を有しない構成にする場合は、紙フェノール、紙エポキシ、ガラスコンポジット、ガラスエポキシ、薄ガラス、テフロン(登録商標)、セラミックス、それらのコンポジット材料や他の有機、無機材料を用いても良い。ゴムや不織布や織布をアクリルのような有機材料でコーティングした伸縮性を有する材料を用いると伸縮性を付与できる。
また、画素電極35、対向電極37、および接続配線22等に用いる材料としては、Cu以外の他の金属、ペースト、カーボンナノチューブ等の導電性材料、有機導電性材料、無機導電性材料、透明電極、導電性ペースト等を用いても良い。さらに、第1基板30を構成する基材の数も上記に限らない。
また、第1基板30や第2基板31に用いる材料としては、ポリイミド、PET以外のフレキシブル性を有するポリエステルや他の有機、無機材料が挙げられる。一方、フレキシブル性を有しない構成にする場合は、紙フェノール、紙エポキシ、ガラスコンポジット、ガラスエポキシ、薄ガラス、テフロン(登録商標)、セラミックス、それらのコンポジット材料や他の有機、無機材料を用いても良い。ゴムや不織布や織布をアクリルのような有機材料でコーティングした伸縮性を有する材料を用いると伸縮性を付与できる。
また、画素電極35、対向電極37、および接続配線22等に用いる材料としては、Cu以外の他の金属、ペースト、カーボンナノチューブ等の導電性材料、有機導電性材料、無機導電性材料、透明電極、導電性ペースト等を用いても良い。さらに、第1基板30を構成する基材の数も上記に限らない。
以上、電気泳動表示装置および液晶装置の構成について述べたが、電気泳動表示装置は液晶装置とは異なり、セルギャップ(画素電極35と対向電極37との間の距離)の影響を受けにくい。液晶は、電気光学特性がセルギャップによって決まるため、電気光学装置を湾曲させるとセルギャップが変化して表示が変化してしまう。電気泳動材料を用いた場合はこのような変化は生じにくい。このため、湾曲させた状態で使用可能な電気光学装置を容易に作成することが可能である。また、一般に、偏光板を用いない液晶装置はその原理上、セルギャップの影響を受けにくい。このため、液晶材料を用いる場合には偏光板を備えない液晶装置とすることが好ましい。
ここで、液晶材料、電気泳動材料、エレクトロルミネッセンス材料、およびエレクトロクロミック材料等は、湿度により特性が変化することが知られている。例えば、湿度が材料中に多く含まれてしまうと、リーク電流が増加して消費電力が増えてしまう。これを防止するために耐湿構造にすることが重要となる。
以下に、耐湿構造とした素子基板の構成について述べる。
以下に、耐湿構造とした素子基板の構成について述べる。
図7(a)は、耐湿性基板を備えた素子基板の概略構成を示す部分断面図、図7(b)は防湿層を備えた素子基板の概略構成を示す部分断面図である。
まず、図7(a)に示す素子基板(半導体装置)301には、ガラスからなる耐湿性基板78が設けられている。この耐湿性基板78は厚さ20nmにまで薄厚化したガラス基板からなっており、第1基板30の裏面30b(基材30Aの裏面)に貼り合わされている。このように、少なくとも素子基板300の裏面側に耐湿性基板78を設けることによって、電気光学素子に対する耐湿性を高めることができるので、リーク電流が増加して消費電力が増えてしまうのを防止することができる。
まず、図7(a)に示す素子基板(半導体装置)301には、ガラスからなる耐湿性基板78が設けられている。この耐湿性基板78は厚さ20nmにまで薄厚化したガラス基板からなっており、第1基板30の裏面30b(基材30Aの裏面)に貼り合わされている。このように、少なくとも素子基板300の裏面側に耐湿性基板78を設けることによって、電気光学素子に対する耐湿性を高めることができるので、リーク電流が増加して消費電力が増えてしまうのを防止することができる。
また、図7(b)に示す素子基板(半導体装置)302には、窒化シリコンからなる耐湿層79が設けられている。この耐湿層79は、シリコンを含む有機物を塗布および焼成することによって成膜される。ここでは、第1基板30の表面30a全体を覆うようにして耐湿層79をもうけたが、これに限らず、第1基板30を構成するどの基材上に耐湿層79を設けてもよい。また、シリコン酸化物のような他の無機材料や有機材料を用いても構わない。さらに、第1基板30自体に耐湿性を付与しても良い。
このように、素子基板(半導体装置)302内に耐湿層79を設けて電気光学素子32に対する防湿性を高めた構成とすることで、リーク電流に伴う消費電量の増加を防止することができる。
このように、素子基板(半導体装置)302内に耐湿層79を設けて電気光学素子32に対する防湿性を高めた構成とすることで、リーク電流に伴う消費電量の増加を防止することができる。
図8(a)〜(c)は、表示部およびドライバICのレイアウト例を示す図である。
先の実施形態においては、ドライバIC89が素子基板302上にマトリクス状に配置された場合について述べたが、図8(a)に示すように直線状に並べて配置しても良い。表示部5を構成する表示領域5A〜5Cはそれぞれ所定数の画素電極が配置された領域であって、各表示領域5A〜5Cに対応して画素制御回路としてのドライバIC89A〜89Cのいずれかがそれぞれ設けられている。これら各ドライバIC89A〜89Cは互いに独立して駆動され、各表示領域5A〜5Cにそれぞれ異なる画像を表示することが可能である。
先の実施形態においては、ドライバIC89が素子基板302上にマトリクス状に配置された場合について述べたが、図8(a)に示すように直線状に並べて配置しても良い。表示部5を構成する表示領域5A〜5Cはそれぞれ所定数の画素電極が配置された領域であって、各表示領域5A〜5Cに対応して画素制御回路としてのドライバIC89A〜89Cのいずれかがそれぞれ設けられている。これら各ドライバIC89A〜89Cは互いに独立して駆動され、各表示領域5A〜5Cにそれぞれ異なる画像を表示することが可能である。
また、図8(b)に示すように、1つの素子基板(第1基板30)に互いに離間した複数(図8(b)においては2つ)の表示領域5A,5Bを備えた構成としてもよい。各表示領域5A,5Bに対応して設けられるドライバIC89A、89Bは、平面視において表示領域5A,5Bと重なる第1基板30の内部にそれぞれ埋め込まれており、表示領域5A,5Bに設けられた複数の画素電極と直接接続されている。ドライバIC89Aと、表示領域5Bに対応するドライバIC89Bとは互いに独立して駆動され、各表示領域5A,5Bにそれぞれ異なる画像を表示することが可能となっている。
表示領域(表示部5)の平面視における形状を自由に設定することが可能になる。それは表示領域における複数の画素電極と直接接続されるドライバIC89を備える構成とすることと、フレキシブル基板を用いることにより電気光学装置をはさみ等で簡単に切断できるようになるからである。従来のガラス基板のようなリジッドな基板では任意形状に切ることも容易でなかった。例えば、平面視矩形状だけでなく、図8(c)、(d)に示すように平面視三角形状(多角形状)や円形状(楕円形状)にすることもできる。さらに、画素電極の大きさや配置位置も自由にレイアウトすることができるので、電気光学装置の設計自由度が高まる。また、1つのドライバIC89が駆動する全画素の形状も必ず同一である必要もない。これにより、湾曲形状の電気光学装置や、平面視における形状が矩形以外の電気光学装置を容易に実現することができる。
さらに第1基板30、第2基板31を伸縮性の有る材料とすることで、これらの電気光学装置を服等の柔らかい基材や複雑な形状の表面に容易に貼り付ける事ができる。
さらに第1基板30、第2基板31を伸縮性の有る材料とすることで、これらの電気光学装置を服等の柔らかい基材や複雑な形状の表面に容易に貼り付ける事ができる。
(第2実施形態)
次に、第2実施形態の電気光学装置の概略構成について、電気泳動表示装置を例に挙げて述べる。
図9は、第2実施形態の電気光学装置(電気泳動表示装置)の要部を拡大して示す部分断面図である。
図9に示すように、本実施形態の電気泳動表示装置(電気装置)104は、素子基板(半導体装置)307と電気泳動素子32B(電気光学素子32)を介して対向配置される対向基板310の周縁部少なくとも一部が素子基板307の裏面307b側に回り込むようにして構成されている点において先の実施形態と異なっている。
次に、第2実施形態の電気光学装置の概略構成について、電気泳動表示装置を例に挙げて述べる。
図9は、第2実施形態の電気光学装置(電気泳動表示装置)の要部を拡大して示す部分断面図である。
図9に示すように、本実施形態の電気泳動表示装置(電気装置)104は、素子基板(半導体装置)307と電気泳動素子32B(電気光学素子32)を介して対向配置される対向基板310の周縁部少なくとも一部が素子基板307の裏面307b側に回り込むようにして構成されている点において先の実施形態と異なっている。
素子基板307の裏面307bには、第1基板30の内部に埋め込まれたドライバIC89と接続配線23を介して接続される外部接続端子11が設けられている。この外部接続端子11は、平面視で表示部5と重なる領域に配置されている。
本実施形態においては、対向基板310を構成する第2基板31および対向電極37の周縁部の少なくとも一部が、素子基板307の裏面307b側に延出された構成となっている。対向電極37の延出部37Aの表面は、第2基板31の延出部31Aによって覆われている。そして、対向電極37は、上下導通部33を介して素子基板307の裏面307bに設けられた外部接続端子11と接続されている。そして、この上下導通部33を介して、ドライバIC89から対向電極37に所定の電圧が印加される構成となっている。
本実施形態においては、対向基板310を構成する第2基板31および対向電極37の周縁部の少なくとも一部が、素子基板307の裏面307b側に延出された構成となっている。対向電極37の延出部37Aの表面は、第2基板31の延出部31Aによって覆われている。そして、対向電極37は、上下導通部33を介して素子基板307の裏面307bに設けられた外部接続端子11と接続されている。そして、この上下導通部33を介して、ドライバIC89から対向電極37に所定の電圧が印加される構成となっている。
また、電気泳動素子32Bの周囲を封止しているシール材65の周縁部の少なくとも一部も素子基板307の裏面307b側に回り込むようにして延出されており、上下導通部33を取り囲むようにして第1基板30と対向電極37との間の隙間を埋めるようにして形成されている。
ここで、対向基板310(第2基板31及び対向電極37)の4辺全てを素子基板307の裏面307b側にまで延出させた構成としてもいいし、部分的に延出させるようにしても良い。
また、上下導通部33としては銀ペーストが用いられるが、これに限らない。また、電源手段として、IC以外に電池や他の電源を用いてもよい。
また、上下導通部33としては銀ペーストが用いられるが、これに限らない。また、電源手段として、IC以外に電池や他の電源を用いてもよい。
素子基板307の表面307a側に上下導通部33を形成する場合、この上下導通部33を形成するための形成領域が必要になるため、表示エリアを一部削減したり額縁を広くしたりする必要があった。
本実施形態の構成によれば、上下導通部33を素子基板307の裏面307b側に設け、且つ、外部接続端子11を表示領域内に配置したため、上に上下導通部33を形成するための形成領域が不要になる。その結果、表示エリアを広く確保することができるとともに狭額縁化が可能となる。
本実施形態の構成によれば、上下導通部33を素子基板307の裏面307b側に設け、且つ、外部接続端子11を表示領域内に配置したため、上に上下導通部33を形成するための形成領域が不要になる。その結果、表示エリアを広く確保することができるとともに狭額縁化が可能となる。
図10(a)〜(d)は、素子基板の裏面側における上下導通部の配置例を示す平面図である。
例えば、図10(a)に示すように、対向基板310の短辺方向両側の2つの長辺310cを素子基板307の裏面307b側へと延設させるようにしても良い。この場合、各延出部31A(37A)と素子基板307との間には複数の上下導通部33が直線状に配列されている。あるいは、図10(b)に示すように、各延出部31A(37A)と素子基板307との間に、素子基板307の長辺に沿って伸びる線状の上下導通部33が設けられていてもよい。
例えば、図10(a)に示すように、対向基板310の短辺方向両側の2つの長辺310cを素子基板307の裏面307b側へと延設させるようにしても良い。この場合、各延出部31A(37A)と素子基板307との間には複数の上下導通部33が直線状に配列されている。あるいは、図10(b)に示すように、各延出部31A(37A)と素子基板307との間に、素子基板307の長辺に沿って伸びる線状の上下導通部33が設けられていてもよい。
また、図10(c)に示すように、対向基板310の4辺全てを素子基板307の裏面307b側へと延設させ、これら4つの延出部31A(37A)と素子基板307との間に複数の上下導通部33が配置されている。これら複数の上下導通部33は、素子基板307の各辺に沿ってその周縁部に配置されている。
また、図10(d)に示すように、対向基板310の短辺方向両側の2つの長辺310cの一部を素子基板307の裏面307b側へと延設させるようにしても良い。ここでは、対向基板310の各長辺310cに2つずつ延出部31A(37A)を設け、これら4つの延出部31A(37A)のそれぞれと素子基板307との間に上下導通部33が配置されている。
なお、対向基板310の一部を素子基板307の裏面307b側へと延設し、その延出部31A(37A)と素子基板307との間に上下導通部33を配置する構成は上記したものに限らない。
外部接続端子11は必ずしも表示部5と重なる必要は無い。
なお、対向基板310の一部を素子基板307の裏面307b側へと延設し、その延出部31A(37A)と素子基板307との間に上下導通部33を配置する構成は上記したものに限らない。
外部接続端子11は必ずしも表示部5と重なる必要は無い。
(第3実施形態)
次に、第3実施形態の電気光学装置の概略構成について、電気泳動表示装置を例に挙げて説明する。
図11は、画素毎に保持容量を有する素子基板の要部を拡大して示す平面図であり、図12は、図11のC−C線に沿う断面図である。図13は、第3実施形態の電気光学装置の概略構成を示す部分拡大断面図である。
図11に示すように、本実施形態における素子基板(半導体装置)303は、画素40毎に保持容量Csを備えている。この保持容量Csは、複数の画素電極35と、表示エリアの略全体にわたって形成された保持容量線69とによって構成される。保持容量線69は、厚さ20μmのCuから構成されており、所定の電圧が印加されるように構成されている。保持容量線69には、画素電極35に接続する接続配線22を挿通させるための挿通孔69aが複数設けられている。
次に、第3実施形態の電気光学装置の概略構成について、電気泳動表示装置を例に挙げて説明する。
図11は、画素毎に保持容量を有する素子基板の要部を拡大して示す平面図であり、図12は、図11のC−C線に沿う断面図である。図13は、第3実施形態の電気光学装置の概略構成を示す部分拡大断面図である。
図11に示すように、本実施形態における素子基板(半導体装置)303は、画素40毎に保持容量Csを備えている。この保持容量Csは、複数の画素電極35と、表示エリアの略全体にわたって形成された保持容量線69とによって構成される。保持容量線69は、厚さ20μmのCuから構成されており、所定の電圧が印加されるように構成されている。保持容量線69には、画素電極35に接続する接続配線22を挿通させるための挿通孔69aが複数設けられている。
図12に示すように、本実施形態における素子基板(半導体装置)303は、厚さ5μmのポリイミドからなる5つの基材30A〜30Eが積層されなる第1基板30を有する。ドライバIC89は最下層の基材30A内に埋め込まれており、第1基板30の表面30a上に形成された多数の画素電極35と接続配線22を介して直接接続されている。保持容量線69は、画素電極35よりも下層側の第1基板30の内部に埋め込まれており、基材30Dと基材30Eとの間に配置されている。
図13に示すように、上記した素子基板303を備えた電気泳動表示装置(電気装置)105は、対向基板310との間に電気泳動素子32Aを挟持してなる。本実施形態のように電気泳動材料を用いた電気光学装置の場合、電気泳動粒子(黒粒子、白粒子)を移動させることによって表示を行うため、これら電気泳動粒子を移動させるための電荷量が必要になる。1画素に1回の書き込み動作で保持される電荷量は、保持容量Cs×V(V:Csに書き込んだ電荷量)で与えられる。電気泳動粒子を移動させるために必要な電荷量をQとすると、電気泳動表示装置の画面を書き換えるために必要な書き換え回数Nは、以下の式によって得られる。
N=Q/(Cs×V)
保持容量Csが大きいと書き換え回数が減るので、書き換え回数が少なくなるとともに消費電力が低減するという効果が得られる。
なお、保持容量線69の構成は上記したものに限定されない。各画素40に独立した保持容量Csを構成できれば良い。ドライバIC89内に保持容量Csを構成しようとすると、ドライバIC89の大きさが増大するとともにコストも増加する。また、素子基板303内に保持される個々のドライバIC89の大きさが増大すると、素子基板303(電気泳動表示装置105)のフレキシブル性に支障をきたすおそれがある。これを避けるためにも、第1基板30の内部にドライバIC89とは別に、保持容量Csを作成する意義は大きい。
また、本実施形態では電気泳動表示装置105の構成について述べたが、電気泳動材料に代えて液晶材料を備えた構成としても良い。液晶装置の場合、フリッカーや焼き付きが減少するという効果が得られる。
保持容量Csを大きくするために、保持容量の絶縁膜となる基材部分の膜厚を薄くしたり、誘電率の高い材料を用いても良い。
保持容量線69に印加する電圧は対向電極37と同一でも良いし、他電圧でも良い。
保持容量Csを大きくするために、保持容量の絶縁膜となる基材部分の膜厚を薄くしたり、誘電率の高い材料を用いても良い。
保持容量線69に印加する電圧は対向電極37と同一でも良いし、他電圧でも良い。
(第4実施形態)
次に、第4実施形態の電気光学装置の概略構成について、電気泳動表示装置を例に挙げて説明する。ここでは、1粒子系の構成について述べる。
先の実施形態においては、1画素40に1つの画素電極35が配置された構成となっていたが、本実施形態では、1画素40に複数の画素電極35と反射電極45が配置されている。
図14は、素子基板上における1画素の構成を中心に示す平面図であって、図15は、複数の画素40を備えた概略構成例を示す。
図14および図15に示すように、1つの画素40内には、平面視円形状を呈する島状の画素電極35が複数配置されている。ここで、図14においては画素電極35どうしが等間隔に配置されているが、画素電極35どうしの配列はランダムであってもよく、この場合は表示にスジが入ることが防止されるという効果が得られる。
次に、第4実施形態の電気光学装置の概略構成について、電気泳動表示装置を例に挙げて説明する。ここでは、1粒子系の構成について述べる。
先の実施形態においては、1画素40に1つの画素電極35が配置された構成となっていたが、本実施形態では、1画素40に複数の画素電極35と反射電極45が配置されている。
図14は、素子基板上における1画素の構成を中心に示す平面図であって、図15は、複数の画素40を備えた概略構成例を示す。
図14および図15に示すように、1つの画素40内には、平面視円形状を呈する島状の画素電極35が複数配置されている。ここで、図14においては画素電極35どうしが等間隔に配置されているが、画素電極35どうしの配列はランダムであってもよく、この場合は表示にスジが入ることが防止されるという効果が得られる。
また、画素電極35の周囲にはCuからなる反射電極(反射膜)45が設けられている。この反射電極45には多数の貫通孔45aが形成されている。そして、これら各貫通孔45a内に画素電極35が配置された構成となっている。貫通孔45aは、画素電極35の面積よりも大きい開口面積を有する。そして反射電極45は全画素にまたがる1つの電極となっている。この反射電極45は電位の入力が可能に構成されている。
なお、反射電極45の材料はCu以外の金属であってもよく、例えばAlを用いてもよい。
なお、反射電極45の材料はCu以外の金属であってもよく、例えばAlを用いてもよい。
1画素40内に配置された多数の画素電極35は、接続配線22によって相互に接続されてドライバIC89に接続されている。具体的には、ドライバIC89に設けられている複数の出力端子89aのうちの1つに接続されている。画素40ごとに設けられた接続配線22の先端(ドライバIC89とは反対側の端部)側には、画素40内の画素電極35の数に対応する複数の分岐部22aが設けられており、これら分岐部22aの先にそれぞれ画素電極35が接続されている。
なお、本実施形態においては画素電極35と反射電極45とが同一平面上に設けられた構成となっているが、反射電極45は画素電極35と異なる層に設けられていてもよい。例えば、図16に示すように、第1基板30の表面30a上に形成された反射電極45を覆うようにして保護層42を設け、この保護層42上に多数の画素電極35を配置しても良い。保護層42は、厚さ20μmのポリイミドからなる透明な膜からなるもので、反射電極45により外光を反射できるように構成されている。ドライバIC89は不透明な基材30A〜30Eが積層されてなる第1基板30の内部に埋め込まれており、光リークによる誤作動が生じないようになっている。
また、反射電極45が、電位が入力されない単なる反射膜からなるものであっても良い。
また、反射電極45が表示部5内で連続した電極でなく、画素40毎に独立した電極であっても良い。その時は画素電極35に接続し、画素電極と同一の電圧を印加しても良い。
また、反射電極45が、電位が入力されない単なる反射膜からなるものであっても良い。
また、反射電極45が表示部5内で連続した電極でなく、画素40毎に独立した電極であっても良い。その時は画素電極35に接続し、画素電極と同一の電圧を印加しても良い。
図17は、上記した素子基板を備えた1粒子系の電気泳動表示装置における1画素の等価回路図である。
本実施形態では、画素40ごとに設けられた複数の画素電極35が接続配線22を介してドライバIC89の出力端子89aに接続されている。このドライバIC89は、スイッチング動作を行うことにより各画素40の複数の画素電極35に対して電圧を印加させるための駆動トランジスタTRsと、各駆動トランジスタTRsに接続される複数の走査線66および複数のデータ線68とを有している。ここで、駆動トランジスタTRsは出力端子89aの数と同じ数だけ設けられている。そして、駆動トランジスタTRsのゲートに走査線66が接続され、ソースにデータ線68が接続されている。さらに、ドレインには接続配線22(分岐部22a)を介して画素40内の複数の画素電極35が接続されている。
図示していないが、各駆動トランジスタTRsに保持容量CsやSRAM等のメモリー機能を持たせる事ができる。全画素のメモリーにデータを書き込んだ後に駆動トランジスタTRsを一度にオンすると一括同時書き込みができる。メモリーと駆動トランジスタTRsの組み合わせにより任意の画素40に書き込む等の任意の駆動ができる。もちろん、LCDのように走査線66を順次選択して書き込んでいく方法も可能である。
本実施形態では、画素40ごとに設けられた複数の画素電極35が接続配線22を介してドライバIC89の出力端子89aに接続されている。このドライバIC89は、スイッチング動作を行うことにより各画素40の複数の画素電極35に対して電圧を印加させるための駆動トランジスタTRsと、各駆動トランジスタTRsに接続される複数の走査線66および複数のデータ線68とを有している。ここで、駆動トランジスタTRsは出力端子89aの数と同じ数だけ設けられている。そして、駆動トランジスタTRsのゲートに走査線66が接続され、ソースにデータ線68が接続されている。さらに、ドレインには接続配線22(分岐部22a)を介して画素40内の複数の画素電極35が接続されている。
図示していないが、各駆動トランジスタTRsに保持容量CsやSRAM等のメモリー機能を持たせる事ができる。全画素のメモリーにデータを書き込んだ後に駆動トランジスタTRsを一度にオンすると一括同時書き込みができる。メモリーと駆動トランジスタTRsの組み合わせにより任意の画素40に書き込む等の任意の駆動ができる。もちろん、LCDのように走査線66を順次選択して書き込んでいく方法も可能である。
次に、1粒子系の電気泳動表示装置による実際の表示動作について述べる。
図18(a)〜(c)は、表示色ごとの粒子の分布状態を示す断面図である。なお、1つの画素40に着目して図示しており、各画素内の画素電極35の数や、反射電極45上に配置される保護層は省略してある。ここでは、対向電極37にはグランド電位が入力される。反射電極45には画素電極35と同一の電位が入力される。なお、反射電極45の位置は図示した位置に限らない。
図18(a)〜(c)は、表示色ごとの粒子の分布状態を示す断面図である。なお、1つの画素40に着目して図示しており、各画素内の画素電極35の数や、反射電極45上に配置される保護層は省略してある。ここでは、対向電極37にはグランド電位が入力される。反射電極45には画素電極35と同一の電位が入力される。なお、反射電極45の位置は図示した位置に限らない。
図18(a)は、白表示のときの粒子の分布状態を示す。
ここでは、反射電極45をグラウンド、各画素電極35にマイナスの電圧を印加すると、プラスに帯電した正帯電粒子26(Bk)が各画素電極35上に吸着する。外部から入射した光は画素電極35の周囲に存在する反射電極45にて反射されて対向電極37側から出光する。つまり、全ての正帯電粒子26(Bk)が画素電極35上に吸着しているので、対向電極37側から入射した光は反射電極45において反射されて対向電極37側へと戻ることになる。
よって、この状態で対向電極37側から電気泳動素子32Aを見ると、反射光によって画素全体が白表示となる。
ここでは、反射電極45をグラウンド、各画素電極35にマイナスの電圧を印加すると、プラスに帯電した正帯電粒子26(Bk)が各画素電極35上に吸着する。外部から入射した光は画素電極35の周囲に存在する反射電極45にて反射されて対向電極37側から出光する。つまり、全ての正帯電粒子26(Bk)が画素電極35上に吸着しているので、対向電極37側から入射した光は反射電極45において反射されて対向電極37側へと戻ることになる。
よって、この状態で対向電極37側から電気泳動素子32Aを見ると、反射光によって画素全体が白表示となる。
図18(b)は黒表示のときの粒子の分布状態を示す。
白表示から黒表示へ表示を切り替える場合は、図18(a)をプリセット状態とし、基点とする。次に反射電極45にプラスVh1を、各画素電極35にプラスの電圧VH(│Vh1│<│VH│)を印加する。すると、プラスに帯電した正帯電粒子26(Bk)は全て対向電極37側へと移動して、画素領域の略全体に亘って2次元あるいは3次元的に分布する。よって、外部から入射した光は対向電極37上に分布する正帯電粒子26(Bk)にて吸収されるため、黒表示となる。
白表示から黒表示へ表示を切り替える場合は、図18(a)をプリセット状態とし、基点とする。次に反射電極45にプラスVh1を、各画素電極35にプラスの電圧VH(│Vh1│<│VH│)を印加する。すると、プラスに帯電した正帯電粒子26(Bk)は全て対向電極37側へと移動して、画素領域の略全体に亘って2次元あるいは3次元的に分布する。よって、外部から入射した光は対向電極37上に分布する正帯電粒子26(Bk)にて吸収されるため、黒表示となる。
図18(c)はグレー表示のときの粒子の分布状態を示す。
ここでは、まず図18(a)に示した状態から画素電極35に所定の電圧を印加する。反射電極45にはプラス電圧VHを印加する。すべての正帯電粒子26(Bk)が各画素電極35上に吸着した状態(プリセット状態)で、画素電極35に黒表示のときに印加したプラス電圧VHよりも小さいプラス電圧Vh2(|Vh2|<|VH|)を印加すると、画素電極35上の正帯電粒子26(Bk)の一部が対向電極37側へと移動する。これにより、画素電極35に対向する対向電極37上の所定領域には小さな黒ドットが複数形成され、これら黒ドットの間に分散媒21が存在する。ここでは、正帯電粒子26(Bk)による黒表示が画素領域全体のおよそ1/2の面積を占めている。また、正帯電粒子26(Bk)の分布領域26R以外の領域の面積、つまり、画素領域全体のおよそ1/2の面積は反射光による白表示が占めている。
ここでは、まず図18(a)に示した状態から画素電極35に所定の電圧を印加する。反射電極45にはプラス電圧VHを印加する。すべての正帯電粒子26(Bk)が各画素電極35上に吸着した状態(プリセット状態)で、画素電極35に黒表示のときに印加したプラス電圧VHよりも小さいプラス電圧Vh2(|Vh2|<|VH|)を印加すると、画素電極35上の正帯電粒子26(Bk)の一部が対向電極37側へと移動する。これにより、画素電極35に対向する対向電極37上の所定領域には小さな黒ドットが複数形成され、これら黒ドットの間に分散媒21が存在する。ここでは、正帯電粒子26(Bk)による黒表示が画素領域全体のおよそ1/2の面積を占めている。また、正帯電粒子26(Bk)の分布領域26R以外の領域の面積、つまり、画素領域全体のおよそ1/2の面積は反射光による白表示が占めている。
対向電極37上では正帯電粒子26(Bk)が2次元あるいは3次元的に分布して、正帯電粒子26(Bk)による黒ドットの領域と、反射光による白色の領域とが混在するので、この状態で対向電極37側から電気泳動素子32Aを見ると、全体としてはグレー表示となる。つまり、入射光は、黒色の正帯電粒子26(Bk)において吸収される成分と、反射電極45において反射される成分とを含んでおり、これら成分を足し合わせると、全体としてグレー表示となる。
他の表現を用いると、対向電極37上に存在する正帯電粒子26(Bk)によって反射電極45の一部が隠れることで対向基板310側から射出する反射光の出光量が減ることから、明るさが抑えられたグレー表示となる。
また、対向電極37側への正帯電粒子26(Bk)の移動量および分布範囲の制御は、画素電極35、対向電極37、反射電極45間の距離や画素電極35の大きさ等の設計要因や印加電圧によって可能である。また、上記では各画素電極35に印加する電圧の大きさで正帯電粒子26(Bk)の移動量および分布範囲を制御したが、電圧の印加時間の長短でも制御することが可能である。
明度の制御は、対向電極37の外側から電気泳動素子32Aを見たときに視認される粒子の面積により行なわれる。視認される面積とは、粒子の2次元、3次元的分布を含めて実際に視認される実効的な面積を示す。
なお、上記表示状態において、黒色の正帯電粒子26(Bk)の分布領域と白色の反射領域との境界領域では完全な黒表示、白表示にはならないが、正帯電粒子26(Bk)の分布領域を視認したときの実効的な面積で諧調を制御し、明度と彩度との制御を行う。
グレー表示は、結果として対向電極37の外部から電気泳動素子32Aを見たときに視認される正帯電粒子26(Bk)の移動量および分布の実行的な面積により制御されることになる。
グレー表示は、結果として対向電極37の外部から電気泳動素子32Aを見たときに視認される正帯電粒子26(Bk)の移動量および分布の実行的な面積により制御されることになる。
なお、上記においては白表示のプリセット状態から次の表示を行うこととしたが、黒表示のプリセット状態から次の表示を行うこととしてもよい。黒表示のプリセット状態は図18(b)に示したように、画素電極35にプラス電圧VHを印加することにより得られる。黒表示から次の表示に移行する際には、画素電極35にマイナス電圧を印加して対向電極37から黒色の正帯電粒子26(Bk)を引き抜く量を制御して表示を行うこととなる。
電気泳動素子32A内に存在する電気泳動粒子が黒色の正帯電粒子26(Bk)のみなので、白表示プリセットおよび黒表示プリセットのうちどちらのプリセット動作を用いても、一方の表示色によるプリセット動作のみを使い続けると対向電極37と画素電極35との間にDC電圧が印加される。これは、画素電極35にプリセット時に大きな電圧が必ず印加され、画像書き込み時にはその逆極性で絶対値が同等以下の電圧が印加されることが原因である。
対向電極37と画素電極35との間にDC電圧が印加されると、電極の腐食や電気泳動材料の劣化が生じてしまう。これを避けるために、白表示プリセット動作(図18(a))、黒表示プリセット動作(図18(b))を単数または複数の画像書き換えを実施するごとに切り替えてもよい。
(第5実施形態)
次に、第5実施形態の電気光学装置の概略構成について、電気泳動表示装置を例に挙げて説明する。ここでは、2粒子系の構成について述べる。
図19は、第5実施形態の電気泳動表示装置の1画素における概略構成を示す平面図、図20は、1画素における画素回路図である。
図19および図20に示すように、本実施形態の電気泳動表示装置では、画素40内に複数の画素電極(第1電極)35Aと複数の画素電極(第2電極)35Bとが面方向で互い違いとなるように配置されており、これら画素電極35A,35Bは独立して駆動され、それぞれに異なる電圧が印加されるように構成されている。
これら複数の画素電極35Aおよび複数の画素電極35Bは、互いの面積が同一の平面視円形状を呈してなり、第1基板30上に等間隔に配置されている。
また、ドライバIC89は、それぞれ異なる電圧を出力可能な複数の出力端子(第1出力端子)89Aおよび出力端子(第2出力端子)89Bを有している。各出力端子89aには、接続配線(第1接続配線)22Aとその先端側の分岐部22aを介して画素40内の各画素電極35Aが接続され、各出力端子89bには、接続配線22Bとその先端側の分岐部22bを介して画素40内の各画素電極35Bが接続されている。
次に、第5実施形態の電気光学装置の概略構成について、電気泳動表示装置を例に挙げて説明する。ここでは、2粒子系の構成について述べる。
図19は、第5実施形態の電気泳動表示装置の1画素における概略構成を示す平面図、図20は、1画素における画素回路図である。
図19および図20に示すように、本実施形態の電気泳動表示装置では、画素40内に複数の画素電極(第1電極)35Aと複数の画素電極(第2電極)35Bとが面方向で互い違いとなるように配置されており、これら画素電極35A,35Bは独立して駆動され、それぞれに異なる電圧が印加されるように構成されている。
これら複数の画素電極35Aおよび複数の画素電極35Bは、互いの面積が同一の平面視円形状を呈してなり、第1基板30上に等間隔に配置されている。
また、ドライバIC89は、それぞれ異なる電圧を出力可能な複数の出力端子(第1出力端子)89Aおよび出力端子(第2出力端子)89Bを有している。各出力端子89aには、接続配線(第1接続配線)22Aとその先端側の分岐部22aを介して画素40内の各画素電極35Aが接続され、各出力端子89bには、接続配線22Bとその先端側の分岐部22bを介して画素40内の各画素電極35Bが接続されている。
ここで、ドライバIC89は、スイッチング動作を行うことにより、各画素40の複数の画素電極35Aに対して所定の電圧を印加するための制御トランジスタTR1と、画素40の複数の画素電極35Bに対して所定の電圧を印加するための制御トランジスタTR2とを有している。また、各制御トランジスタTR1に接続される複数の走査線66Aおよび複数のデータ線68Aと、各制御トランジスタTR2に接続される複数の走査線66Bおよび複数のデータ線68Bとを有している。
そして、制御トランジスタTR1のゲートに走査線66Aが接続され、ソースにデータ線68Aが接続されている。さらに、ドレインには接続配線22A(分岐部22a)を介して1画素内の複数の画素電極35Aが接続されている。
一方、制御トランジスタTR2のゲートに走査線66Bが接続され、ソースにデータ線68Bが接続されている。さらに、ドレインには接続配線(第2接続配線)22B(分岐部22b)を介して1画素内の複数の画素電極35Aが接続されている。
一方、制御トランジスタTR2のゲートに走査線66Bが接続され、ソースにデータ線68Bが接続されている。さらに、ドレインには接続配線(第2接続配線)22B(分岐部22b)を介して1画素内の複数の画素電極35Aが接続されている。
これにより、出力端子89aに接続される接続配線22A(分岐部22a)を介して各画素40内の複数の画素電極35Aに対して所定の電圧を同時に印加することができるとともに、出力端子89bに接続される接続配線22B(分岐部22b)を介して各画素40内の複数の画素電極35Bに対して所定の電圧を同時に印加することができるようになっている。このような構成とされることで、ドライバIC89の出力端子89a,89bを介して1画素内の画素電極35A,35Bに対してそれぞれ異なる極性の電圧を印加することが可能となり、互いに独立駆動される。勿論、画素電極35A,35Bを同電位にすることも可能である。
また、本実施形態においても、表示エリアの全体にわたって反射電極45が設けられている。
また、本実施形態においても、表示エリアの全体にわたって反射電極45が設けられている。
次に、粒子系の電気泳動表示装置による実際の表次動作について述べる。
図21(a)〜(d)は、表示色ごとの粒子の分布状態を示す断面図である。なお、1つの画素40に着目して図示しており、各画素40内の画素電極35の数や、反射電極45上に配置される保護膜は省略してある。ここでは、対向電極37と反射電極45に同一のグランド電位が入力される。なお、反射電極45の位置は図示した位置に限らない。
図21(a)〜(d)は、表示色ごとの粒子の分布状態を示す断面図である。なお、1つの画素40に着目して図示しており、各画素40内の画素電極35の数や、反射電極45上に配置される保護膜は省略してある。ここでは、対向電極37と反射電極45に同一のグランド電位が入力される。なお、反射電極45の位置は図示した位置に限らない。
図21(a)〜(d)に示す電気泳動表示装置は、画素電極35A,35Bを有する素子基板と対向電極37を有する対向基板との間に2粒子系の電気泳動素子32Dを挟持してなる。電気泳動素子32Dは、透明な分散媒21(T)中に、黒色の正帯電粒子26(Bk)と、黒色の負帯電粒子27(Bk)とが混在されてなる。
図21(a)は白表示のときの粒子の分布状態を示す。
画素電極35Aにマイナス電圧VL(負の最大値)を印加し、画素電極35Bにプラス電圧VH(正の最大値)を印加すると、画素電極35A上に正帯電粒子26(Bk)が吸着し、画素電極35B上に負帯電粒子27(Bk)が吸着する。外部から入射した光は画素電極35A,35Bの周囲に存在する反射電極45にて反射されて対向電極37側から射出する。
この状態で対向電極37側から電気泳動素子32Dを見ると、反射光によって画素40全体が白表示となる(第1のプリセット状態)。
画素電極35Aにマイナス電圧VL(負の最大値)を印加し、画素電極35Bにプラス電圧VH(正の最大値)を印加すると、画素電極35A上に正帯電粒子26(Bk)が吸着し、画素電極35B上に負帯電粒子27(Bk)が吸着する。外部から入射した光は画素電極35A,35Bの周囲に存在する反射電極45にて反射されて対向電極37側から射出する。
この状態で対向電極37側から電気泳動素子32Dを見ると、反射光によって画素40全体が白表示となる(第1のプリセット状態)。
図21(b)は黒表示のときの粒子の分布状態を示す。
白表示から黒表示へ切り替える場合は、各画素電極35Aにプラス電圧VHを印加し、画素電極35Bにマイナス電圧VLを印加することによって、各画素電極35A,35Bに吸着していた全ての正帯電粒子26(Bk)および全ての負帯電粒子27(Bk)を対向電極37側へと移動させる。正帯電粒子26(Bk)および負帯電粒子27(Bk)は対向電極37上において2次元あるいは3次元的に分布する。
この時、画素電極35A、35Bと反射電極45の距離は、画素電極35A、35Bと対向電極37との距離より長くなるように設定してある。そのため、画素電極35A、35B上の粒子は反射電極45でなく、対向基板に移動する。
外部から入射した光は対向電極37上に分布する正帯電粒子26(Bk)及び負帯電粒子27(Bk)にて吸収されるため、黒表示となる。
白表示から黒表示へ切り替える場合は、各画素電極35Aにプラス電圧VHを印加し、画素電極35Bにマイナス電圧VLを印加することによって、各画素電極35A,35Bに吸着していた全ての正帯電粒子26(Bk)および全ての負帯電粒子27(Bk)を対向電極37側へと移動させる。正帯電粒子26(Bk)および負帯電粒子27(Bk)は対向電極37上において2次元あるいは3次元的に分布する。
この時、画素電極35A、35Bと反射電極45の距離は、画素電極35A、35Bと対向電極37との距離より長くなるように設定してある。そのため、画素電極35A、35B上の粒子は反射電極45でなく、対向基板に移動する。
外部から入射した光は対向電極37上に分布する正帯電粒子26(Bk)及び負帯電粒子27(Bk)にて吸収されるため、黒表示となる。
図21(c)はグレー表示のときの粒子の分布状態を示す。
ここでは、まず、図21(a)に示したプリセット状態から各画素電極35A,35Bに所定の電圧を印加する。画素電極35Aに黒表示のときに印加したプラス電圧VHよりも小さいプラス電圧Vh(|Vh|<|VH|)を印加し、画素電極35Bに黒表示のときに印加したマイナス電圧VLよりも小さいマイナス電圧Vl(|Vl|<|VL|)を印加すると、画素電極35A、35B上の正負の帯電粒子26(Bk)、27(Bk)の一部が対向電極37側へと移動する。これにより、画素電極35A,35Bに対向する対向電極37上の所定領域には小さな黒ドットが複数形成される。ここでは、正帯電粒子26(Bk)による黒表示が画素領域全体のおよそ1/3の面積を占めている。また、画素領域全体のおよそ2/3の面積は反射光による白表示が占めている。
ここでは、まず、図21(a)に示したプリセット状態から各画素電極35A,35Bに所定の電圧を印加する。画素電極35Aに黒表示のときに印加したプラス電圧VHよりも小さいプラス電圧Vh(|Vh|<|VH|)を印加し、画素電極35Bに黒表示のときに印加したマイナス電圧VLよりも小さいマイナス電圧Vl(|Vl|<|VL|)を印加すると、画素電極35A、35B上の正負の帯電粒子26(Bk)、27(Bk)の一部が対向電極37側へと移動する。これにより、画素電極35A,35Bに対向する対向電極37上の所定領域には小さな黒ドットが複数形成される。ここでは、正帯電粒子26(Bk)による黒表示が画素領域全体のおよそ1/3の面積を占めている。また、画素領域全体のおよそ2/3の面積は反射光による白表示が占めている。
対向電極37上では正帯電粒子26(Bk)および負帯電粒子27(Bk)が2次元あるいは3次元的に分布して、正帯電粒子26(Bk)および負帯電粒子27(Bk)による黒ドットの領域と、反射光による白色の領域とが混在するので、この状態で対向電極37側から電気泳動素子32Dを見ると、全体としてはグレー表示となる。つまり、入射光は、黒色の正帯電粒子26(Bk)および負帯電粒子27(Bk)において吸収される成分と、反射電極45において反射される成分とを含んでおり、これら成分を足し合わせると、全体としてグレー表示となる。
別の表現を用いると、対向電極37上に存在する正帯電粒子26(Bk)および負帯電粒子27(Bk)によって反射電極45の一部が隠れることで対向基板310側から射出する反射光の出光量が減ることから、明るさが抑えられたグレー表示となる。
図21(d)は白表示の他の粒子の分布状態を示す。
ここでは、図21(a)に示した白表示のときとは逆極性の電圧を各画素電極35A,35B上に印加する。すなわち、画素電極35Aにプラス電圧VHを印加し、画素電極35Bにマイナス電圧VLを印加することにより、画素電極35A上に全ての正帯電粒子26(Bk)を吸着させ、画素電極35B上に全ての負帯電粒子27(Bk)を吸着させる。この状態においても、外部から入射した光は画素電極35A,35Bの周囲の反射電極45において反射されることになるため、画素40の全体が白表示となる(第2のプリセット状態)。
第5の実施例では画素電極35A、35Bに印加する電圧の極性を切り替えている。このため、対向電極37、反射電極45含めた4つの電極間にDCが印加されず、交流駆動となる。これで信頼性の高い電気光学装置を実現できる。
また、第5実施例で2種類の黒粒子を用いたが、これに限らない。色粒子を用いてカラー表示を行っても良い。
ここでは、図21(a)に示した白表示のときとは逆極性の電圧を各画素電極35A,35B上に印加する。すなわち、画素電極35Aにプラス電圧VHを印加し、画素電極35Bにマイナス電圧VLを印加することにより、画素電極35A上に全ての正帯電粒子26(Bk)を吸着させ、画素電極35B上に全ての負帯電粒子27(Bk)を吸着させる。この状態においても、外部から入射した光は画素電極35A,35Bの周囲の反射電極45において反射されることになるため、画素40の全体が白表示となる(第2のプリセット状態)。
第5の実施例では画素電極35A、35Bに印加する電圧の極性を切り替えている。このため、対向電極37、反射電極45含めた4つの電極間にDCが印加されず、交流駆動となる。これで信頼性の高い電気光学装置を実現できる。
また、第5実施例で2種類の黒粒子を用いたが、これに限らない。色粒子を用いてカラー表示を行っても良い。
ここでは、反射電極45にグランド電位を印加し続けたが、これに限らない。粒子の移動を補助または粒子をはじくような電圧を印加しても良い。例えば、フィールド毎に印加電圧を切り替え、
図22は、1画素における画素電極と接続配線との構成例を示す平面図である。
図22に示すように、画素電極35A,35Bの平面視の形状が矩形状であっても良い。これら矩形状を呈する画素電極35A,35Bは互いに平行とされ、ストライプ状に配列されている。複数の画素電極35Aは接続配線22A(分岐部22a)を介して出力端子89a接続されており、複数の画素電極35Bは接続配線22B(分岐部22b)に接続されている。接続配線22A,22Bは画素電極35A,35Bの配列方向とは交差する方向に延在し、接続配線22Aによって1画素内の画素電極35Aどうしが電気的に接続され、接続配線22Bによって1画素内の画素電極35Bどうしが電気的に接続されている。
図22に示すように、画素電極35A,35Bの平面視の形状が矩形状であっても良い。これら矩形状を呈する画素電極35A,35Bは互いに平行とされ、ストライプ状に配列されている。複数の画素電極35Aは接続配線22A(分岐部22a)を介して出力端子89a接続されており、複数の画素電極35Bは接続配線22B(分岐部22b)に接続されている。接続配線22A,22Bは画素電極35A,35Bの配列方向とは交差する方向に延在し、接続配線22Aによって1画素内の画素電極35Aどうしが電気的に接続され、接続配線22Bによって1画素内の画素電極35Bどうしが電気的に接続されている。
次に、上記した各実施形態の電気光学装置を他の装置へ応用した例を示す。
図23及び図24は、ロボットの人工皮膚として感圧センサーを用いた例であって、図23はロボットの指先に感圧センサーが設けられた例を示す図、図24は感圧センサーの構成を示す断面図である。
図23及び図24に示すように、ロボットの指先74に設けられた感圧センサー70(電気装置)は複数の検出素子(電気光学装置の画素40に相当)71を備えて構成されている。これら検出素子71はランダムに配置されている。検出素子71は、上記した各実施形態のいずれかの電気光学装置を用いて構成することが可能である。
検出素子71は、第1基板30および当該第1基板30上に設けられた複数の検出電極(第1電極)97(画素電極35に対応)を有してなる素子基板92と、第2基板31上に対向電極37を有する対向基板310と、これら素子基板92および対向基板310間に配置される圧電素子77と、を備える。
図23及び図24は、ロボットの人工皮膚として感圧センサーを用いた例であって、図23はロボットの指先に感圧センサーが設けられた例を示す図、図24は感圧センサーの構成を示す断面図である。
図23及び図24に示すように、ロボットの指先74に設けられた感圧センサー70(電気装置)は複数の検出素子(電気光学装置の画素40に相当)71を備えて構成されている。これら検出素子71はランダムに配置されている。検出素子71は、上記した各実施形態のいずれかの電気光学装置を用いて構成することが可能である。
検出素子71は、第1基板30および当該第1基板30上に設けられた複数の検出電極(第1電極)97(画素電極35に対応)を有してなる素子基板92と、第2基板31上に対向電極37を有する対向基板310と、これら素子基板92および対向基板310間に配置される圧電素子77と、を備える。
検出エリア96内の第1基板30上には、検出電極97に直接接続されるドライバIC89が配置されている。また、検出エリア96内における第1基板30の内部には、ドライバIC89と、このドライバIC89と検出電極97とを接続するための接続配線22等が埋め込まれている。
一方、対向基板310は、第2基板31と、第2基板31の内面(圧電素子77と対向する面)に設けられたカーボンナノチューブからなる対向電極37とを備えて構成されている。ここで、第2基板31は厚さ0.2mmのPETからなる。
そして、これら素子基板92と対向基板310との間に、厚さ1μmのトリフルオロエチレンとフッ化ビニリデンの共重合体からなる圧電素子77が挟持されている。トリフルオロエチレンとフッ化ビニリデンの共重合体は有機材料であり、素子基板92と同様に湾曲させることが可能である。また、素子基板92および対向基板310の周縁部どうしの間には、圧電素子77を取り囲むようにして区画形成されたシール材65が配置されている。シール材はエポキシ、アクリル等の有機材料からなる。
このような検出素子71を多数備えてなる感圧センサー70は、各検出素子71に対して圧力がかかったときに対向電極37と検出電極97との間に電圧が誘起され、この電圧変化を検出することによって、ロボットの指先74が物体に触れたか否かが判断される。
ここで、素子基板92としては、上記した各実施形態の素子基板のいずれかを用いることが可能である。
なお、圧電材料及び対向電極37は上記に限らない他の有機材料、無機材料を用いることができる。電圧材料の代わりに焦電材料を用いれば二次元温度センサーを構成することができ、光電変換材料を用いれば二次元光センサーやテラヘルツ波センサー、X線センサーを構成することができる。また、電流値の変化を検出する構成としても良い。また、これ以外の電気機器への応用も可能である。
なお、検出素子71の配置はランダムでなくてもよく、均等な配置とされていてもよい。
また、本実施例において第1基板30や第2基板31の材料として伸縮性のある材料、例えばゴム、を用いることにより伸縮性を付与する事が出来る。これは図23の感圧センサーを複雑な曲面に貼り付ける時に均一性良く貼る事が出来る。また伸縮性や弾力性を有するため人間の皮膚のような感触を実現できる。
以上説明したが、外部回路基板202や接続基板201に用いられる電子部品、例えばコンデンサー、抵抗等を第1基板30中に埋め込んでも良い。これにより、外部回路基板202や接続基板201を用いなくなり、4辺がフレキシブルな電気装置を作成する事ができる。さらに埋め込んだ電子部品と外部との信号や電源等の入出力端子を第1基板30の裏面(第2基板31との逆側)に設けても良い。
なお、圧電材料及び対向電極37は上記に限らない他の有機材料、無機材料を用いることができる。電圧材料の代わりに焦電材料を用いれば二次元温度センサーを構成することができ、光電変換材料を用いれば二次元光センサーやテラヘルツ波センサー、X線センサーを構成することができる。また、電流値の変化を検出する構成としても良い。また、これ以外の電気機器への応用も可能である。
なお、検出素子71の配置はランダムでなくてもよく、均等な配置とされていてもよい。
また、本実施例において第1基板30や第2基板31の材料として伸縮性のある材料、例えばゴム、を用いることにより伸縮性を付与する事が出来る。これは図23の感圧センサーを複雑な曲面に貼り付ける時に均一性良く貼る事が出来る。また伸縮性や弾力性を有するため人間の皮膚のような感触を実現できる。
以上説明したが、外部回路基板202や接続基板201に用いられる電子部品、例えばコンデンサー、抵抗等を第1基板30中に埋め込んでも良い。これにより、外部回路基板202や接続基板201を用いなくなり、4辺がフレキシブルな電気装置を作成する事ができる。さらに埋め込んだ電子部品と外部との信号や電源等の入出力端子を第1基板30の裏面(第2基板31との逆側)に設けても良い。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
上記した各実施形態では、画素電極35を直接駆動するドライバIC89を設けるとともにこれらドライバIC89を第1基板30内に埋め込むことにより、素子基板の4辺、つまり電気光学装置の4辺全てをフレキシブルにすることができる。これにより、紙のように薄くて軽い柔軟性に富んだ電気装置であって、装置全体の薄厚化、狭額縁化などによる小型化や軽量化、さらには高堅牢性(高信頼性)を実現することができる。これにより、電気装置の汎用性が広がる。
以上の実施例においてカプセル型の電気泳動材料を用いたがこれに限らない。隔壁型のような仕切りが存在するものでも良いし、仕切りが存在しないものでも良い。また、異なる極性に帯電した白黒の2粒子以外の粒子構成でも構わない。
また、適用できる電気光学材料は電気泳動材料に限らない。例えば液晶、EL、エレクトロウェッティング、MEMS等を用いることもできる。
また、電子部品を表示エリアの外側に設置しても良いし、表示エリアの下方に埋め込むことによって、額縁が極力小さくなるようにした構成としても良い。
また、適用できる電気光学材料は電気泳動材料に限らない。例えば液晶、EL、エレクトロウェッティング、MEMS等を用いることもできる。
また、電子部品を表示エリアの外側に設置しても良いし、表示エリアの下方に埋め込むことによって、額縁が極力小さくなるようにした構成としても良い。
5…表示部、11,89a…外部接続端子、22,22A,22B,23…接続配線、22,22A…接続配線(第1接続配線)、22B…接続配線(第2接続配線)、30…第1基板、30A,30B,30D,30E,80A…基材、30a,307a…表面、31A,37A…延出部、32…電気光学素子(表示素子)、33…上下導通部、35,35A…画素電極(第1電極)、35B…画素電極(第2電極)、37…対向電極、40…画素、45…反射電極(反射膜)、69…保持容量線、69a…挿通孔、71…検出素子(電気装置)、79…耐湿層、89…ドライバIC(電子部品)、89a…出力端子(第1出力端子)、89b…出力端子(第2出力端子)、92,300,302,303,307…素子基板(半導体装置)、97…検出電極(第1電極)、Cs…保持容量、100…電気光学装置(電気装置)、101,102,104,105…電気泳動表示装置(電気装置)、103…液晶装置(電気装置)、310…対向基板
Claims (17)
- フレキシブル性を有する基板と、
前記基板の表面に形成された複数の第1電極と、
前記基板内に埋め込まれた少なくとも1つの電子部品と、
前記電子部品と前記複数の第1電極とが第1接続配線を介してそれぞれ接続されている
ことを特徴とする半導体装置。 - 前記基板が、積層された複数の基材からなり、
前記複数の基材どうしの間に前記電子部品と前記第1接続配線とが配置されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記電子部品の少なくとも一部が前記第1電極と平面視において重なっている
ことを特徴とする請求項1または2に記載の半導体装置。 - 複数の前記電子部品同士の配置間隔が、各電子部品の1辺の長さの1倍以上、好ましくは前記1辺の3倍以上となっている
ことを特徴とする請求項1から3のいずれか一項に記載の半導体装置。 - 複数の前記電子部品が前記基板内の少なくとも1方向において等間隔で配置されている
ことを特徴とする請求項1から4のいずれか一項に記載の半導体装置。 - 前記複数の第1電極の形状および面積が同一であるとともにそれぞれが等間隔に配置されている
ことを特徴とする請求項1から5のいずれか一項に記載の半導体装置。 - フレキシブル性または伸縮性を有する素子基板と、
フレキシブル性または伸縮性を有するとともに前記素子基板上に対向配置された対向基板と、
前記素子基板および前記対向基板との間に配置された機能素子と、を備え、
前記対向基板は前記機能素子側に対向電極を有し、
前記素子基板が請求項1から6のいずれか一項に記載の半導体装置からなり、
前記素子基板は前記機能素子側の面に前記複数の第1電極を有し、
前記複数の第1電極には、前記対向電極との間で前記機能素子を駆動するための電圧が前記電子部品より供給される
ことを特徴とする電気装置。 - 前記機能素子が、複数の画素が配列されてなる表示部を有した表示素子である
ことを特徴とする請求項7に記載の電気装置。 - 前記電子部品が、前記複数の第1電極に対して一括して電圧の印加を行う、あるいは前記複数の第1電極に対して順次電圧の印加を行う
ことを特徴とする請求項7または8に記載の電気装置。 - 1画素内に配置された前記複数の第1電極どうしが前記第1接続配線を介して相互に接続されて前記電子部品の第1出力端子に接続されている
ことを特徴とする請求項7または9に記載の電気装置。 - 1画素内に前記複数の第1電極とは独立して駆動される複数の第2電極をさらに有し、
前記複数の第2電極どうしが第2接続配線を介して相互に接続されて前記電子部品の第2出力端子に接続されている
ことを特徴とする請求項7から10のいずれか一項に記載の電気装置。 - 少なくとも前記第1電極の周囲に反射膜が設けられている
ことを特徴とする請求項7から11のいずれか一項に記載の電気装置。 - 前記反射膜に対して電位の入力が可能に構成されている
ことを特徴とする請求項12に記載の電気装置。 - 前記素子基板の前記機能素子とは反対側の面に前記電子部品と接続される外部接続端子を有し、前記対向基板の少なくとも一部が前記素子基板の前記機能素子とは反対側の面上に延出されてなる延出部と前記外部接続端子とが上下導通部を介して接続されている
ことを特徴とする請求項7から13のいずれか一項に記載の電気装置。 - 前記複数の第1電極との間で保持容量を構成する保持容量線が前記基板内に埋め込まれており、
前記保持容量線には、前記第1接続配線を挿通させるための挿通孔が形成されている
ことを特徴とする請求項7から14のいずれか一項に記載の電気装置。 - 前記基板を構成する複数の基材のうち、少なくともいずれか一つが耐湿性を有している
ことを特徴とする請求項7から15のいずれか一項に記載の電気装置。 - 前記基板を構成する複数の基材のうち、少なくともいずれか一つの厚さ方向一方の面に耐湿層が設けられている
ことを特徴とする請求項7から15のいずれか一項に記載の電気装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010268711A JP2012118342A (ja) | 2010-12-01 | 2010-12-01 | 半導体装置および電気装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010268711A JP2012118342A (ja) | 2010-12-01 | 2010-12-01 | 半導体装置および電気装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012118342A true JP2012118342A (ja) | 2012-06-21 |
Family
ID=46501215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010268711A Pending JP2012118342A (ja) | 2010-12-01 | 2010-12-01 | 半導体装置および電気装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012118342A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012226053A (ja) * | 2011-04-18 | 2012-11-15 | Dainippon Printing Co Ltd | 電子ペーパー用背面電極基材および電子ペーパー |
JP5342704B1 (ja) * | 2012-11-12 | 2013-11-13 | 太陽誘電株式会社 | 高周波回路モジュール |
WO2015120288A1 (en) * | 2014-02-07 | 2015-08-13 | E Ink Corporation | Electro-optic display backplane structures |
US10317767B2 (en) | 2014-02-07 | 2019-06-11 | E Ink Corporation | Electro-optic display backplane structure with drive components and pixel electrodes on opposed surfaces |
JP7464205B1 (ja) | 2022-12-27 | 2024-04-09 | 株式会社村田製作所 | 電子部品内蔵基板 |
-
2010
- 2010-12-01 JP JP2010268711A patent/JP2012118342A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012226053A (ja) * | 2011-04-18 | 2012-11-15 | Dainippon Printing Co Ltd | 電子ペーパー用背面電極基材および電子ペーパー |
JP5342704B1 (ja) * | 2012-11-12 | 2013-11-13 | 太陽誘電株式会社 | 高周波回路モジュール |
WO2015120288A1 (en) * | 2014-02-07 | 2015-08-13 | E Ink Corporation | Electro-optic display backplane structures |
CN106133816A (zh) * | 2014-02-07 | 2016-11-16 | 伊英克公司 | 电光显示器的背板结构 |
US9671635B2 (en) | 2014-02-07 | 2017-06-06 | E Ink Corporation | Electro-optic display backplane structures with drive components and pixel electrodes on opposed surfaces |
US10317767B2 (en) | 2014-02-07 | 2019-06-11 | E Ink Corporation | Electro-optic display backplane structure with drive components and pixel electrodes on opposed surfaces |
JP7464205B1 (ja) | 2022-12-27 | 2024-04-09 | 株式会社村田製作所 | 電子部品内蔵基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5757083B2 (ja) | 薄膜トランジスタ形成用基板、半導体装置、電気装置 | |
CN209265147U (zh) | 具有有效区域和无效区域的显示器 | |
US9332634B2 (en) | Electrical device | |
JP2012119532A (ja) | 薄膜トランジスタ形成用基板、半導体装置、電気装置 | |
CN103869564B (zh) | 液晶显示设备 | |
JP5790968B2 (ja) | 表示装置及びその製造方法 | |
CN107219660A (zh) | 一种阵列基板、显示面板和显示装置 | |
JP2009265271A (ja) | 電気光学表示装置 | |
US20050266590A1 (en) | Electrophoretic display device | |
JPWO2004029918A1 (ja) | 表示装置 | |
US20070153167A1 (en) | Liquid crystal display device | |
KR20120045290A (ko) | 터치 스크린 패널 일체형 액정표시장치 | |
JP2013038229A (ja) | 電気装置の製造方法、半導体基板の製造方法、電気装置用形成基板、及び電子機器 | |
GB2576825A (en) | Display apparatus with touch sensor | |
JP2019102087A (ja) | タッチパネル、タッチパネルの駆動方法および表示装置 | |
KR970067080A (ko) | 액티브 매트릭스 표시장치 | |
JP2012118342A (ja) | 半導体装置および電気装置 | |
KR102577674B1 (ko) | 전자 장치 | |
KR20140016709A (ko) | 터치 스크린 패널 일체형 표시장치 | |
KR20170124670A (ko) | 터치센서 내장형 표시장치 | |
JP2012119531A (ja) | 半導体装置、半導体装置の製造方法、電気装置 | |
TWI505334B (zh) | 畫素陣列基板及使用其之顯示面板 | |
JP2005201956A (ja) | 電気泳動表示装置及びその製造方法 | |
KR20100135442A (ko) | 반투과형 전자종이 표시 소자 | |
JP2009265272A (ja) | 電気光学表示装置 |