CN103811291A - 一种阵列基板制作方法、膜层刻蚀防损伤监控方法及设备 - Google Patents

一种阵列基板制作方法、膜层刻蚀防损伤监控方法及设备 Download PDF

Info

Publication number
CN103811291A
CN103811291A CN201310714433.9A CN201310714433A CN103811291A CN 103811291 A CN103811291 A CN 103811291A CN 201310714433 A CN201310714433 A CN 201310714433A CN 103811291 A CN103811291 A CN 103811291A
Authority
CN
China
Prior art keywords
etching
light transmittance
rete
active layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310714433.9A
Other languages
English (en)
Other versions
CN103811291B (zh
Inventor
刘政
任章淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310714433.9A priority Critical patent/CN103811291B/zh
Publication of CN103811291A publication Critical patent/CN103811291A/zh
Priority to US14/402,872 priority patent/US9646847B2/en
Priority to PCT/CN2014/078263 priority patent/WO2015089997A1/zh
Application granted granted Critical
Publication of CN103811291B publication Critical patent/CN103811291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及显示技术领域，特别涉及一种阵列基板的制作方法、膜层刻蚀防损伤监控方法及设备，该监控方法包括：在形成膜层图形之后监测并记录所述膜层的透光率基准值；在所述膜层图形上形成阻挡层，对阻挡层进行刻蚀过孔的过程中，实时监测所述膜层的透光率现有值，通过透光率现有值和透光率基准值之间的变化量来监控对所述膜层的刻蚀程度。本发明提供的阵列基板的制作方法、膜层刻蚀防损伤监控方法及设备，通过对比不同状态下膜层的透光率，可有效监控对膜层的刻蚀程度，最大程度确保膜层不被过度刻蚀，确保膜层的性能，进而提供产品的良品率。

Description

一种阵列基板制作方法、膜层刻蚀防损伤监控方法及设备
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板的制作方法、膜层刻蚀防损伤监控方法及设备。 
背景技术
目前，由于低温多晶硅显示基板相对非晶硅显示基板具有更高的驱动能力，可较容易获得更高的显示质量，因此，越来越受到用户的追捧。如图1所示，为一种典型的顶栅结构阵列基板的结构示意图，该阵列基板包括玻璃等透明基板101’、缓冲层102’、多晶硅有源层103’、栅极绝缘层104’、栅极金属105’和层间绝缘层106’组成。在刻蚀过孔时，在层间绝缘层106’之上用光刻工艺形成掩膜，采用干法刻蚀将带刻蚀区域刻蚀去除，从而形成过孔，在后续工艺中即可沉积金属至过孔内从而实现与多晶硅有源层的连接。 
但遗憾的是，目前栅极绝缘层104’、层间绝缘层106’相加起来的厚度是相较有源层的厚度差别非常大（10:1以上），刻蚀工艺的难度很大，而且较难有效监测有否刚好刻蚀至多晶硅有源层表面，导致很容易出现有源层过刻问题，降低了多晶硅基板的制造良率，特别是基板尺寸较大时，整个基板的刻蚀情况更难以把握。 
当然，除了有源层，其他膜层也存在在刻蚀过程中发生过度刻蚀的现象。 
发明内容
（一）要解决的技术问题 
本发明的目的是提供一种阵列基板的制作方法、膜层刻蚀防损伤监控方法及设备，以克服现有技术中无法掌控对有源层等膜层的刻蚀 程度导致容易出现过刻，影响有源层等膜层性能的缺陷。 
（二）技术方案 
为了实现上述目的，本发明一方面提供一种膜层刻蚀防损伤监控方法，包括： 
在形成膜层图形之后监测并记录所述膜层的透光率基准值； 
在所述膜层图形上形成阻挡层，对阻挡层进行刻蚀过孔的过程中，实时监测所述膜层的透光率现有值，通过透光率现有值和透光率基准值之间的变化量来监控对所述膜层的刻蚀程度。 
优选地，监测所述膜层的不同位置的多个透光率值。 
优选地，监测所述膜层的不同位置的9～25点透光率值。 
优选地，实时监测膜层的透光率现有值，当透光率现有值达到透光率基准值的100%～120%时，停止刻蚀。 
优选地，所述膜层为有源层，所述阻挡层为栅绝缘层和层间绝缘层。 
优选地，所述栅绝缘层和层间绝缘层的厚度之和与所述有源层的厚度的比值在10:1以上。 
优选地，形成有源层图形具体包括： 
沉积非晶硅层，将非晶硅进行晶化形成多晶硅层，对多晶硅层采用构图工艺形成有源层图形。 
优选地，监测并记录该有源层的透光率基准值具体包括： 
对有源层进行光束照射，感应所述有源层图形的透光率，并将该透光率作为有源层的透过率基准值。 
另一方面，本发明还提供一种基于上述的膜层刻蚀防损伤监控方法的阵列基板制作方法，包括： 
在基板上沉积缓冲层； 
在缓冲层上形成有源层的图形，监测并记录所述有源层的透光率基准值； 
在完成上述步骤的基板上沉积阻挡层和栅电极层，所述阻挡层包括栅绝缘层和层间绝缘层； 
对阻挡层进行刻蚀过孔，在刻蚀过程中，实时监测有源层的透光率现有值，当透光率透过率现有值达到透光率基准值的100%～120%时，停止刻蚀； 
在完成上述步骤的基板上形成源漏电极层，所述源漏电极通过过孔与有源层实现电连接。 
再一方面，本发明还提供一种膜层刻蚀防损伤监控设备，包括腔室，所述腔室中设有光源和若干个光感探头，所述光源向基板上的所述膜层照射，所述光感探头用于感应所述膜层的透光率。 
优选地，所述腔室为真空腔室，所述真空腔室连通反应气体源；所述真空腔室中设有刻蚀装置。 
优选地，所述刻蚀装置具体包括： 
相对设置的上极板和下极板，其中一个极板接地，另外一个极板接射频电源，使得上极板和下极板之间生成对基板进行刻蚀的等离子体； 
所述下极板用于放置待刻蚀的基板。 
优选地，所述光源位于所述上极板上； 
或者，所述光源位于真空腔室的侧壁； 
或者，所述光源位于真空腔室的上壁。 
优选地，所述光感探头设置于所述下极板远离所述基板的一侧。 
优选地，所述光感探头的数量为5-25个，均匀分布。 
优选地，还包括用于提供射频电流以产生等离子体的射频电源，所述射频电源采用间断供给的方法，在供给的间隙时间段进行膜层的透光率的监测。 
（三）有益效果 
本发明提供的阵列基板的制作方法、膜层刻蚀防损伤监控方法及 设备，通过对比不同状态下膜层的透光率，可有效监控对膜层的刻蚀程度，最大程度确保膜层不被过度刻蚀，确保膜层的性能，进而提供产品的良品率。 
附图说明
图1为现有技术中顶栅型阵列基板示意图； 
图2为本发明实施例一膜层刻蚀防损伤监测方法流程示意图； 
图3为本发明实施例二有源层刻蚀防损伤监测方法流程示意图； 
图4为本发明实施例三阵列基板的制作方法流程示意图； 
图5A～5D为本发明实施例三阵列基板的制作方法过程中各步骤结构示意图； 
图6为本发明实施例四有源层刻蚀监测设备结构示意图。 
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。 
实施例一 
如图2所示，本发明实施例提供一种膜层刻蚀防损伤监控方法，包括： 
步骤S101、在形成膜层图形之后监测并记录所述膜层的透光率基准值； 
步骤S102、在所述膜层图形上形成阻挡层，对阻挡层进行刻蚀过孔的过程中，实时监测所述膜层的透光率现有值，通过透光率现有值和透光率基准值之间的变化量来监控对所述膜层的刻蚀程度。 
其中，为了确保整个基板的透光均匀性，可监测所述膜层的不同位置的多个透光率值。优选地，可监测所述膜层的不同位置的9～25点透光率值。当然，该具体位置的数量可根据实际需求而定。 
在实际刻蚀工程中，实时监测膜层的透光率现有值，当透光率现 有值达到透光率基准值的100%～120%时，停止刻蚀。 
本实施例监控方法在实际应用中，通常针对膜层厚度较薄，而阻挡层的厚度相对较厚的基板结构，由于阻挡层的厚度与膜层相比较厚，这样在刻蚀阻挡层形成过孔的过程中，若不采用监控手段，则很容易将较薄的膜层过刻蚀，从而影响该膜层的正常使用性能。另外，该膜层例如可以为有源层、源漏电极层等等。 
本发明提供的膜层刻蚀防损伤监控方法，通过对比不同状态下膜层的透光率，可有效监控对膜层的刻蚀程度，最大程度确保膜层不被过度刻蚀，确保膜层的性能，进而提供产品的良品率。 
实施例二 
下面以有源层为例，对该膜层刻蚀防损伤监控方法进行详细说明。 
如图3所示，本发明提供一种有源层刻蚀损伤监测方法，其包括如下步骤： 
步骤S201、在形成有源层图形之后监测并记录该有源层的透光率基准值； 
其中，形成有源层图形具体包括：沉积非晶硅层，厚度为
Figure BDA0000443142470000051
Figure BDA0000443142470000052
优选厚度为其形成方法可以为PECVD（等离子体增强化学气相沉积）、LPCVD（低压化学气相沉积）或者溅射方法，沉积温度在600℃以下。随后可通过准分子激光晶化、金属诱导晶化、固相晶化等方法将非晶硅层转变为多晶硅层，需要说明的是，采用不同的晶化方法，其具体的工艺过程及薄膜晶体管的结构会有所不同，在制备过程中需要根据情况增加热处理脱氢、沉积诱导金属、热处理晶化、准分子激光照射晶化、源漏区的掺杂（P型或者N型掺杂）及掺杂杂质的激活等工艺。 
将非晶硅转化为多晶硅层之后以光刻工艺形成掩膜，继而采用干法刻蚀方法形成图形，作为有源层图形。 
其中，监测并记录该有源层的透光率基准值具体包括：监测并记 录此时多晶硅区域的透过率并记录，具体可通过向基板照射光束，感应所述有源层图形的透光率，并将该透光率作为有源层的透过率基准值，为监测整个基板的均匀性，监测不同位置的多个数据值，如测量9～25点数据。 
步骤S202、在有源层图形上形成阻挡层，对阻挡层进行刻蚀过孔的过程中，实时监测有源层的透光率现有值，通过透光率现有值和透光率基准值之间的变化量来监控对有源层的刻蚀程度。 
其中，对阻挡层选用等离子刻蚀、反应离子刻蚀或电感耦合离子体刻蚀方法，所述刻蚀气体为含氟、氯的气体。在刻蚀过程中，实时监测有源层的透光率现有值，当透光率透过率现有值达到透光率基准值的100%～120%时，表示已经刻蚀至有源层，停止刻蚀。 
本发明实施例提供的有源层刻蚀监测方法，通过对比不同状态下有源层的透光率，可有效监控对有源层的刻蚀程度，最大程度确保有源层不被过度刻蚀，确保有源层的性能，进而提供产品的良品率。 
实施例三 
如图4所示，本发明提供一种阵列基板制作方法，为了凸显出该有源层监测的效果，该阵列基板采用顶栅型结构。 
该阵列基板的制作方法具体包括： 
步骤S301、在基板上沉积缓冲层； 
参照图5A，在经过预先清洗的玻璃等透明基板301上，以PECVD、LPCVD、APCVD（大气压化学气相沉积）、ECR-CVD（电子回旋谐振化学气相沉积）或者溅射等方法形成缓冲层302，以阻挡玻璃中所含的杂质扩散进入有源层中，防止对TFT元件的阈值电压和漏电流等特性产生影响。 
该缓冲层可以为单层的氧化硅、氮化硅或者二者的叠层。该层的厚度可为
Figure BDA0000443142470000061
优选厚度为
Figure BDA0000443142470000062
沉积温度在600℃或更低温度下。 
除引入了缓冲层外，因传统碱玻璃中铝、钡和钠等金属杂质含量较高，容易在高温处理工艺中发生金属杂质的扩散，玻璃基板建议采用无碱玻璃。 
步骤S302、在缓冲层上形成有源层的图形，监测并记录所述有源层的透光率基准值。 
参照图5B，在缓冲层302上沉积非晶硅层303，厚度为
Figure BDA0000443142470000071
Figure BDA0000443142470000072
优选厚度为
Figure BDA0000443142470000073
其形成方法可以为PECVD、LPCVD或者溅射方法，沉积温度在600℃以下。随后可通过准分子激光晶化、金属诱导晶化、固相晶化等方法将非晶硅层303转变为多晶硅层303C，需要说明的是，采用不同的晶化方法，其具体的工艺过程及薄膜晶体管的结构会有所不同，在制备过程中需要根据情况增加热处理脱氢、沉积诱导金属、热处理晶化、准分子激光照射晶化、源漏区的掺杂（P型或者N型掺杂）及掺杂杂质的激活等工艺。 
将非晶转多晶硅之后以光刻工艺形成掩膜，继而采用干法刻蚀方法形成图形，作为TFT的有源层图形。 
监测并记录此时多晶硅区域的透过率并记录，具体可通过向基板照射光束，感应所述有源层图形的透光率，并将该透光率作为有源层的透过率基准值，为监测整个基板的均匀性，监测不同位置的多个数据值，如测量9～25点数据。 
此透过率数值将作为后续监测刻蚀情况的基准值，为监测整个基板的均匀性，可多测不同位置的几点数据，如测量9～25点数据。 
步骤S303、沉积栅绝缘层、栅电极层、层间绝缘层，形成待刻蚀过孔的背板； 
参照图5C，采用PECVD、LPCVD、APCVD或ECR-CVD等方法沉积栅绝缘层304；然后采用溅射、热蒸发或PECVD、LPCVD、APCVD、ECR-CVD等方法在栅绝缘层上沉积栅电极层305；采用湿法刻蚀或干法刻蚀的方法，以光刻工艺形成掩膜，将栅电极层305刻 蚀形成图形。 
栅绝缘层304的厚度为
Figure BDA0000443142470000081
可根据具体工艺需要选择合适的厚度，该层可采用单层的氧化硅、氮化硅或者二者的叠层，沉积温度一般在600℃以下。栅电极层305由金属、金属合金如钼、钼合金等或掺杂的多晶硅等导电材料构成，厚度在
Figure BDA0000443142470000082
范围内，优选厚度为
栅绝缘层之上为厚度在
Figure BDA0000443142470000084
的层间绝缘层306，优选厚度为
Figure BDA0000443142470000085
可采用PECVD、LPCVD、APCVD或ECR-CVD等方法在600℃以下的沉积温度沉积层间绝缘层。层间绝缘层306可由单层的氧化硅或者氧化硅和氮化硅的叠层组成。 
步骤S304、以光刻法形成掩膜，采用干法刻蚀刻蚀出过孔，并监测过孔透过率，当透过率达到之前记录的有源层透过率基准值的100%～120%时停止刻蚀。 
参照图5D，在层间绝缘层306之上以光刻工艺形成光刻胶（光致抗蚀剂）掩膜层307，光刻胶层的厚度优选为在掩膜层的遮蔽下，被刻蚀区域可采用干法刻蚀去除。干法刻蚀可选用等离子刻蚀、反应离子刻蚀、电感耦合等离子体刻蚀等方法，刻蚀气体可选择含氟、氯的气体，如CF4、CHF3、SF6、CCl2F2等或者这些气体与O2的混合气体。在刻蚀过程中，用步骤S203中同样的方法监测9～25点的透过率，并与步骤S203中记录的数据相比较，即通过实时监测有源层的透光率现有值和透光率基准值之间的变化量来监控对所述膜层的刻蚀程度。通过这种监控方法，即使栅极绝缘层104、层间绝缘层106相加起来的厚度是相较有源层的厚度差别非常大（10:1以上）的情况下，也能很好的监测到有源层的刻蚀程度，从而相应的控制刻蚀的进度。 
进一步地，当现有值透过率达到之前记录的透过率基准值的100%～120%时表示已经刻蚀至多晶硅层（有源层），即可停止刻蚀。 
步骤S305、在完成上述步骤的基板上形成源漏电极层，所述源漏电极通过过孔与有源层实现电连接。 
采用上述方法制作阵列基板，可实时控制对有源层的刻蚀程度，确保有源层不被过度刻蚀，进而提高产品的良品率。 
实施例四 
如图6所示，本发明实施例提供一种膜层刻蚀防损伤监控设备，包括腔室，所述腔室中设有光源3和若干个光感探头4，所述光源3向基板上的所述膜层照射，所述光感探头4用于感应所述膜层的透光率。 
需要说明的是，该膜层刻蚀防损伤监控设备，可采用单独的透过率监测设备来实现，但考虑到生产效率，还可以将监测透光率的装置与刻蚀工艺集成为一体。 
具体的，设置腔室为真空腔室1，所述真空腔室连通反应气体源2； 
真空腔室1中还设有刻蚀装置； 
本实施例中的刻蚀设备为干刻设备，其具体包括相对设置的上极板5和下极板6，其中一个极板接地，另外一个极板接射频电源7，其中，该射频电源7提供射频电流以产生对基板8进行刻蚀作用的等离子体。 
具体的，该光源3可位于上极板5上方或是真空腔室1的上壁，使其光束向下照射，形成垂直光源，当然，该光源也可位于真空腔室1的侧壁，使其光束倾斜照射，形成倾斜光源。 
需要说明的是，本实施例中的刻蚀设备其除了选用本实施例中的刻蚀设备，也可以选用现有技术其他的干刻设备，例如等离子体刻蚀（PE）模式设备、电感耦合等离子体刻蚀(ICP)模式基板位于下极板上； 
为了监测整个基板透过率的均匀性，该光感探头4的数量可设置为5-25个，其均匀分布在下极板上。当然，该光感探头4的数量可根据需求而定。另外，该设备还包括流量计9，其用于控制反应气体源 向真空腔室内通入的反应气体的量。 
优选地，所述真空腔室1连接真空泵10、真空计11和压力开关12，用于维持和控制真空腔室内的真空度。 
采用此设备时，在上述步骤S302的干法刻蚀后时取得透过率的基准数据，然后在步骤S304干法刻蚀时进行检测并与基准数据进行比较。 
需要说明的是，由于干刻设备在工作时产生的等离子体会对光源产生的光起到干扰的影响，所以在检测时需要暂停等离子体的产生（如采用间断供给射频电源等方法,分为供电时间段和断电时间段）。 
通过在刻蚀设备中增设光源和光感探头，可实时监测在过孔刻蚀过程中的刻蚀情况，有利于简单有效的把控刻蚀程度，能够当刻蚀至有源层时及时停止刻蚀，确保有源层的性能不被破坏；另外设置若干个监测点，可监测整个基板的刻蚀均匀性，有利于提高制备大面积多晶硅基板的良率。 
上述描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。 

Claims (16)

1.一种膜层刻蚀防损伤监控方法，其特征在于，包括：
在形成膜层图形之后监测并记录所述膜层的透光率基准值；
在所述膜层图形上形成阻挡层，对阻挡层进行刻蚀过孔的过程中，实时监测所述膜层的透光率现有值，通过透光率现有值和透光率基准值之间的变化量来监控对所述膜层的刻蚀程度。
2.如权利要求1所述的监控方法，其特征在于，监测所述膜层的不同位置的多个透光率值。
3.如权利要求2所述的监控方法，其特征在于，监测所述膜层的不同位置的9～25点透光率值。
4.如权利要求1所述的监控方法，其特征在于，实时监测膜层的透光率现有值，当透光率现有值达到透光率基准值的100%～120%时，停止刻蚀。
5.如权利要求1-4任一项所述的监控方法，其特征在于，所述膜层为有源层，所述阻挡层为栅绝缘层和层间绝缘层。
6.如权利要求5所述的监控方法，其特征在于，所述栅绝缘层和层间绝缘层的厚度之和与所述有源层的厚度的比值在10:1以上。
7.如权利要求5所述的监控方法，其特征在于，形成有源层图形具体包括：
沉积非晶硅层，将非晶硅进行晶化形成多晶硅层，对多晶硅层采用构图工艺形成有源层图形。
8.如权利要求5所述的监控方法，其特征在于，监测并记录该有源层的透光率基准值具体包括：
对有源层进行光束照射，感应所述有源层图形的透光率，并将该透光率作为有源层的透过率基准值。
9.一种基于权利要求1-8任一项所述的膜层刻蚀防损伤监控方法的阵列基板制作方法，其特征在于，包括：
在基板上沉积缓冲层；
在缓冲层上形成有源层的图形，监测并记录所述有源层的透光率基准值；
在完成上述步骤的基板上沉积阻挡层和栅电极层，所述阻挡层包括栅绝缘层和层间绝缘层；
对阻挡层进行刻蚀过孔，在刻蚀过程中，实时监测有源层的透光率现有值，当透光率透过率现有值达到透光率基准值的100%～120%时，停止刻蚀；
在完成上述步骤的基板上形成源漏电极层，所述源漏电极通过过孔与有源层实现电连接。
10.一种膜层刻蚀防损伤监控设备，其特征在于，包括腔室，所述腔室中设有光源和若干个光感探头，所述光源向基板上的所述膜层照射，所述光感探头用于感应所述膜层的透光率。
11.如权利要求10所述的监控设备，其特征在于，所述腔室为真空腔室，所述真空腔室连通反应气体源；所述真空腔室中设有刻蚀装置。
12.如权利要求11所述的监控设备，其特征在于，所述刻蚀装置具体包括：
相对设置的上极板和下极板，其中一个极板接地，另外一个极板接射频电源，使得上极板和下极板之间生成对基板进行刻蚀的等离子体；
所述下极板用于放置待刻蚀的基板。
13.如权利要求12所述的监控设备，其特征在于，所述光源位于所述上极板上；
或者，所述光源位于真空腔室的侧壁；
或者，所述光源位于真空腔室的上壁。
14.如权利要求13所述的监控设备，其特征在于，所述光感探头设置于所述下极板远离所述基板的一侧。
15.如权利要求10或11所述的监控设备，其特征在于，所述光感探头的数量为5-25个，均匀分布。
16.如权利要求10或11所述的监控设备，其特征在于，还包括用于提供射频电流以产生等离子体的射频电源，所述射频电源采用间断供给的方法，在断电时间段进行膜层的透光率的监测。
CN201310714433.9A 2013-12-20 2013-12-20 一种阵列基板制作方法、膜层刻蚀防损伤监控方法及设备 Active CN103811291B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310714433.9A CN103811291B (zh) 2013-12-20 2013-12-20 一种阵列基板制作方法、膜层刻蚀防损伤监控方法及设备
US14/402,872 US9646847B2 (en) 2013-12-20 2014-05-23 Method for manufacturing array substrate, film-etching monitoring method and device
PCT/CN2014/078263 WO2015089997A1 (zh) 2013-12-20 2014-05-23 阵列基板制作方法、膜层刻蚀监控方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310714433.9A CN103811291B (zh) 2013-12-20 2013-12-20 一种阵列基板制作方法、膜层刻蚀防损伤监控方法及设备

Publications (2)

Publication Number Publication Date
CN103811291A true CN103811291A (zh) 2014-05-21
CN103811291B CN103811291B (zh) 2018-01-23

Family

ID=50707910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310714433.9A Active CN103811291B (zh) 2013-12-20 2013-12-20 一种阵列基板制作方法、膜层刻蚀防损伤监控方法及设备

Country Status (3)

Country Link
US (1) US9646847B2 (zh)
CN (1) CN103811291B (zh)
WO (1) WO2015089997A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015089997A1 (zh) * 2013-12-20 2015-06-25 京东方科技集团股份有限公司 阵列基板制作方法、膜层刻蚀监控方法及设备
CN105679808A (zh) * 2016-04-18 2016-06-15 京东方科技集团股份有限公司 一种柔性显示基板及其半切割损伤检测方法和制作方法
CN107958847A (zh) * 2016-10-14 2018-04-24 株式会社迪思科 检查用晶片和检查用晶片的使用方法
CN109671640A (zh) * 2018-12-25 2019-04-23 深圳市华星光电技术有限公司 有源层厚度的监控方法
CN110530825A (zh) * 2018-05-23 2019-12-03 亚智科技股份有限公司 蚀刻时间侦测方法及蚀刻时间侦测系统
WO2020199770A1 (zh) * 2019-04-04 2020-10-08 京东方科技集团股份有限公司 测试方法、筛选方法以及oled设计方法
CN112750738A (zh) * 2021-01-18 2021-05-04 中国电子科技集团公司第四十八研究所 一种离子束刻蚀设备及其刻蚀方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848202B2 (en) 2021-11-30 2023-12-19 Applied Materials, Inc. Growth monitor system and methods for film deposition
CN117270317B (zh) * 2023-11-20 2024-02-09 深圳市龙图光罩股份有限公司 图形辅助的干法刻蚀装置及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57116342A (en) * 1981-01-13 1982-07-20 Toshiba Corp Manufacture of photomask
JPS59144134A (ja) * 1983-02-08 1984-08-18 Nec Corp フオトマスクエツチング終点判定装置
US20040221957A1 (en) * 2003-05-06 2004-11-11 Tokyo Electron Limited Method system and computer readable medium for monitoring the status of a chamber process
US20050068519A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Method for monitoring status of system components
CN101459049A (zh) * 2007-12-11 2009-06-17 中芯国际集成电路制造(上海)有限公司 一种用于探测刻蚀终点的装置及方法
CN102044431A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 刻蚀方法和刻蚀系统
CN102709283A (zh) * 2011-05-27 2012-10-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317698A (en) * 1980-11-13 1982-03-02 Applied Process Technology, Inc. End point detection in etching wafers and the like
IE20010288A1 (en) 2001-03-23 2002-10-02 Scient Systems Res Ltd Endpoint Detection in the Etching of Dielectric Layers
US6333271B1 (en) 2001-03-29 2001-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step plasma etch method for plasma etch processing a microelectronic layer
US6979578B2 (en) * 2002-08-13 2005-12-27 Lam Research Corporation Process endpoint detection method using broadband reflectometry
US7049034B2 (en) 2003-09-09 2006-05-23 Photronics, Inc. Photomask having an internal substantially transparent etch stop layer
JP4500510B2 (ja) * 2003-06-05 2010-07-14 東京エレクトロン株式会社 エッチング量検出方法，エッチング方法，およびエッチング装置
JP5441332B2 (ja) 2006-10-30 2014-03-12 アプライド マテリアルズ インコーポレイテッド フォトマスクエッチングのための終点検出
US20080099435A1 (en) * 2006-10-30 2008-05-01 Michael Grimbergen Endpoint detection for photomask etching
KR20090022471A (ko) * 2007-08-30 2009-03-04 엘지디스플레이 주식회사 액정표시장치의 데이터 구동장치
CN101458445B (zh) 2007-12-11 2012-04-25 中芯国际集成电路制造(上海)有限公司 一种用于探测刻蚀终点的装置及方法
KR101379915B1 (ko) * 2008-03-26 2014-04-01 엘지이노텍 주식회사 종말점 검출 장치 및 이를 구비한 식각 장치 그리고 종말점검출방법
CN102651337A (zh) * 2011-05-13 2012-08-29 京东方科技集团股份有限公司 一种多晶硅tft阵列基板的制造方法
CN103811291B (zh) 2013-12-20 2018-01-23 京东方科技集团股份有限公司 一种阵列基板制作方法、膜层刻蚀防损伤监控方法及设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57116342A (en) * 1981-01-13 1982-07-20 Toshiba Corp Manufacture of photomask
JPS59144134A (ja) * 1983-02-08 1984-08-18 Nec Corp フオトマスクエツチング終点判定装置
US20040221957A1 (en) * 2003-05-06 2004-11-11 Tokyo Electron Limited Method system and computer readable medium for monitoring the status of a chamber process
US20050068519A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Method for monitoring status of system components
CN101459049A (zh) * 2007-12-11 2009-06-17 中芯国际集成电路制造(上海)有限公司 一种用于探测刻蚀终点的装置及方法
CN102044431A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 刻蚀方法和刻蚀系统
CN102709283A (zh) * 2011-05-27 2012-10-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015089997A1 (zh) * 2013-12-20 2015-06-25 京东方科技集团股份有限公司 阵列基板制作方法、膜层刻蚀监控方法及设备
US9646847B2 (en) 2013-12-20 2017-05-09 Boe Technology Group Co., Ltd. Method for manufacturing array substrate, film-etching monitoring method and device
CN105679808A (zh) * 2016-04-18 2016-06-15 京东方科技集团股份有限公司 一种柔性显示基板及其半切割损伤检测方法和制作方法
CN105679808B (zh) * 2016-04-18 2019-04-16 京东方科技集团股份有限公司 一种柔性显示基板的半切割损伤检测方法和制作方法
CN107958847A (zh) * 2016-10-14 2018-04-24 株式会社迪思科 检查用晶片和检查用晶片的使用方法
CN107958847B (zh) * 2016-10-14 2023-06-09 株式会社迪思科 检查用晶片和检查用晶片的使用方法
CN110530825A (zh) * 2018-05-23 2019-12-03 亚智科技股份有限公司 蚀刻时间侦测方法及蚀刻时间侦测系统
CN109671640A (zh) * 2018-12-25 2019-04-23 深圳市华星光电技术有限公司 有源层厚度的监控方法
CN109671640B (zh) * 2018-12-25 2020-09-08 深圳市华星光电技术有限公司 有源层厚度的监控方法
WO2020199770A1 (zh) * 2019-04-04 2020-10-08 京东方科技集团股份有限公司 测试方法、筛选方法以及oled设计方法
CN112750738A (zh) * 2021-01-18 2021-05-04 中国电子科技集团公司第四十八研究所 一种离子束刻蚀设备及其刻蚀方法
CN112750738B (zh) * 2021-01-18 2024-02-23 中国电子科技集团公司第四十八研究所 一种离子束刻蚀设备及其刻蚀方法

Also Published As

Publication number Publication date
US20160268139A1 (en) 2016-09-15
US9646847B2 (en) 2017-05-09
WO2015089997A1 (zh) 2015-06-25
CN103811291B (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
CN103811291A (zh) 一种阵列基板制作方法、膜层刻蚀防损伤监控方法及设备
CN105914183B (zh) Tft基板的制造方法
CN104777692B (zh) 阵列基板及制作方法、触控显示面板
CN104393017B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN103390592B (zh) 阵列基板制备方法、阵列基板以及显示装置
CN104916584A (zh) 一种制作方法、阵列基板及显示装置
US20130285044A1 (en) Display device, array substrate, and thin film transistor
US20120289006A1 (en) Method of manufacturing poly-silicon tft array substrate
WO2016173027A1 (zh) 薄膜晶体管阵列基板及其制作方法
CN103887245B (zh) 一种阵列基板的制造方法
US9502571B2 (en) Thin film layer and manufacturing method thereof, substrate for display and liquid crystal display
CN103258827B (zh) 阵列基板及其制作方法、显示装置
CN103928399B (zh) Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN102790096A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104576682A (zh) 一种有机发光显示装置及其制备方法
CN105185695A (zh) 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
WO2015131443A1 (zh) 一种阵列基板及其制备方法、液晶显示面板
WO2020124915A1 (zh) 一种具有电容的阵列基板及其制备方法
CN103928472A (zh) 一种阵列基板及其制作方法和显示装置
CN203882952U (zh) 一种膜层刻蚀防损伤监控设备
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
CN104952934A (zh) 薄膜晶体管及制造方法、阵列基板、显示面板
CN107393830A (zh) 薄膜晶体管的制备方法
US20130207100A1 (en) Oxide tft array substrate, method for manufacturing the same, and electronic apparatus using the same
CN105489487A (zh) 低温多晶硅薄膜及晶体管的制备方法、激光晶化装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant