CN103794509A - 借由提供阶化嵌入应变诱导半导体区于晶体管的效能增进 - Google Patents

借由提供阶化嵌入应变诱导半导体区于晶体管的效能增进 Download PDF

Info

Publication number
CN103794509A
CN103794509A CN201310512223.1A CN201310512223A CN103794509A CN 103794509 A CN103794509 A CN 103794509A CN 201310512223 A CN201310512223 A CN 201310512223A CN 103794509 A CN103794509 A CN 103794509A
Authority
CN
China
Prior art keywords
conducting material
semi
strain inducing
cavity
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310512223.1A
Other languages
English (en)
Other versions
CN103794509B (zh
Inventor
E·M·巴齐齐
A·扎卡
G·迪利维
B·拜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN103794509A publication Critical patent/CN103794509A/zh
Application granted granted Critical
Publication of CN103794509B publication Critical patent/CN103794509B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66515—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned selective metal deposition simultaneously on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及借由提供阶化嵌入应变诱导半导体区于晶体管的效能增进。在精密半导体装置中，晶体管可基于利用嵌入应变诱导半导体合金的有效应变诱导机构来形成。可提供该应变诱导半导体材料作为将应变平滑地转移至相邻沟道区的阶化材料以便减少晶格缺陷数以及增进应变条件，接着它直接转化成优异的晶体管效能。借由在选择性外延生长制程期间选择适当的制程参数，可实现阶化应变诱导半导体材料的优异架构而不会导致额外的制程复杂性。

Description

借由提供阶化嵌入应变诱导半导体区于晶体管的效能增进
技术领域
本揭示内容大体有关于集成电路，且更特别的是，有关于包含嵌入应变诱导半导体材料用以增进其硅基沟道区的电荷载子移动率的晶体管。
背景技术
制造复杂的集成电路需要在适当半导体材料中及上形成大量的晶体管。例如，可能必须在目前市售复杂的集成电路中提供数亿及更多的晶体管，其中在速度关键性讯号路径中的晶体管的效能实质决定集成电路的整体效能。目前大体实施多种制程技术，其中对于复杂的电路，例如微处理器、储存芯片及其类似者，由于在操作速度及/或耗电量及/或成本效率方面有优异的特性，CMOS技术为最有前途的方法。在CMOS电路中，互补晶体管(亦即，p型沟道晶体管与n型沟道晶体管)用来形成电路组件，例如反相器及其它逻辑闸，以设计高度复杂的电路总成。在用CMOS技术制造复杂集成电路期间，在包含结晶半导体层的基板上形成互补晶体管，亦即n型沟道晶体管与p型沟道晶体管。MOS晶体管或一般的场效晶体管，不论考量的是n型沟道晶体管还是p型沟道晶体管，都包含所谓的pn接面，其由高度掺杂的漏极/源极区与配置于漏极区、源极区间的反向或弱掺杂沟道区之间的接口形成。沟道区的导电率，亦即，导电沟道的驱动电流能力，由形成于沟道区附近以及用薄绝缘层与其隔开的栅极电极控制。沟道区在因施加适当控制电压至栅极电极而形成导电沟道时的导电率主要取决于电荷载子的移动率，以及对于在晶体管宽度方向有给定延伸部份的沟道区，也取决于源极及漏极区之间的距离，它也被称作沟道长度。因此，缩短沟道长度以及减少与其相关的沟道电阻率为增加集成电路的操作速度的主要设计准则。
在减少场效晶体管的沟道长度时，通常需要增加电容耦合的程度以便维持沟道区的可控制性，这通常需要修改栅极介电材料的厚度及/或材料组成物。例如，对于约80奈米的栅极长度，高速晶体管组件可能需要厚度2奈米以下的二氧化硅基栅极介电材料，不过这可能导致由热载子注入及电荷载子通过极薄栅极介电材料的直接穿隧(directtunneling)造成的泄露电流增加。由于进一步减少二氧化硅基栅极介电材料的厚度可能变成与精密集成电路的热功率要求越来越不兼容。在有些方法中，短沟道晶体管的沟道区由连续减少栅极电极结构的关键尺寸造成的不良可控性已借由适当地修改栅极介电材料的材料组成物来解决。
为此目的，已有人提出，对于有实质适当厚度的栅极介电材料，亦即导致栅极泄露电流位准可接受的厚度，用电介质常数明显比习用二氧化硅基材料高的适当材料系统可实现所欲高电容耦合。例如，包括铪、锆、铝及其类似者的介电材料有明显较高的电介质常数，因而被称作高k介电材料，应理解它们是用典型测量技术测量时有10.0以上的电介质常数的材料。
虽然上述方法基本上被视为极有前途的策略供增进精密晶体管的效能，然而在沟道区附近有高k介电材料可能导致电荷载子移动率明显劣化，从而至少部份抵消用高k介电材料增加电容耦合所得到的优势。
众所周知，在增进精密晶体管的整体效能方面，通常也应用各种应变工程技术，因为在硅基晶体管的沟道区中建立特定类型的应变可能导致电荷载子移动率的显著增加，接着转化成优异的电流驱动能力从而切换速度。已开发出多种策略。例如，在完成的晶体管结构上面设置高度受应力层，提供应变诱导侧壁间隔体结构，把应变诱导半导体合金(例如，硅/锗、硅/碳及其类似者)嵌入晶体管的漏极/源极区为常用的制程策略，然而在其它方法中，除了或替换地，也可使用全域受应变半导体基材。
特别是，应变诱导硅/锗材料加入p型沟道晶体管的有源区是极为有效的应变诱导机构，这在说明图1时会更详细地描述。
图1示意图标处于制造阶段的半导体装置100的横截面图，其中在待形成多个p型沟道晶体管150A、150B、150C于其中及上方的有源区102A上形成多个栅极电极结构160A、160B、160C。应了解，有源区102A为硅基半导体层102的一部份，接着可形成于适当基板101(例如，硅基板及其类似者)上面。初始以连续半导体材料的形式提供的半导体层102用适当隔离结构(未图标，例如浅沟槽隔离)适当地横向分成多个有源区。如上述，晶体管150A、...、150C可为高度复杂半导体装置，其中需要优异的效能及减少的横向尺寸藉此可提供栅极长度有40奈米或更小的栅极电极结构160A、...、160C，这取决于整体制程及装置要求。应了解，根据图1的剖面图，栅极长度应被理解为形成于使电极材料163与沟道区151分离的栅极介电材料161上的栅极电极材料163的水平延伸部份，沟道区151接着横向连接至漏极/源极区152。此外，栅极电极结构160A、...、160C通常包含间隔体结构165。如以上所解释的，栅极介电材料161可包含例如形式为氧化铪及其类似者的高k介电材料，有可能结合习知氧化硅材料、氮氧化硅材料及其类似者，然而在其它情形下，习知氧化硅基介电材料可用作栅极介电层161。如上述，当高k介电材料加入层161时，在沟道区151中诱导大体减少的电荷载子移动率，接着应借由提供附加应变诱导机构来补偿甚至过度补偿。
因此，装置100包含基于提供于各个空腔103中的硅/锗合金104的有效应变诱导机构，空腔103皆形成于横向邻接各个栅极电极结构160A、...、160C的有源区102A中。相较于有源区102A的硅基材，硅/锗材料104的应变诱导效应起因于硅/锗材料的自然晶格常数的晶格失配。亦即，在形成立方面心结晶结构时，在结晶成长以不受干扰的方式发生时，共价半径比硅原子大的锗原子物种产生较大的晶格常数。当形成硅/锗晶体晶格于硅基材上，从而相较于硅/锗合金，有减少的晶格常数，成长中的硅/锗材料采用底下基材的晶格常数从而产生变形或受应变结晶材料，接着它与相邻沟道区151相互作用，从而在其中诱导所欲压缩应变。基本上，所得应变可能显著取决于材料104与有源区102A的硅基材之间的晶格失配大小，其中沟道区151中的实际应变也显著取决于受应变硅/锗材料的数量，亦即取决于空腔103的深度及形状以及取决于空腔从而材料104与沟道区151的邻近度。因此，最好大体提供与沟道区151有减少偏移以及有高锗浓度的材料104以便增加晶格失配从而增加晶格变形及应变的所得程度。然而结果是，简单地增加锗浓度不一定导致优异的晶体管效能，因为许多其它方面对于最终所得到的晶体管特性也有显著贡献。
例如，可能出现晶格缺陷，特别是在硅基材与受应变半导体材料104之间的接口，其中缺陷密度可能随着材料104的锗浓度增加而显著增加。此外，在进一步加工期间，硅材料与有高锗浓度的硅/锗材料的加工有明显的差异也可能促进制程不均匀性，例如在形成金属硅化物于漏极/源极区151中时，因此对于最终晶体管特性也有不良影响。
因此之故，“阶化（graded）”锗浓度经常可以用在材料104，例如借由提供有中高锗浓度(例如，达30原子百分比或更高)的较深部份104A，同时上半部104B可能有明显较低的锗浓度，例如20原子百分比或更低。用此方式，借由提供有阶化组构的硅/锗合金104，可避免或至少显著减少与在装置100正面有高锗浓度关连的许多缺点。
大体基于任何适当制程策略可制成装置100。例如，形成有源区102A可借由适当地制作尺寸及形成隔离结构，接着通常借由应用精密微影、蚀刻、沉积、退火及平坦化技术来完成。之后，可调整有源区102A的基本电子特性，例如借由应用植入制程以及使用适当屏蔽方案。之后，加工继续形成栅极电极结构(例如，结构160A、...、160C)。为此目的，例如用沉积技术形成适当的材料，其中，如上述，可提供高k介电材料以及适当的含金属电极材料，例如氮化钛及其类似者，以便得到有所欲局限的敏感高k介电材料以及也提供适当的功函数。为此目的，经常需要加入额外的金属物种（例如铝及其类似者）于含金属电极材料及/或介电层161中，这可借由应用适当的热处理及其类似者来完成。例如如果认为高k介电材料对于电荷载子移动率的负面影响不合适的话，习知氧化硅基栅极电介质的形成与多晶硅材料结合。之后，按需要沉积任何其它硬屏蔽材料及顶盖材料。接下来，应用复杂微影及蚀刻技术以便形成有所欲关键尺寸的栅极电极结构160A、...、160C。接下来，通常形成内衬材料(未图标)，例如作为氮化硅材料，以便局限栅极电极结构在侧壁上的任何敏感材料，接着形成间隔体结构165的一部份，在制程顺序期间，它在其它装置区中可用来当作屏蔽层，其中在有源区102A中可选择性地形成空腔103，接着选择性地磊晶沉积材料104。为此目的，应用公认有效的加工技术用以形成空腔103，接着是用以形成材料104A、104B的选择性沉积顺序。在制程参数的选择与公认有效的制程处方一致的环境中执行选择性外延生长以便实现沉积硅/锗材料于暴露结晶硅表面区上，同时抑制有明显的材料沉积于介电表面区上，例如形成于栅极电极结构(未图标)上的任何顶盖层，间隔体结构165及隔离区(未图标)。适当地调整制程参数(例如，含锗前驱物气体的气体流率)以便得到所欲阶化锗浓度，如上述。经常空腔103基于非等向性蚀刻技术在有源区102A中形成为盒状凹处。就此情形而言，会形成相对陡峭的侧壁，而可能与空腔103的底面有不同的结晶面取向。在习知加工技术中，选择性外延生长制程的制程参数经选定成可得到有显著的由下向上的填充行为，其中底面用作模版表面用以相较于实现于空腔103侧壁上的横向成长速率可提供增加的沉积速率。以此方式，可形成应变诱导材料104A以便在整个空腔103上可延伸到实质相同的高度，随后可形成有减少锗含量的材料104B以便完全填充各个空腔103，其中，若需要，可形成锗浓度减少的有多余数量的硅/锗材料。若认为对于得到漏极/源极区152的所欲横向及垂直分布是适当的话，在外延生长材料104或其它期间，可加入掺杂物种。此外，如有必要，附加掺杂物可基于适当的植入制程加入以便建立复杂的掺杂物分布。之后，可完成间隔体结构165，以及如有必要，使用其它的植入制程用以根据整体装置要求来加入其它掺杂物种。接下来，可实施高温制程以便活化掺杂物以及减少植入所诱导的晶格损伤。
结果，上述应变诱导机构基于阶化应变诱导半导体材料104，其包含锗浓度增加的材料104A与锗浓度减少的材料104B，使得可有效地补偿或甚至过度补偿高k介电材料对于沟道区151中的电荷载子移动率的任何负面影响，同时在其它情形下，可显著增进包含习知栅极电极结构的晶体管的效能。另一方面，进一步减少整体装置尺寸的结果是，观察到效能增益的增量小于预期，这在包含高k介电材料的精密栅极电极结构的情形下尤为如此。不过，也在应用用以形成精密栅极电极结构的实质习知方法时，所得效能增益明显比通常所预期还少，从而致使这种制程策略对于要求晶体管有40奈米及更小的关键栅极长度的未来装置世代比较没有吸引力。
鉴于上述情况，本揭示内容有关于数种制造技术及半导体装置，其中基于嵌入应变诱导半导体材料可形成精密晶体管同时避免或至少减少上述问题中的一或更多的影响。
发明内容
本揭示内容大体提供数种半导体装置及制造技术，其中可形成有适当阶化或变动浓度分布的嵌入应变诱导半导体材料(例如，硅/锗合金、硅/碳混合物及其类似者)。为此目的，已经认识到，由应变诱导半导体材料及毗邻沟道区形成的转变区对整体晶体管效能有显著影响。特别是，当应变诱导半导体材料中使用阶化分布时，例如提供有适当表面特性的应变诱导半导体材料以考虑到进一步的加工，高度受应变半导体材料沿着初始空腔的相对陡峭侧壁有平滑的变动数量可导致整体应变增加从而有优异的晶体管效能。以此方式，可沿着空腔侧壁提供达所欲高度的高度受应变半导体材料，同时仍避免不适当的晶格缺陷，例如由沟道区与应变诱导半导体材料的转变劣化引起的差排及其类似者。另一方面，在漏极/源极区的表面可实现有所欲减少浓度的应变诱导原子物种。
揭示于本文的一个示范方法包括：在半导体装置的有源区中形成第一空腔，其中该第一空腔横向邻接晶体管的栅极电极结构以及有由该有源区的半导体基材形成的第一侧壁面与底面。该方法更包括：借由在该第一空腔中形成第一应变诱导半导体材料来形成尺寸减少的第二空腔以便覆盖该底面及该等第一侧壁面，其中尺寸减少的该第二空腔有由该第一应变诱导半导体材料形成的第二侧壁面，其斜率小于由该半导体基材形成的该第一空腔的该等第一侧壁面的斜率。此外，该方法包括：在尺寸减少的该第二空腔中形成第二应变诱导半导体材料以便用应变诱导材料填充尺寸减少的该第二空腔，其中该第二应变诱导半导体材料至少有一个材料参数与该第一应变诱导半导体材料不同。另外，该方法包括：至少在该第一及该第二应变诱导半导体材料的一部份中形成漏极/源极区。
揭示于本文的另一示范方法包括：在半导体装置的有源区的结晶半导体基材上方形成栅极电极结构。另外，该方法包括：在该栅极电极结构存在下，在该有源区中形成空腔。此外，该方法包括：以由该空腔侧壁的底端至顶端变动以致于该空腔的顶端为最低的横向成长速率，在该空腔的暴露表面区上形成第一结晶半导体材料，其中该第一结晶半导体材料对于该半导体基材有第一晶格失配。此外，该方法包括：在该第一结晶半导体材料上方形成第二结晶半导体材料，其中该第二结晶半导体材料对于该半导体基材有第二晶格失配，以及其中该第二晶格失配小于该第一晶格失配。
揭示于本文的一个示范半导体装置包含形成于晶体管的有源区中的漏极区及源极区。该半导体装置更包括横向设于该漏极区与该源极区之间的沟道区，其中该沟道区包含半导体基材。此外，该半导体装置包含形成于该沟道区上的栅极电极结构。另外，该半导体装置包含形成于该有源区中以及与该半导体基材形成第一侧部接口的第一应变诱导半导体材料。另外，该半导体装置包含形成于该有源区中以便与该第一应变诱导半导体材料接触以及与该第一应变诱导半导体材料形成第二侧部接口的第二应变诱导半导体材料，其中该第二侧部接口的斜率小于该第一侧部接口的斜率。
附图说明
本揭示内容的各种具体实施例皆定义于权利要求中，阅读以下参考附图的详细说明可更加明白该等具体实施例。
图1的横截面图示意图标包含基于习知制程策略形成的阶化应变诱导半导体材料的半导体装置；
图2a至图2e的横截面图根据示范具体实施例示意图标当基于相对于沟道区有平滑角度可形成嵌入应变诱导半导体材料时在不同制造阶段的半导体装置；以及
图2f与图2g的横截面图根据其它示范具体实施例示意图标在不同制造阶段的半导体装置，其中在有源区中另外设有临界电压调整用半导体材料。
符号说明
100  半导体装置             101  适当基板
102  硅基半导体层           102A 有源区
103  空腔                   104  硅/锗合金
104A 较深部份               104B 上半部
150A至150C p型沟道晶体管
151  沟道区                 152  漏极/源极区
160A至160C 栅极电极结构     161  栅极介电材料
163  栅极电极材料           165  间隔体结构
200  半导体装置             201  基板
202  半导体层               202A 单一有源区
202B 有源区                 203  空腔
203A 第二空腔               203B 底面
203S 侧壁面                 204  材料
204A、204B 应变诱导半导体材料
204S 接口                   205  区域
210  第一外延生长步骤       210B 另一选择性沉积环境
250A、250B  晶体管          251  沟道区
251A 临界电压调整用半导体材料
252  漏极/源极区
260、260A、260B  栅极电极结构
260H 高度方向               261  栅极介电层
261A 习知氧化硅基介电材料
261B 高k介电材料            262  含金属电极材料
263  电极材料               264  顶盖层或顶盖层系统
265  间隔体结构             265A 间隔体
270  装置。
具体实施方式
尽管用如以下详细说明及附图所图解说明的具体实施例来描述本揭示内容，然而应了解，以下详细说明及附图并非旨在限定本揭示内容为所揭示的特定示范具体实施例，而是所描述的具体实施例只是用来举例说明本揭示内容的各种态样，本发明的范畴由权利要求定义。
本揭示内容提供数种半导体装置及制造技术，其中可提供嵌入应变诱导半导体材料，例如硅/锗合金、硅/碳合金及其类似者，其具有应变诱导原子物种的阶化浓度分布，亦即共价半径与对应有源区半导体基材的原子物种不同的原子物种，此借由实现有高浓度的应变诱导原子物种的应变诱导半导体材料，藉此得到高度受应变半导体材料对于毗邻沟道区有平滑转变的材料数量。亦即，尽管沿着高度受应变半导体材料与沟道区之间的接口形成高度受应变半导体材料，高度受应变半导体材料在有源区上半部的数量明显少于下侧伏卧区(lowerlying region)。实现此项可借由提供应变诱导材料中有应变诱导原子物种浓度减少的部份，使得有不同浓度的应变诱导材料的接口与由高度受应变半导体材料与沟道区形成的接口相比有减少的斜率。结果，在有应变减少的应变诱导半导体材料与沟道区之间沿着深度方向可提供有实质楔形部份的高度受应变半导体材料，从而提供优异的整体应变条件以及减少晶格缺陷，传统上这可能导致所得应变的明显松弛。
以此方式，基于公认有效的应变诱导机构，借由适当地修改选择性外延生长制程的制程参数以便形成符合上述几何组构的阶化应变诱导半导体材料，可增进有40奈米及明显更小的减少栅极长度的晶体管的效能。为此目的，可应用公认有效的选择性外延生长技术，其中特别是，在形成应变诱导半导体材料的第一部份时，可适当地改变横向成长速率以便在形成于有源区中的空腔的侧壁区实现所欲变动涵盖范围(desired varying coverage)。众所周知，基于多个制程参数可控制选择性外延生长制程的沉积速率，例如温度、压力、前驱物材料的气体流率、反应性气体的气体流率，这可能造成在沉积制程期间有某一蚀刻活性，及其类似者。例如，以此方式，可实现晶体非等向性沉积行为，其中沉积速率强烈取决于与沉积环境接触的晶面。例如，借由适当地调整一个或多个上述制程参数，可有效地抑制或减少沉积于特定晶面上的半导体材料，从而可以高度的弹性调整在有底面及相对陡峭侧壁面的空腔中实现保形性的程度。结果，借由确定适当的制程参数，可高度精确地调整侧壁区在沉积应变诱导半导体材料于有明确几何的初始空腔中时的斜率，从而使得在晶体管的沟道区中连接至相邻半导体基材的高度受应变半导体材料有所欲平滑转变成为有可能。
在此方面，应变诱导半导体材料应被理解为半导体材料，它大体有与受考量有源区的半导体基材的自然晶格常数不同的任何自然晶格常数。阶化应变诱导半导体材料应被理解为以下材料：在半导体材料的一部份的晶格失配与在相邻部份的晶格失配不同，相较于半导体基材的支配原子物种的共价半径，这通常借由改变有增加或减少的共价半径的一个原子物种的浓度来实现。
此时参考图2a至图2g，更详细地描述其它的示范具体实施例，其中如有必要也参考图1及对应说明。
图2a的横截面图示意图标包含基板201(例如，半导体材料及其类似者)的半导体装置200，其上可形成在此也被称作半导体基材的半导体层202，例如硅材料、硅/锗材料及其类似者。应了解，半导体层202可直接连接至基板201的结晶半导体材料，从而形成块体组构。在其它情形下，在半导体层202下面可形成埋藏绝缘层(未图标)，从而提供SOI(绝缘体上半导体或硅)架构。半导体层202可包含多个有源区，大体应被理解为在待形成的一个或多个晶体管之中及上面的半导体区域。为了便于说明，图标可横向以适当隔离结构(未图标)为界的单一有源区202A。因此，有源区202A包含有任何适当组构的半导体基材202，其中，在有些示范具体实施例中，基材202可为可包含有一定程度的掺杂物种及其类似者的硅材料。就此情形而言，硅物种的浓度可为99原子百分比或更高，而在其它示范具体实施例中，可使用不同的硅浓度，如果认为这对于待形成于有源区202A中及上面的晶体管的特性适当的话。此外，栅极电极结构260A、260B可形成于有源区202A的各个部份上以及可具有任何适当组构，例如包含栅极介电层261、电极材料263(例如，非晶硅、多晶硅及其类似者)以及顶盖层或顶盖层系统264。此外，可提供间隔体265A以便保护任何敏感栅极材料以及定义空腔203相对于沟道区251的所欲横向偏移。
基于任何适当制程策略可形成如图2a所示的半导体装置200，也如以上在说明半导体装置100时所述。亦即，在形成任何隔离结构(未图标)及调整有源区202A的基本特性后，如上述，借由提供材料261、263、264以及随后可图案化所得到的层堆栈，可形成栅极电极结构260A、260B。之后，可形成间隔体结构265A，在有些示范具体实施例中，它可为在后续制造阶段可能必须移除的“用完即弃型”间隔体组件。更应了解，若在此制造阶段要避免形成空腔203及应变诱导半导体材料时，可用屏蔽层覆盖其它的装置区。
之后，借由应用任何适当蚀刻技术可形成空腔203，例如电浆增强蚀刻处方、湿化学蚀刻化学或彼等的任何组合，其中在图标具体实施例中，提供空腔203作为有底面203B及相对陡峭侧壁面203S的实质盒状凹处。因此，空腔203的几何用相对小的斜率，这用相对于高度方向260H的角度β表示，高度方向260H可视为任何适当参考平面(例如，基板201与半导体基材202所形成的接口)的法线。在制备用于选择性外延生长制程的装置200后，基于第一外延生长步骤210可形成应变诱导半导体材料204A的第一部份，其中选定适当的制程参数以便用作为成长平面的底面203B得到所欲垂直成长速率，同时在侧壁面203S上也可得到一定的横向成长以便在侧壁面203S上得到有变动厚度的材料204A。如前述，可基于制程参数执行选择性外延生长制程210，制程参数容易由习知成长处方开始以及改变一个或多个制程参数（例如温度、压力及其类似者）来决定，以便得到所欲变动横向成长速率以造成由沉积于侧壁面203S上的材料204A形成的角度α明显增加。通常，底面203B可为一种晶面，例如(100)平面，同时非常陡峭的侧壁面203S可为另一种晶面，例如(110)平面。因此，在形成材料204A时可能利用这种差异，其中，与习知方法相反，在侧壁面203S上可诱导明显较高的沉积速率，不过，有高度非保形的沉积行为，以便实现楔形几何。
图2b示意图标处于更进一步制造阶段的装置200，亦即，在形成有所欲内部应变位准的应变诱导半导体材料204A之后。例如，可形成材料204A以便得到相对于基材202的所欲高晶格失配，如上述，例如借由提供相对高锗浓度，应提供硅/锗混合物以便产生压缩应变。在其它情形下，任何其它适当原子物种，例如锡，可用来得到压缩应变，其中在沉积制程期间借由调整前驱物气体流率可轻易地调整适当的浓度，如上述。在其它情形下，如果要在有源区202A中诱导拉伸应变，可加入碳或磷，如果半导体基材202实质由硅构成的话。因此，在完成选择性外延生长制程210(图2a)时，用材料204A形成尺寸减少的第二空腔，以203A表示，其中有减少尺寸的空腔203A的侧壁与初始侧壁面203S相比有显著减少的斜率。结果，角度α明显大于角度β，从而在侧壁表面203S形成有变动数量的材料204A，其中对应数量随着空腔203深度增加而增加。
图2c示意图标处于更进一步制造阶段的装置200，其中装置200暴露于另一选择性沉积环境210B，其中至少在空腔203A中可形成应变诱导半导体材料的第二部份，以204B表示。为此目的，可执行基于公认有效的选择性外延生长处方的沉积制程210B以便完全填充初始空腔203甚至过度填充该等空腔，如果进一步加工需要多余材料的话。如上述，材料组成物204B可与材料204A的材料组成物不同以便得到大体阶化的应变诱导半导体材料，它们可共同被称为材料204。因此，材料204B的晶格失配可与材料204A的晶格失配不同以及旨在沟道区251中诱导所欲类型的应变，为范围比材料204A小的方法。
例如，当以硅/锗材料的形式提供时，材料204A可具有25至30原子百分比的锗浓度甚至更高，同时材料204B可具有约20原子百分比或更低的锗浓度。不过，应了解，这些百分比只是范例以及可使用任何其它材料组成物以便形成作为阶化应变诱导半导体材料的材料204。例如，甚至可提供对于基材202实质无晶格失配的材料作为材料204B的上半部。此外，可提供材料204A、204B作为有不同组成物的材料，如果认为适当的话。例如，可提供形式为习知硅/锗材料的部份204A，同时可提供作为硅/锡材料的部份204B，其中相对低的锡浓度可提供一定程度的晶格失配，不过，相较于相对纯的硅基材，不会不当地偏移其它的材料特性。同样，如果要在有源区202A的硅基半导体材料中诱导压缩应变的话，基于有5至15原子百分比的中高浓度的锡，可提供部份204A。
不论部份204A、204B的特定材料组成物为何，可提供相对于半导体基材有中高斜率(以S1表示)的部份204A，其由材料204A与有源区202A的基材之间的接口定义，其中为了便于说明，此接口也用组件符号203S表示。另一方面，由部份204B及204A形成的接口204S可有明显减少的斜率，以S2表示，从而形成材料204A横向连接至沟道区251的楔形部份。例如，在示范具体实施例中，斜率S1及S2的角度差为偏移度数或更大。以此方式，设于接口203S的高度受应变材料204A的数量在深度方向平滑地增加，从而提供进入沟道区251的有效应变转移，不过，不会不当地导致晶格缺陷。
图2d示意图标处于更进一步制造阶段的装置200。如图标，装置200包含各自含有栅极电极结构260A及260B的晶体管250A及晶体管250B。在此制造阶段中，栅极电极结构260A、260B按需要可包含间隔体结构265用以适当地在有源区202A中形成漏极/源极区252。基于任何适当制程策略，可形成晶体管250A、250B，由如图2c所示的组构开始，也以上如在说明习知装置100时所例举的。
结果，在区域205中，可实现应变诱导效应由材料204进入沟道区251的所欲平滑转变，同时，因为在阶化应变诱导半导体材料204中提供优异的几何组构，也可显著减少任何应变松弛缺陷，例如差排及其类似者，如以上在说明图2c时所述。
图2e示意图标图2d中的区域205的放大视图。如图标，材料204A在接口203S的上区形成楔形材料部份以便提供优异的应变转移效率。为此目的，斜率S2明显小于斜率S1，如角度γ所示，其中应了解，斜率S1及S2的取得是相对于法线或高度方向260H。如上述，在有些示范具体实施例中，角度γ为15度或更大。
基于具有应变诱导材料的组构的p型沟道晶体管(如以上在说明图2a至图2e所述)经测量似乎显示沟道区251的所得应变位准比基于习知策略所形成的p型沟道晶体管(如以上在说明装置100时所述)高出数个百分比。此外，由于有优异的应变条件，当考虑到驱动电流与栅极泄露电流的时候，测量也似乎显示对应p型沟道晶体管的整体效能增加约百分之2至5。
图2f示意图标装置200的横截面图，在具体实施例中，其中基于高k介电材料，可在有源区202B上提供栅极电极结构260。如上述，在此情形下，由于有高k介电材料，在沟道区251中可观察到大体减少的电荷载子移动率。再者，就此情形而言，可应用上述原理以便得到优异的装置效能，因为在此情形下，在沟道区251中也可实现优异的应变条件。
如图标，通常栅极电极结构260可包含高k介电材料261B，有可能结合习知氧化硅基介电材料261A，其中可用含金属电极材料262(例如，氮化钛及其类似者)覆盖该等材料，其中功函数调整用金属物种(例如，铝)也可加入层262及/或层261B。此外，可提供间隔体265A以便可靠地横向围封敏感的栅极材料261A、261B及262。此外，可能经常要在沟道区251中提供额外的半导体材料251A以便建立所欲带隙偏移(band gap offset)，如在实现不同类型晶体管的适当临界电压时要求的。例如，可能经常在p型沟道晶体管中提供形式为硅/锗合金及锗浓度有20至30原子百分比的材料251A。
基于公认有效的加工技术可形成装置270，其中在形成栅极电极结构260之前，在有源区202B中可选择性地形成材料251A，这可基于公认有效的选择性外延生长技术来实现。之后，可形成栅极电极结构260，在此可能需要实施额外的沉积及图案化步骤以便提供材料261A、261B及262。之后，基于蚀刻策略可形成空腔203，如上述。
图2g的横截面图示意图标处于更进一步制造阶段的装置200，其中可以几何组构提供应变诱导材料204A、204B，如上述，这可用上述制程策略实现。结果，在沟道区251中提供的所欲高应变的材料204A（包括临界电压调整用半导体材料251A）可平滑地连接至沟道区251，如上述。应了解，基本上材料组成物与有源区202B的半导体基材不同的材料251A对于应变条件也有显著的影响，因为某一晶格失配与对应晶格缺陷，通常这与沟道区251中有材料251A关连。特别是，当在小区域内必须提供有不同晶格失配的材料时，可能出现对应晶格缺陷，例如在提供与临界电压调整用材料251A结合的阶化应变诱导半导体材料时。例如，由于有对应晶格缺陷，在已受益于材料251A及如装置100所示的阶化应变诱导半导体材料的习知精密晶体管中，经常可观察到在湿化学蚀刻及清洁制程期间沟道区251中的半导体材料的蚀刻电阻率减少。
借由使用有楔形部份连接至沟道区251从而也连接至临界电压调整用半导体材料251A的材料204A，相较于习知装置组构，可显著减少沟道区251中的缺陷率。例如，当以硅/锗合金的形式提供时，材料204A的锗浓度可与材料251A的相似，从而也有助于优异的应变条件及减少的晶格缺陷。此外，对于包含基于高k介电材料261B及临界电压调整用半导体材料251A的栅极电极结构260的装置270的装置组构，也可实现应变进入沟道区251的讯号转移。
结果，本揭示内容提供数种制造技术及半导体装置，其中基于有至少两个应变诱导效应不同区域的嵌入应变诱导半导体材料(在此被称为阶化应变诱导半导体材料)来实现有效应变诱导机构。与习知方法相反，可提供相对于半导体基材而晶格失配减少的材料部份，其中有一侧面阶段的斜率减少，相较于该部份向着晶格失配增加的侧面阶段。以此方式，楔形应变诱导材料提供进入毗邻沟道区的小应变转移而不会不当地促成晶格缺陷。相较于公认有效的习知制程策略，基于选择性外延生长制程，借由适当地调整制程参数，可得到阶化应变诱导半导体材料的优异架构而不会促成额外的制程复杂性。
熟谙此艺者基于本说明可明白本揭示内容的其它修改及变体。因此，本说明应被视为仅供图解说明而且目的是用来教导熟谙此艺者实施本揭示内容的一般方式。应了解，应将图标及描述于本文的形式应视为目前为较佳的具体实施例。

Claims (20)

1.一种方法，包括：
在半导体装置的有源区中形成第一空腔，该第一空腔横向邻接晶体管的栅极电极结构以及具有由该有源区的半导体基材形成的第一侧壁面及底面；
借由在该第一空腔中形成第一应变诱导半导体材料而形成尺寸减少的第二空腔，以便覆盖该底面及该等第一侧壁面，尺寸减少的该第二空腔具有由该第一应变诱导半导体材料形成的第二侧壁面，以及该等第二侧壁面的斜率小于由该半导体基材形成的该第一空腔的该等第一侧壁面的斜率；
在尺寸减少的该第二空腔中形成第二应变诱导半导体材料，以便以应变诱导材料填充尺寸减少的该第二空腔，该第二应变诱导半导体材料至少有一个材料参数与该第一应变诱导半导体材料不同；以及
至少在该第一及该第二应变诱导半导体材料的一部份中形成漏极和源极区。
2.根据权利要求1所述的方法，其中，该第一应变诱导半导体材料对于该半导体基材所具有的晶格失配大于该第二应变诱导半导体材料对于该半导体基材所具有的晶格失配。
3.根据权利要求2所述的方法，其中，该第一应变诱导半导体材料包含浓度有25原子百分比或更高的锗。
4.根据权利要求3所述的方法，其中，该第二应变诱导半导体材料包含浓度有20原子百分比或更低的锗。
5.根据权利要求1所述的方法，其中，形成该第一应变诱导半导体材料包括：执行第一外延生长步骤，其基于经选定的制程参数集，以在该等第一侧壁面及该底面上引发材料成长。
6.根据权利要求5所述的方法，其中，形成该第二应变诱导半导体材料包括：执行第二外延生长步骤，其借由改变该制程参数集中影响该第二应变诱导半导体材料的材料组成物的至少一个参数的数值。
7.根据权利要求1所述的方法，更包括：在形成该空腔之前，形成临界电压调整用半导体材料于该半导体基材上。
8.根据权利要求7所述的方法，其中，该临界电压调整用半导体材料包含浓度有20原子百分比或更高的锗。
9.根据权利要求7所述的方法，其中，形成该第一应变诱导半导体材料包括：形成该第一应变诱导半导体材料，以便横向连接至该临界电压调整用半导体材料。
10.一种方法，包括：
在半导体装置的有源区的结晶半导体基材上方形成栅极电极结构；
在该栅极电极结构存在下，在该有源区中形成空腔；
以由该空腔的侧壁的底端至顶端变动以致在该空腔的该顶端为最低的横向成长速率，在该空腔的暴露表面区上形成第一结晶半导体材料，该第一结晶半导体材料对于该半导体基材具有第一晶格失配；以及
在该第一结晶半导体材料上方形成第二结晶半导体材料，该第二结晶半导体材料对于该半导体基材具有第二晶格失配，该第二晶格失配小于该第一晶格失配。
11.根据权利要求10所述的方法，更包括：决定选择性外延生长制程中实质影响该变动横向成长速率的至少一个制程参数，以及使用该至少一个经决定的制程参数调整该第一结晶半导体材料的侧壁斜率。
12.根据权利要求10所述的方法，其中，形成该空腔包括：形成该空腔的侧壁，以便至少在相对于该栅极电极结构的高度方向的中央区中具有5度或更小的斜率。
13.根据权利要求10所述的方法，其中，形成该第一及第二结晶半导体材料包括：形成材料，以便在该有源区的沟道区中诱导压缩应变。
14.根据权利要求10所述的方法，其中，形成该第一及第二结晶半导体材料包括：形成材料，以便在该有源区的沟道区中诱导拉伸应变。
15.根据权利要求13所述的方法，其中，该第一及第二结晶半导体材料经形成，以含有锗与锡中的至少一者。
16.根据权利要求14所述的方法，其中，该第一及该第二结晶半导体材料经形成，以含有碳与磷中的至少一者。
17.根据权利要求10所述的方法，更包括：在形成该栅极电极结构之前，形成临界电压调整用半导体材料于该半导体基材上。
18.根据权利要求17所述的方法，其中，该第一结晶半导体材料经形成，以便横向连接至该临界电压调整用半导体材料。
19.一种半导体装置，包含：
形成于晶体管的有源区中的漏极区及源极区；
横向设于该漏极区与该源极区之间的沟道区，该沟道区包含半导体基材；
形成于该沟道区上的栅极电极结构；
形成于该有源区中的第一应变诱导半导体材料，该第一应变诱导半导体材料与该半导体基材形成第一侧部接口；以及
第二应变诱导半导体材料，形成于该有源区中，以便与该第一应变诱导半导体材料接触以及与该第一应变诱导半导体材料形成第二侧部接口，该第二侧部接口的斜率小于该第一侧部接口的斜率。
20.根据权利要求19所述的半导体装置，其中，该第一侧部接口的斜率与该第二侧部接口的斜率间的角度差有15度或更多。
CN201310512223.1A 2012-10-26 2013-10-25 借由提供阶化嵌入应变诱导半导体区于晶体管的效能增进 Expired - Fee Related CN103794509B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/661,188 2012-10-26
US13/661,188 US8853752B2 (en) 2012-10-26 2012-10-26 Performance enhancement in transistors by providing a graded embedded strain-inducing semiconductor region with adapted angles with respect to the substrate surface

Publications (2)

Publication Number Publication Date
CN103794509A true CN103794509A (zh) 2014-05-14
CN103794509B CN103794509B (zh) 2017-05-10

Family

ID=50546222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310512223.1A Expired - Fee Related CN103794509B (zh) 2012-10-26 2013-10-25 借由提供阶化嵌入应变诱导半导体区于晶体管的效能增进

Country Status (3)

Country Link
US (1) US8853752B2 (zh)
CN (1) CN103794509B (zh)
TW (1) TWI528463B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190471B2 (en) * 2012-04-13 2015-11-17 Globalfoundries U.S.2 Llc Semiconductor structure having a source and a drain with reverse facets
FR3005201A1 (fr) * 2013-04-24 2014-10-31 St Microelectronics Crolles 2 Procede de realisation d'un transistor mos a grille metallique, en particulier un transistor pmos, et circuit integre correspondant
CN108962987B (zh) * 2017-05-19 2020-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US20220051945A1 (en) * 2020-08-13 2022-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded Stressors in Epitaxy Source/Drain Regions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070235802A1 (en) * 2006-04-05 2007-10-11 Chartered Semiconductor Manufacturing Ltd Method to control source/drain stressor profiles for stress engineering
US20090140302A1 (en) * 2007-10-16 2009-06-04 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
CN101925986A (zh) * 2008-01-25 2010-12-22 富士通半导体股份有限公司 半导体器件及其制造方法
CN102487073A (zh) * 2010-12-03 2012-06-06 台湾积体电路制造股份有限公司 具有提高的载体迁移率的源极/漏极应力源及其制造方法
CN102637728A (zh) * 2011-02-14 2012-08-15 台湾积体电路制造股份有限公司 制造应变源极/漏极结构的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070235802A1 (en) * 2006-04-05 2007-10-11 Chartered Semiconductor Manufacturing Ltd Method to control source/drain stressor profiles for stress engineering
US20090140302A1 (en) * 2007-10-16 2009-06-04 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
CN101925986A (zh) * 2008-01-25 2010-12-22 富士通半导体股份有限公司 半导体器件及其制造方法
CN102487073A (zh) * 2010-12-03 2012-06-06 台湾积体电路制造股份有限公司 具有提高的载体迁移率的源极/漏极应力源及其制造方法
CN102637728A (zh) * 2011-02-14 2012-08-15 台湾积体电路制造股份有限公司 制造应变源极/漏极结构的方法

Also Published As

Publication number Publication date
US8853752B2 (en) 2014-10-07
TW201417190A (zh) 2014-05-01
CN103794509B (zh) 2017-05-10
TWI528463B (zh) 2016-04-01
US20140117417A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
CN101213654B (zh) 用于形成具有不同特性之接触绝缘层及硅化物区域之技术
CN101253619B (zh) 用于形成nmos与pmos晶体管中的凹陷的受应变的漏极/源极区的技术
TWI440097B (zh) 應力增強之ｍｏｓ電晶體及其製造方法
US10170475B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
US10038075B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
US7790548B2 (en) Methods of fabricating field effect transistors including recessed forked gate structures
CN105280707A (zh) 半导体结构及其制造方法
TW201334184A (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
US9484459B2 (en) Performance enhancement in transistors by providing an embedded strain-inducing semiconductor material on the basis of a seed layer
KR20060134010A (ko) 반도체의 제조 방법 및 반도체 장치
WO2020174354A1 (en) Transistor channel having vertically stacked nanosheets coupled by fin-shaped bridge regions
JP2006344759A (ja) トレンチ型ｍｏｓｆｅｔ及びその製造方法
US10199392B2 (en) FinFET device having a partially dielectric isolated fin structure
CN105702727A (zh) 金属氧化物半导体装置与其形成方法
CN104051526B (zh) 紧邻半导体鳍的沟渠及其形成方法
US20200273979A1 (en) Transistor channel having vertically stacked nanosheets coupled by fin-shaped bridge regions
CN106935646A (zh) 埋藏沟道晶体管及其形成方法
CN103794509B (zh) 借由提供阶化嵌入应变诱导半导体区于晶体管的效能增进
CN103178112A (zh) 晶体管结构
US10777647B2 (en) Fin-type FET with low source or drain contact resistance
CN103762177A (zh) 具有嵌入式硅锗源漏区域的场效应晶体管中邻近效应的减少
CN105742282A (zh) 半导体器件及其制造方法
CN108074870A (zh) 晶体管及其形成方法
CN102738167B (zh) 半导体器件及其形成方法
WO2023079040A1 (en) Gate-all-around nano sheet-fet with variable channel geometries for performance optimization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170510

Termination date: 20191025