CN103733500A - 半导体驱动电路及使用其的电力转换装置 - Google Patents

Abstract

一种使用宽禁带半导体的开关元件的半导体驱动电路，其能够稳定地确保死区时间。桥臂中，上桥臂的开关元件的漏极端子与第一电源的正极连接，下桥臂的开关元件的源极端子与第一电源的负极连接，上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子连接，按每个开关元件设置的栅极驱动电路包含：第一电阻和第一电容器并联连接且第一端子与开关元件的栅极端子连接的并联电路；和FET电路，FET电路，其源极端子与并联电路的第二端子连接，其栅极端子与第二电容器的一端连接，在其漏极端子与栅极端子之间连接第二电阻，在其漏极端子与第二电容器的另一端子之间连接第二电源，第二电源为由零电位、正值和负值构成的三电平电源，为包含正值与负值之间为零电位的期间的交变电源，构成为在对一方的栅极驱动电路施加正值期间对另一方的栅极驱动电路施加负值，且与FET电路的栅极端子连接的第二电容器的另一端与上述开关元件的源极端子连接。

Description

半导体驱动电路及使用其的电力转换装置

技术领域

本发明涉及使用宽禁带半导体的开关元件的半导体驱动电路、及使用该半导体驱动电路的电力转换装置。

背景技术

半导体驱动电路中，驱动逆变器等电力转换装置时，使用以在上下桥臂开关元件的栅极与源极之间产生反极性的电压的方式构成的脉冲变压器来驱动开关元件。作为具体例，向上桥臂的脉冲变压器次级侧两端反复施加＋Vts［V］→0［V］→―Vts［V］→0［V］的矩形波电压。另外，以相同时序向下桥臂侧反复施加－Vts［V］→0［V］→＋Vts［V］→0［V］的矩形波电压。

在此，在上下桥臂的脉冲变压器次级侧两端的电压均为0［V］的期间中成为开关截止状态的期间称为死区时间（dead time），为了防止上下桥臂短路，这是必须的期间。例如，将矩形波电压为＋Vts［V］或―Vts［V］时的期间设为50时，需要0［V］的期间为1～2程度。

作为驱动使用Si半导体的MOSFET时稳定地确保死区时间的电路构成技术，已知有专利文献1。在此，用二极管等分隔在导通时对输入电容（Ciss）充电的电流路径与在截止时从输入电容放电的电流路径。并且，充电的电流路径设为以与放电的电流路径相比为低阻抗的方式配置电阻等。由此，缓和导通时间，使截止时间高速化，稳定地确保死区时间。

与之相对，近年来，使用碳化硅（SiC）、氮化镓（GaN）或者金刚石这样的宽禁带半导体的开关元件，例如接合型FET、金属－氧化层－半导体FET（MOSFET）、双极性接合晶体管（BJT）、高电子迁移率晶体管（HEMT）正在被实用化。

这些开关元件使用击穿电压高的宽禁带半导体，因此，能够将电压施加方向的半导体膜厚薄膜化，具有低导通电阻等优异的特性。

但是，另一方面，利用半导体膜压的薄膜化来缩短源极、漏极、栅极电极间的距离，由此元件内部的寄生电容（栅极与漏极间电容（Cgd）、栅极与源极间电容（Cgs）、漏极与源极间电容（Cds））增加。其结果，输入电容（Ciss＝Cgd＋Cgs）增加，因此，导通与截止的切换时间增加。

专利文献2所述的电路结构中，通过电容器15a在截止时将接合型FET的栅极、源极电压设为负电压，可将截止时间高速化。

但是，由于截止（OFF）期间短等原因，在电容器15a的两端残存有以电容器15a的栅极侧为正的电位的状态下，当脉冲变压器的两端的电压为－Vts［V］→0［V］时，发生故障。在该状态下，通过经由电容器15a施加电压，在栅极－源极间施加正电压，导致进行导通动作，因此，难以稳定地确保死区时间。

另外，在专利文献2的图7中记载有通过划分导通时与截止时的栅极电流的路径可调整导通和截止时间的结构。但是，由于附加有二极管16a，因此，在导通期间长的情况下，在图7的电容器15a两端不会产生电位差。因此，不能在截止时将开关元件的栅极、源极电压设为负电压，不能使截止时间高速化，由此，难以稳定地确保死区时间。

现有技术文献

专利文献

专利文献1:（日本）特开2002－335679号

专利文献2:（日本）特开2011－77462号

发明内容

发明所要解决的技术问题

以上所述的现有技术中，存在如下技术问题，即，通过半导体驱动电路驱动由使用宽禁带半导体的开关元件构成的电力转换装置时，难以稳定地确保死区时间。

本发明的目的在于，为了解决这样的课题而提供一种半导体驱动电路及使用该半导体驱动电路的电力转换装置，该半导体驱动电路同时实现将使用宽禁带半导体的开关元件高速截止的动作和缓慢导通的动作，可稳定地确保死区时间。

用于解决课题的技术方案

用于解决上述课题的本发明为一种半导体驱动电路，其具备：由上桥臂和下桥臂形成的桥臂，该桥臂由使用宽禁带半导体的开关元件串联连接而成；和用于驱动各开关元件的栅极驱动电路，其中，

桥臂，上桥臂的开关元件的漏极端子与第一电源的正极连接，下桥臂的开关元件的源极端子与第一电源的负极连接，上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子连接，

按每个开关元件设置的栅极驱动电路包含：第一电阻和第一电容器并联连接且第一端子与开关元件的栅极端子连接的并联电路；和FET电路，

FET电路，其源极端子与并联电路的第二端子连接，其栅极端子与第二电容器的一端连接，在其漏极端子与栅极端子之间连接第二电阻，在其漏极端子与第二电容器的另一端子之间连接第二电源，

第二电源为由零电位、正值和负值构成的三电平电源，为包含正值与负值之间为零电位的期间的交变电源，构成为在对一方的栅极驱动电路施加正值的期间对另一方的栅极驱动电路施加负值，并且与FET电路的栅极端子连接的第二电容器的另一端与开关元件的源极端子连接。

另外，开关元件为使用碳化硅、氮化镓或者金刚石这样的宽禁带半导体的正常截止结型FET、MOSFET或者双极晶体管，在开关元件反向并联地设置有第一二极管。

另外，在FET电路的漏极端子与开关元件的栅极端子之间串联连接第二二极管和第三电阻，第二二极管，其阳极端子与FET电路的漏极端子侧连接，其阴极端子与开关元件的栅极端子侧连接，向开关元件的栅极端子流通正向电流。

另外，在FET电路的漏极端子与开关元件的栅极端子之间连接第三二极管，第三二极管，其阴极端子与FET电路的漏极端子侧连接，其阳极端子与开关元件的栅极端子侧连接。

用于解决上述课题的本发明为一种使用半导体驱动电路的电力转换装置，半导体驱动电路具备：由上桥臂和下桥臂形成的多个桥臂，该桥臂由使用宽禁带半导体的开关元件串联连接而成；和用于驱动该多个桥臂的各开关元件的栅极驱动电路，其中，

多个桥臂的每一个桥臂中，上桥臂的开关元件的漏极端子与第一电源的正极连接，下桥臂的开关元件的源极端子与第一电源的负极连接，上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子连接，并且，

在多个桥臂的上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子的连接点之间连接有负载，

按每个开关元件设置的栅极驱动电路包含：第一电阻和第一电容器并联连接且第一端子与开关元件的栅极端子连接的并联电路；和FET电路，

FET电路，其源极端子与并联电路的第二端子连接，其栅极端子与第二电容器的一端连接，在其漏极端子与栅极端子之间连接第二电阻，在其漏极端子与第二电容器的另一端子之间连接第二电源，

第二电源为由零电位、正值和负值构成的三电平电源，为包含正值与负值之间为零电位的期间的交变电源，构成为在对驱动上下桥臂的开关元件的两组栅极驱动电路中一方的栅极驱动电路施加正值的期间，对另一方的栅极驱动路施加负值，并且与FET电路的栅极端子连接的第二电容器的另一端与开关元件的源极端子连接。

发明效果

根据本发明，在驱动宽禁带半导体的开关元件的半导体驱动电路中，通过截止时间的高速化和导通时间的缓和，能够稳定地确保死区时间。

另外，根据本发明的实施例，在驱动SiC－JFET等的宽禁带半导体的开关元件的半导体驱动电路中，能够同时实现死区时间的确保和低导通损耗。

另外，根据本发明的实施例，使用宽禁带半导体的开关元件的电力转换装置、和使用电力转换装置的电源电路、电机驱动电路中，能够同时实现死区时间的确保和低导通损耗。

另外，根据本发明的实施例，因为导通损耗的降低，所以能够实现装置的小型化、高效率化。

附图说明

图1是表示第一实施方式的半导体驱动电路的图。

图2是表示第一实施方式的电流、电压波形的图。

图3是表示第二实施方式的半导体驱动电路的图。

图4是表示第三实施方式的半导体驱动电路的图。

图5是表示第四实施方式的电力转换装置的图。

具体实施方式

下面，参照附图对本发明的半导体驱动电路及使用该半导体驱动电路的电力转换装置的实施方式进行详细说明。

实施例1

图1为第一实施方式的半导体驱动电路的电路结构图，表示有一个相量（串联连接的上下桥臂）的开关元件的半导体驱动电路部分。

＜图1：半导体驱动电路的总体结构＞

该图中，一个相量（串联连接的上下桥臂）的开关元件中，上桥臂部分例如由使用碳化硅SiC的正常截止结型FET（SiC－JFET）S1U和使用碳化硅SiC的肖特基势垒二极管（SiC－SBD）D1U构成。同样，下桥臂部分由使用碳化硅SiC的正常截止结型FET（SiC－JFET）S1L和使用碳化硅SiC的肖特基势垒二极管（SiC－SBD）D1L构成。

此外，以下的说明中，将S1U、S1L称为开关元件，将D1U、D1L称为二极管。另外，有时将组合了开关元件和二极管的结构称为开关元件电路。

另外，除了这些一个相量（串联连接的上下桥臂）的开关元件电路，半导体驱动电路还具备上桥臂的栅极驱动电路10U、下桥臂的栅极驱动电路10L、脉冲变压器20、驱动波形产生电路30。

其中，上桥臂的栅极驱动电路10U具备：N沟道型MOSFET11U、导通时间调整用电阻12U和电容器13U、截止高速化用的电容器14U和电阻15U。下桥臂的栅极驱动电路10L也基本上与上桥臂的栅极驱动电路10U相同地构成。该电路具备：N沟道型MOSFET11L、导通时间调整用电阻12L和电容器13L、截止高速化用电容器14L和电阻15L。

此外，在以下的说明中，将11U、11L简单称为FET。

脉冲变压器20具备：初级绕组21P、上桥臂的次级绕组22U、下桥臂的次级绕组22L。此外，初级侧和次级侧（上下桥臂两者）的卷数比为1：1。另外，极性在22U、22L上利用黑圆点如图示所示，在上桥臂的次级绕组产生与初级侧同极的电压，在下桥臂的次级绕组产生与初级侧相反极性的电压。此外，以下的说明中，将黑圆点侧称为正极性侧或第二端子、将没有黑圆点的一侧称为负极性侧或第一端子。

驱动波形产生电路30具备栅极电源31和偏磁抑制用电容器32。

此外，在上述电路构成中，附于各电路或元件等的符号的末尾的U、L的符号分别意味着该电路或元件为上桥臂侧、下桥臂侧的电路或元件。该规则在之后的附图中也适用。

＜图1：上下桥臂的开关元件电路的结构＞

串联连接的上下桥臂的开关元件电路如下所示连接、构成。首先，关于上桥臂的开关元件电路，二极管D1U的阴极端子与开关元件S1U的漏极端子连接。二极管D1U的阳极端子与开关元件S1U的源极端子连接。

另外，关于下桥臂的开关元件电路，二极管D1L的阴极端子与开关元件S1L的漏极端子连接。二极管D1L的阳极端子与开关元件S1L的源极端子连接。

在这些上下桥臂的开关元件电路中，二极管D1通常被外置，由二极管D1和开关元件S1形成上下桥臂的开关元件电路。此外，开关元件使用宽禁带半导体形成。

另外，连接上桥臂的开关元件S1U的源极端子和下桥臂的开关元件S1L的漏极端子而构成一个相量（串联连接的上下桥臂）的开关元件电路。此外，上桥臂的开关元件S1U的漏极端子向图1中未记载的电源的正极连接。另一方面，下桥臂的开关元件S1L的源极端子向图1中未记载的电源的负极连接。另外，开关元件S1U的源极端子向图1中未记载的感应器等的负载连接。

＜图1：栅极驱动电路10的结构＞

首先，对上桥臂的栅极驱动电路10U的结构进行说明。栅极驱动电路10U由电阻14U和电容器15U的并联电路、FET11U、电容器13U、电阻12U构成。

其中，并联电路，其第一端子与上桥臂的开关元件S1U的栅极端子连接，相反侧的第二端子与FET11U的源极端子连接。

FET11U在源极端子与漏极端子之间具备二极管。而且，将漏极端子与脉冲变压器20内的次级绕组22U的第二端子（次级绕组22U的正极侧：在图1的次级绕组22U标记有黑圆点的端子）连接。另外，栅极端子经由电容器13U与脉冲变压器20内的次级绕组22U的第一端子（次级绕组22U的负极侧：在图1的次级绕组22U未标记黑圆点侧的端子）连接。进一步，在栅极端子与漏极端子之间连接有电阻12U。

接着，对下桥臂的栅极驱动电路10L的结构进行说明，基本上为与上桥臂的栅极驱动电路10U相同的结构。即，栅极驱动电路10L由电阻14L和电容器15L的并联电路、FET11L、电容器13L、电阻12L构成。

其中，并联电路，其第一端子与下桥臂的开关元件S1L的栅极端子连接，相反侧的第二端子与FET11L的源极端子连接。

FET11L在源极端子和漏极端子之间具备二极管。而且，将漏极端子与脉冲变压器20内的次级绕组22L的第一端子（次级绕组22L的负极侧：在图1的次级绕组22L未标记黑圆点的端子）连接。另外，栅极端子经由电容器13L与脉冲变压器20内的次级绕组22L的第二端子（次级绕组22L的正极侧：在图1的次级绕组22L标记有黑圆点的侧的端子）连接。进一步，在栅极端子与漏极端子之间连接有电阻12L。

＜图1：脉冲变压器20和驱动波形产生电路30的结构＞

在脉冲变压器20的初级绕组21P的两端子间连接有驱动波形产生电路30和电容器32的串联电路。驱动波形产生电路30的一个端子接地。

此外，驱动波形产生电路30产生三电平的电压波形，并产生按照正值0

负值

0

正值的顺序变化的电压值。其结果，通过图1的脉冲变压器20和驱动波形产生电路30的结构，在向上桥臂侧绕组22U施加按照正值0负值0

正值的顺序变化的电压值时，向下桥臂侧绕组22L施加按照负值

0

正值0负值的顺序变化的电压值。即，在电压不为0的状态下，关系为：在向一个绕组施加正值期间，向另一个绕组施加负值。

另外，上桥臂侧绕组22U的第一端子（次级绕组22U的负极侧：在图1的次级绕组22U未标记黑圆点的侧的端子）与上桥臂的开关元件S1U的源极端子连接，下桥臂侧绕组22L的第二端子（次级绕组22L的正极侧：在图1的次级绕组22L标记有黑圆点的侧的端子）与下桥臂的开关元件S1L的源极端子连接。

下面，使用图2的时序图对第一实施方式中的动作进行说明。

＜图2：半导体驱动电路各部信号的时序图＞

图2中，从上至下依次记录有：a）初级绕组电压V21P；b）开关元件S1U的栅极、源极电压VgsU；c）开关元件S1U的导通/截止状态；d）开关元件S1L的栅极、源极电压VgsL；ｅ）开关元件S1L的导通/截止状态。

以下的说明中，依次对初级绕组电压V21P的一个周期间的电压变化（按照正值

0负值

0

正值的顺序变化）的各电平下的动作进行说明。此外，该例中，以正值为8［V］、负值为－8［V］进行说明。

＜图2：初级绕组电压V21P为正值（t0－t1）＞

首先，在作为初期状态设定的图2的时刻t0，脉冲变压器初级绕组电压V21P为规定的电压Vtp（8［V］）。而且，向脉冲变压器次级绕组22U施加电压8［V］（＝V21P）。

此时，N沟道型MOSFET11U的栅极阈值电压例如为1.25［V］，向栅极端子施加8［V］、向源极端子施加6.75［V］的状态下，进行导通动作。

另外，在该状态下，开关元件S1U的VgsU被钳位在栅极、源极间的二极管的正向电压Vfgs（2.5［V］）。

即，在期间（t0－t1），FET11U和开关元件S1U均为导通状态。而且，电阻15U和电容器14U的并联电路的第一端子侧的电位（B点电位）稳定在2.5［V］，并联电路的第二端子侧的电位（Ａ点电位）稳定在6.75［V］。

由此，在并联电路（电容器14U）的端子间以开关元件S1U的栅极侧的端子为基准施加＋4.25［V］的电压。关于该现象，可以认为由于电流在开关元件S1U的栅极、源极间二极管流动，因此，电容器14U的两端产生电位差）。

另一方面，在该期间向脉冲变压器次级绕组22L施加电压－8［V］（－V21P＝－Vts）。

该状态下，开关元件S1L的栅极、源极间电压VgsL为约－8［V］，开关元件S1L为截止状态。通过FET11L的体二极管流通电流，开关元件S1L的栅极电压为约－8V。

即，在期间（t0－t1），FET11L和开关元件S1L均为截止状态，通过FET11L的体二极管流通电流。这时，电阻15L和电容器14L的并联电路的第一端子侧的电位（D点电位）为－8［V］。

另外，这时，并联电路中，通过电阻15L放出电容器14L的电荷，因此，并联电路的第二端子侧的电位（C点电位）为－8［V］，并联电路的两端的电压差大致为零。

＜图2：初级绕组电压V21P为0值（t1－t3）＞

在时刻t1，脉冲变压器初级绕组电压V21P从Vtp（8［V］）向0［V］变化。由此，在上桥臂侧，脉冲变压器次级绕组22U的端子电压从电压8［V］向0［V］（＝V21P）变化。

这时，FET11U的栅极端子以及源极端子的电压急速降低至0［V］，但在该变化的前后，保存有电容器14U的两端的电荷。因此，初级绕组电压V21P从正值变化为0值之后，Ａ点电位为0［V］，B点电位由于保存于电容器14U的电位而降低至－4.25［V］。由此，开关元件S1U的栅极、源极电压VgsU被拉低至－4.25［V］。

这样，首先在时刻t1的时刻，VgsU朝向－4.25［V］开始降低。这时，开关元件S1U仍为导通状态，在VgsU成为规定的阈电压（Vth-＝0.7［V］）以下的时刻t2，开关元件S1U截止。此外，时刻t2以后，VgsU也持续降低，之后，根据并联电路的电阻15U和电容器14U所规定的放电特性进行电压变动。

这样，在开关元件S1U截止时，能够将栅极、源极电压骤然拉至负电位，因此，能够使截止高速化。此外，为了使截止高速化，也可以增大由并联电路的电阻15U和电容器14U规定的放电时间常数。

另一方面，在该期间，脉冲变压器次级绕组22L中，电压从－8［V］向0［V］变化。

这时，电流也流入FET11L的栅极端子，但由于由与FET11L的栅极端子连接的电阻12U和电容器13U规定的时间常数按照比所期望的死区时间长的方式调整常数，因此，FET11L的栅极电位的上升缓慢，FET11L保持截止状态。

该状态下，VgsL通过FET11L的输出电容而增加。但是，与开关元件S1U的输入电容相比，FET11L的输出电容小，因此，VgsL不会到达0［V］，能够稳定地保持开关截止状态。

以上，从该期间（t1－t3）中的图1电路的动作整体考虑，首先，在时刻t1的时刻，VgsL从－8［V］向0［V］的电压值开始变化。这时，开关元件S1L为截止状态。另外，这之后，S1L的栅极、源极电压VgsL为0［V］以下，开关元件S1L保持截止状态。

与之相对，在时刻t2，开关元件S1U的栅极、源极电压VgsU达到栅极阈值电压Vth（0.7［V］）。因此，开关元件S1U从导通状态切换至截止状态。而且，时刻t2之后，VgsU朝向－4.25［V］变化，开关元件S1U维持截止状态。

即，在时刻t2，两个开关元件S1U和S1L均为截止状态，从该时刻开始所谓的死区时间。

＜图2：初级绕组电压V21P为0值（t3－t5）＞

在时刻t3，脉冲变压器初级绕组电压V21P从0［V］向－Vtp（－8［V］）变化。这时，脉冲变压器次级绕组22U中，电压从0［V］向－8［V］（＝V21P）变化。

上侧桥臂的驱动电路10U中，开关元件S1U的栅极、源极间电压VgsU为－4.25［V］左右，但向－8［V］开始变化。之后，开关元件S1U的栅极、源极电压VgsU为0［V］以下，保持截止状态。此外，在此，FET11U可成为导通、切断任一状态，假如为导通状态，则电流经由该沟道流动，为开关截止状态的情况下，电流经由体二极管流动，因此，可以为任一状态。

另一方面，下侧桥臂的驱动电路10L中，脉冲变压器次级绕组22L从电压0［V］向8［V］变化。这时，开关元件S1L的栅极、源极间电压VgsL之前还为负电位，但向8［V］开始变化。这时，FET11L的栅极、源极电压上升，FET11L转移至导通状态，因此，可经由FET11L的沟道向开关元件S1L的栅极端子供给电流。

其结果，在时刻t4，开关元件S1L的栅极、源极电压VgsL达到栅极阈值电压Vth（0.7［V］），开关元件S1L从截止状态切换为导通状态。

即，这样，可确保死区时间直至时刻t4。如上述，在t2～t4期间，可稳定地确保死区时间。而且，t4后，VgsL向8［V］上升，通过开关元件S1L的栅极、源极间二极管，被钳位在Vfgs（2.5［V］）。

＜图2：初级绕组电压V21P为0值、或正值（t5－t8）＞

此外，关于时刻t5～t8的图1电路的动作，为互换了以上所说明的上桥臂侧的电路和下桥臂侧的电路的动作后的动作，因此，省略详细说明。这时，同样在时刻t6～t8期间，可稳定地保持死区时间。

如以上说明，根据本实施方式，通过将FET11U的栅极与电阻12U、电容器13U连接，将FET11L的栅极与电阻12L、电容器13L连接，即使在使用SiC－JFET作为开关元件的情况下，也能使截止时间高速化并缓和导通時间，能够稳定地确保死区时间。

此外，在进行本发明的电路构成的情况下，可考虑以下几点。首先，关于与FET11的栅极连接的电阻12和电容器13，由它们决定的时间常数与所期望的死区时间相比较可增大为同等以上。优选使决定FET11的导通的阈值电压尽可能低。优选构成并联电路的电容器14的静电电容比开关元件S1的输入电容大。

此外，本实施例中，作为开关元件S1U、S1L，例示了SiC－JFET，但即使是使用如碳化硅、氮化镓或者金刚石这样的宽禁带半导体的正常截止结型FET、MOSFET或者双极晶体管，也能够得到同样的效果。

此外，在图1中，关于由脉冲变压器20和驱动波形产生电路30构成的电源，在构成该电路部分时，可考虑某些变形，基本上如以下所述即可。即，该电源为由零电位、正值和负值构成的三电平的矩形波电源，为含有正值和负值之间为零电位的期间的交变电源。而且，其构成为在向栅极驱动电路的一方施加正值期间向栅极驱动电路的另一方施加负值。并且，只要将与FET电路的栅极端子连接的电容器的另一端与开关元件的源极端子连接即可。

实施例2

以下，使用图3对本发明的半导体驱动电路的第二实施方式进行详细说明。图3为相当于实施例1中的图1的图，对与第一实施方式同一或同等部分标注同一符号并省略说明，以下以不同部分为中心进行说明。

图3所示的栅极驱动电路10U的不同点在于，在图1所示的栅极驱动电路10U中，在FET11U的漏极端子与开关元件S1U的栅极端子之间附加有二极管16U和电阻17U的串联电路。另外，图3所示的栅极驱动电路10L的不同点在于，在图1所示的栅极驱动电路10L中，在FET11L的漏极端子与开关元件S1L的栅极端子之间附加有二极管16L和电阻17L的串联电路。此外，将二极管16的阴极端子连接到开关元件S1的栅极端子侧，将阳极端子连接到FET11的漏极端子侧。

关于应该这样进行构成的理由，如下进行说明。

首先，使用碳化硅SiC的正常截止结型FET（半导体开关）S1U及S1L在得到更低的导通电阻的情况下，需要增大栅极、源极电压。换言之，需要通过栅极、源极间的二极管流通较大的电流。

另外，电阻15U和电阻15L存在与开关元件S1U、S1L的特性一致地高速截止的最优电阻值的范围。在需要较大的电阻值的情况下，难以在开关元件S1U及S1L的栅极、源极之间流通较大的电流。

在本发明的第二实施例中，能够同时满足该相反的课题。

首先，在本实施例中，通过新附加的二极管16和电阻17的串联电路，能够向图3的开关元件S1U及S1L的导通状态中的栅极、源极间二极管流通（供给）充分的电流，能够得到低导通电阻，因此能够降低导通损耗。

另外，虽然VgsU和VgsL的增加速度变快，但时刻t1至t3中的VgsL和时刻t5至t7中的VgsU不会超过0［V］，因此开关元件S1U和S1L不会导通。

这样，根据第二实施方式，无论开关元件的特性如何，都能够提供可同时实现死区时间的稳定确保和低导通损耗的半导体驱动电路。

实施例3

以下，参照图4对本发明的半导体驱动电路的第三实施方式进行详细说明。

图4为相当于实施例1中的图1的图，对与第一实施方式同一或同等部分标注同一符号并省略说明，以下以不同部分为中心进行说明。

图4所示的栅极驱动电路10U的不同点在于，在图1所示的栅极驱动电路10U中，在FET11U的漏极端子与开关元件S1U的栅极端子之间附加有二极管19U。另外，图4所示的栅极驱动电路10L的不同点在于，在图1所示的栅极驱动电路10L中，在FET11L的漏极端子与开关元件S1L的栅极端子之间附加有二极管19L。此外，将二极管19的阴极端子连接到FET11的漏极端子侧，将阳极端子连接到开关元件S1的栅极端子侧。

根据本实施例，通过二极管19的正向电压降的量（0.7［V］）决定FET11U的漏极端子电压与开关元件S1U的栅极端子电压的大小关系。由此，通过经由漏极、栅极间的电容流入的电流等，防止VgsU、脉冲变压器22U两端的电压变得更高，无论开关元件的特性如何，都能更稳定地确保死区时间。

实施例4

在第四实施方式中，参照图5对本发明的使用半导体驱动电路的电力转换装置进行详细说明。此外，图5的使用半导体驱动电路的电力转换装置中，作为半导体驱动电路例示有应用图3的半导体驱动电路的结构。在此，对与其它实施方式相同或同等部分标注同一符号。

图5中，在图3的半导体驱动电路附加直流电压源200、他相电路1000、作为负载的感应器100。此外，他相电路1000与图3的半导体驱动电路相同地构成。具体而言，SiC－JFET S2U和S2L（开关元件）串联连接，且SiC－SBD D2U和D2L（二极管）连接于各开关元件的源极、漏极间而构成上下桥臂电路。另外，具备与栅极驱动电路10U相同结构的栅极驱动电路10Ua、和与栅极驱动电路10L相同结构的栅极驱动电路10La、和与脉冲变压器20相同结构的脉冲变压器20a、和与驱动波形产生电路30相同结构的驱动波形产生电路30a。

而且，连接开关元件S1U的漏极端子与直流电压源200的正极端子，连接开关元件S1L的源极端子与直流电压源200的负极端子，将直流电压源200的负极端子与GND连接。

另外，关于他相电路1000，连接其开关元件S2U的漏极端子与直流电压源200的正极端子，连接开关元件S2U的漏极端子与二极管D2U的阴极端子，连接开关元件S2U的源极端子与二极管D2U的阳极端子，连接他相电路1000的开关元件S2L的源极端子与直流电压源200的负极端子，连接开关元件S2L的漏极端子与二极管D2L的阴极端子，连接开关元件S2L的源极端子与二极管D2L的阳极端子。

进而，在此基础上，连接开关元件S2U的源极端子与开关元件S2L的漏极端子，连接开关元件S1U的源极端子与感应器100的第一端子，连接开关元件S2U的源极端子与感应器100的第二端子。

对于开关元件S2U的栅极端子、源极端子和脉冲变压器20a的上桥臂次级绕组，栅极驱动电路10Ua与栅极驱动电路10U的连接结构同样地进行连接。对于开关元件S2L的栅极端子、源极端子和脉冲变压器20a的下桥臂次级绕组，栅极驱动电路10La与栅极驱动电路10L的连接结构同样地进行连接。对于栅极驱动电路10Ua、栅极驱动电路10La和驱动波形产生电路30a，脉冲变压器20a与脉冲变压器20的连接结构同样地进行连接。对于脉冲变压器20a和接地GND，驱动波形产生电路30a与驱动电路发生电路30的连接结构同样地进行连接。

根据本实施例，通过交替切换开关元件S1U、S1L及S2U、S2L，可在感应器100产生交流电流。

根据第四实施方式，无论开关元件的特性如何，都可以提供同时实现死区时间的稳定确保和低导通损耗的电力转换装置。

另外，本实施例的电力转换装置不限于作为电力转换装置的单独使用，也可以搭载于DC/DC转换器等的电源装置。另外，本实施例的电力转换装置也可以作为进一步多相化的电机驱动装置。

符号的说明

S1U：上桥臂的开关元件，S1L：下桥臂的开关元件，D1U：上桥臂的二极管，D1U：下桥臂的二极管，10U：上桥臂的栅极驱动电路，10L：下桥臂的栅极驱动电路，11U、11L：N沟道型MOSFET，12U、12L、15U、15L、17U、17L：电阻，13U、13L、14U、14L：电容器，16U、16L、19U、19L：二极管，20：脉冲变压器，21P：脉冲变压器的初级绕组，22U：上桥臂的脉冲变压器的次级绕组，22L：下桥臂的脉冲变压器的次级绕组，30：驱动波形产生电路，31：栅极电源，32：偏磁抑制用电容器，100：感应器，200：直流电压源，1000：他相电路，S2U：他相电路的上桥臂的开关元件，S2L：他相电路的下桥臂的开关元件，D2U：他相电路的上桥臂的二极管，D2L：他相电路的下桥臂的二极管，10Ua：他相电路的上桥臂的栅极驱动电路，10La：他相电路的下桥臂的栅极驱动电路，20a：他相电路的脉冲变压器，30a：他相电路的驱动波形产生电路。

Claims (8)

1.一种半导体驱动电路，其具备：由上桥臂和下桥臂形成的桥臂，由使用宽禁带半导体的开关元件串联连接而成；和用于驱动各开关元件的栅极驱动电路，其特征在于：

所述桥臂中，上桥臂的开关元件的漏极端子与第一电源的正极连接，下桥臂的开关元件的源极端子与第一电源的负极连接，上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子连接，

按每个所述开关元件设置的栅极驱动电路包含：第一电阻和第一电容器并联连接且第一端子与开关元件的栅极端子连接的并联电路；和FET电路，

所述FET电路，其源极端子与所述并联电路的第二端子连接，其栅极端子与第二电容器的一端连接，在其漏极端子与栅极端子之间连接第二电阻，在其漏极端子与所述第二电容器的另一端子之间连接第二电源，

所述第二电源为由零电位、正值和负值构成的三电平电源，为包含正值与负值之间为零电位的期间的交变电源，构成为在对一方的栅极驱动电路施加正值的期间对另一方的栅极驱动电路施加负值，并且与所述FET电路的栅极端子连接的第二电容器的另一端与所述开关元件的源极端子连接。

2.如权利要求1所述的半导体驱动电路，其特征在于：

所述开关元件为使用碳化硅、氮化镓或者金刚石这样的宽禁带半导体的正常截止结型FET、MOSFET或者双极晶体管，

在所述开关元件反向并联地设置有第一二极管。

3.如权利要求1或2所述的半导体驱动电路，其特征在于：

在所述FET电路的漏极端子与所述开关元件的栅极端子之间串联连接第二二极管和第三电阻，

所述第二二极管，其阳极端子与所述FET电路的漏极端子侧连接，其阴极端子与所述开关元件的栅极端子侧连接，向所述开关元件的栅极端子流通正向电流。

4.如权利要求1至3中任一项所述的半导体驱动电路，其特征在于：

在所述FET电路的漏极端子与所述开关元件的栅极端子之间连接第三二极管，

所述第三二极管，其阴极端子与所述FET电路的漏极端子侧连接，其阳极端子与所述开关元件的栅极端子侧连接。

5.一种使用半导体驱动电路的电力转换装置，所述半导体驱动电路具备：由上桥臂和下桥臂形成的多个桥臂，由使用宽禁带半导体的开关元件串联连接而成；和用于驱动该多个桥臂的各开关元件的栅极驱动电路，该电力转换装置的特征在于：

所述多个桥臂的每一个桥臂中，上桥臂的开关元件的漏极端子与第一电源的正极连接，下桥臂的开关元件的源极端子与第一电源的负极连接，上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子连接，并且，

在所述多个桥臂的所述上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子的连接点之间连接有负载，

按每个所述开关元件设置的栅极驱动电路包含：第一电阻和第一电容器并联连接且第一端子与所述开关元件的栅极端子连接的并联电路；和FET电路，

所述FET电路，其源极端子与所述并联电路的第二端子连接，其栅极端子与第二电容器的一端连接，在其漏极端子与栅极端子之间连接第二电阻，在其漏极端子与所述第二电容器的另一端子之间连接第二电源，

所述第二电源为由零电位、正值和负值构成的三电平电源，为包含正值与负值之间为零电位的期间的交变电源，构成为在对驱动上下桥臂的开关元件的两组栅极驱动电路中一方的栅极驱动电路施加正值的期间，对另一方的栅极驱动路施加负值，并且与所述FET电路的栅极端子连接的第二电容器的另一端与所述开关元件的源极端子连接。

6.如权利要求5所述的使用半导体驱动电路的电力转换装置，其特征在于：

所述开关元件为使用碳化硅、氮化镓或者金刚石这样的宽禁带半导体的正常截止结型FET、MOSFET或者双极晶体管，

在所述开关元件反向并联地设置有第一二极管。

7.如权利要求5或6所述的使用半导体驱动电路的电力转换装置，其特征在于：

在所述FET电路的漏极端子与所述开关元件的栅极端子之间串联连接第二二极管和第三电阻，

所述第二二极管，其阳极端子与所述FET电路的漏极端子侧连接，其阴极端子与所述开关元件的栅极端子侧连接，向所述开关元件的栅极端子流通正向电流。

8.如权利要求5至7中任一项所述的使用半导体驱动电路的电力转换装置，其特征在于：

在所述FET电路的漏极端子与所述开关元件的栅极端子之间连接第三二极管，

所述第三二极管，其阴极端子与所述FET电路的漏极端子侧连接，其阳极端子与所述开关元件的栅极端子侧连接。

Images