CN112147480B - 一种抑制串扰的碳化硅mosfet桥臂电路及设计方法 - Google Patents

一种抑制串扰的碳化硅mosfet桥臂电路及设计方法 Download PDF

Info

Publication number
CN112147480B
CN112147480B CN202011109387.6A CN202011109387A CN112147480B CN 112147480 B CN112147480 B CN 112147480B CN 202011109387 A CN202011109387 A CN 202011109387A CN 112147480 B CN112147480 B CN 112147480B
Authority
CN
China
Prior art keywords
source
tube
voltage
upper tube
lower tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011109387.6A
Other languages
English (en)
Other versions
CN112147480A (zh
Inventor
孔武斌
涂钧耀
刘恒阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202011109387.6A priority Critical patent/CN112147480B/zh
Publication of CN112147480A publication Critical patent/CN112147480A/zh
Application granted granted Critical
Publication of CN112147480B publication Critical patent/CN112147480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Abstract

本发明公开了一种抑制串扰的碳化硅MOSFET桥臂电路及设计方法，属于电力电子电路技术领域。包括两组RC缓冲电路：用于减少上管Q1受到的串扰的Rbuffer1、Cbuffer1和用于减少下管Q2受到的串扰的Rbuffer2、Cbuffer2。通过合理配置Rbuffer、Cbuffer的值，一方面减小漏源电压变化率
Figure DDA0002728084810000011
来抑制受到的正向串扰，另一方面需要控制住对源极电流变化率
Figure DDA0002728084810000012
来限制受到的负向串扰。本发明提供了一种无源抑制碳化硅MOSFET桥臂串扰的方案，在不增加电路和控制复杂度的前提下，提高了碳化硅MOSFET桥臂工作的可靠性和安全性。

Description

一种抑制串扰的碳化硅MOSFET桥臂电路及设计方法
技术领域
本发明属于电力电子电路技术领域，更具体地，涉及一种抑制串扰的碳化硅MOSFET桥臂电路及设计方法。
背景技术
碳化硅MOSFET属于第三代宽禁带半导体功率器件，具有开关速度快，开关损耗小，导通电阻小，耐高温，耐高压的优良特性，在电力电子变换器高频化的浪潮中具有很大的应用前景。然而在高频场合下，功率器件自身封装引入的寄生参数和PCB走线引入的杂散参数变得不可忽略。受到这些参数的影响，在各种电力电子变换器拓扑中，具有串联关系的碳化硅MOSFET之间存在“串扰”影响，具体表现为：正在动作的功率器件会使得相邻的未动作功率器件的栅源电压发生正向或负向的脉冲波动。正向的串扰电压可能会导致本不该动作的功率器件发生“误导通”，而负向的串扰电压则可能击穿功率器件的栅源电极，损坏功率器件。
现有的“串扰问题”解决方案均是从受到影响的功率器件的驱动回路(即栅源回路)入手。其中，有源米勒箝位的方法需要外加控制信号，增加了系统的控制复杂度；而无源的方法大多需要对栅源驱动回路做出较大改动，增加了驱动电路的复杂程度，并且无法应用于直接使用集成芯片驱动功率器件的场景。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种抑制串扰的碳化硅MOSFET桥臂电路及设计方法，旨在解决由于封装和PCB引起的寄生参数导致的碳化硅MOSFET桥臂串扰问题。
为实现上述目的，本发明一方面提供了一种抑制串扰的碳化硅MOSFET桥臂电路，包括直流电压源VDC、上管Q1、上管驱动回路、上管漏源缓冲回路、下管Q2、下管驱动电路、下管漏源缓冲电路；直流电压源VDC的正极接上管Q1的漏极，上管Q1的源极接下管Q2的漏极，下管Q2的源极接直流电压源VDC的负极；上管驱动回路连接在上管Q1的栅极和源极之间；下管驱动回路连接在下管Q2的栅极和源极之间。
进一步地，上管驱动回路包括上管驱动电源Vg1和上管驱动电阻Rg1；上管驱动电源Vg1的正极串联上管驱动电阻Rg1后，连接上管Q1的栅极；上管驱动电源Vg1的负极连接上管Q1的源极。
进一步地，下管驱动回路包括下管驱动电源Vg2和下管驱动电阻Rg2；下管驱动电源Vg2的正极串联下管驱动电阻Rg2后，连接下管Q2的栅极；下管驱动电源Vg2的负极连接下管Q2的源极。
进一步地，上管漏源缓冲回路包括上管缓冲电容Cbuffer1和上管缓冲电阻Rbuffer1，上管缓冲电容Cbuffer1和上管缓冲电阻Rbuffer1为串联关系。
进一步地，下管漏源缓冲回路包括下管缓冲电容Cbuffer2和下管缓冲电阻Rbuffer2，下管缓冲电容Cbuffer2和下管缓冲电阻Rbuffer2为串联关系。
进一步地，上管Q1和下管Q2为碳化硅MOSFET。
本发明另一方面提供了一种抑制串扰的碳化硅MOSFET桥臂电路的设计方法，包括以下步骤：
(1)设计待测电路：
包括直流电压源VDC、上管Q1、上管驱动回路、上管漏源缓冲回路、下管Q2、下管驱动电路、下管漏源缓冲电路；直流电压源VDC的正极接上管Q1的漏极，上管Q1的源极接下管Q2的漏极，下管Q2的源极接直流电压源VDC的负极；上管驱动回路连接在上管Q1的栅极和源极之间；下管驱动回路连接在下管Q2的栅极和源极之间；
(2)对待测电路上桥臂进行双脉冲测试，直流侧接入额定工况下电压，将空心电感并联在下管Q2两端，给上管Q1发送两个开通脉冲信号，宽度记为T1、T2，调整T1的大小，使得第二个脉冲信号流过上管Q1的电流大小额定工况下的电流，调整T2的大小，使得上管Q1在第二个脉冲信号控制下，完成额定的电压电流情况下的开通关断过程，测量并记录上管Q1开通和关断过程中，上管栅源电压Ugs1、下管源极电流Is2、下管漏源电压Uds2、下管栅源电压Ugs2的波形；
(3)对(2)中获得的开通关断波形进行分段，确定t1～t2、t2～t3、t3～t4、t8～t9、t9～t10几个关键时间段：
t1～t2：该阶段特征为下管的体二极管的续流电流：由最大减小至零，上管栅源电压Ugs1达到米勒平台；
t2～t3：该阶段特征为下管漏源电压Uds2开始线性上升，下管源极电流Is2增大至最大值；
t3～t4：该阶段特征为下管漏源电压Uds2继续线性上升，上升至直流电压VDC，管源极电流Is2开始减小；
t8～t9：该阶段特征为下管漏源电压Uds2开始线性下降，降至负向的二极管导通压降，管源极电流Is2近似线性下降；
t9～t10：该阶段特征为下管漏源电压Uds2不变，下管源极电流Is2下降至额定电流-IL；
(4)如果开通过程t1～t4期间下管受到的正向串扰电压过大，超过了下管栅源极的导通门限电压，或者关断过程t8～t10期间下管受到的负向串扰过大，超过了下管栅源极的负向安全电压，则需要增大下管漏源缓冲回路中的下管缓冲电容Cbuffer2，然后回到步骤(2)；反之，则当前的下管漏源缓冲回路中的下管缓冲电容Cbuffer2为符合要求的设计值；
如果开通过程t1～t4期间下管受到的负向串扰电压过大，超过了下管栅源极的负向安全电压，或者关断过程t8～t10期间下管受到的正向串扰过大，超过了下管栅源极的导通门限电压，需要增大下管漏源缓冲回路中的下管缓冲电阻Rbuffer2，然后回到步骤(2)；反之，则当前的下管漏源缓冲回路中的下管缓冲电阻Rbuffer2为符合要求的设计值；
(5)对待测电路下桥臂进行双脉冲测试，直流侧接入额定工况下电压，将空心电感并联在上管Q1两端，给下管Q2发送两个开通脉冲控制信号，宽度记为T1'、T2'，调整T1'的大小，使得第二个脉冲时刻流过下管Q2的电流大小等于额定工况下的电流，调整T2'的大小，使得下管Q2在第二个脉冲信号控制下，完成额定的电压电流情况下的开通关断过程，测量并记录下管Q2开通和关断过程中，下管栅源电压Ugs2、上管源极电流Is1、上管漏源电压Uds1、上管栅源电压Ugs1的波形；
(6)对(5)中获得的开通关断波形进行分段，确定t1'～t2'、t2'～t3'、t3'～t4'、t8'～t9'、t9'～t10'几个关键时间段；
t1'～t2'：该阶段特征为上管的体二极管的续流电流由最大减小至零，下管栅源电压Ugs2达到米勒平台；
t2'～t3'：该阶段特征为上管漏源电压Uds1开始线性上升，上管源极电流Is1增大至最大值；
t3'～t4'：该阶段特征为上管漏源电压Uds1继续线性上升，上升至直流电压VDC，上管源极电流Is1开始减小；
t8'～t9'：该阶段特征为上管漏源电压Uds1开始线性下降，降至负向的二极管导通压降，上管源极电流Is1近似线性下降；
t9'～t10'：该阶段特征为上管漏源电压Uds1几乎不变，上管源极电流Is1下降至-IL；
(7)如果开通过程t1'～t4'期间上管受到的正向串扰电压过大，超过了上管栅源极的导通门限电压，或者关断过程t8'～t10'期间上管受到的负向串扰过大，超过了上管栅源极的负向安全电压，则需要增大上管漏源缓冲回路中的上管缓冲电容Cbuffer1，然后回到步骤(5)；反之，则当前的上管漏源缓冲回路中的上管缓冲电容Cbuffer1为符合要求的设计值；
如果开通过程t1'～t4'期间上管受到的负向串扰电压过大，超过了上管栅源极的负向安全电压，或者关断过程t8'～t10'期间上管受到的正向串扰过大，超过了上管栅源极的导通门限电压，需要增大上管漏源缓冲回路中的上管缓冲电阻Rbuffer1，然后回到步骤(4)；反之，则当前的上管漏源缓冲回路中的上管缓冲电阻Rbuffer1为符合要求的设计值。
通过本发明所构思的以上技术方案，与现有技术相比，由于是从漏源回路解决这一问题，且采用的均为无源器件，所以本发明能够在不增加驱动电路复杂程度和控制复杂度的前提下，很好的抑制碳化硅MOSFET桥臂的串扰电压，增强了碳化硅MOSFET桥臂电路的安全性与可靠性。
附图说明
图1是测试桥臂上管的双脉冲实验电路的框图；
图2是上管开通过程的示意图；
图3是上管关断过程的示意图；
图4是下管开通过程的示意图；
图5是下管关断过程的示意图；
图6是仅有共源电感影响时的等效电路；
图7是共源电感和栅漏极寄生电容影响时的等效电路；
图8是针对上管开通过程中的下管正向串扰的抑制效果；
图9是针对上管关断过程中的下管负向串扰的抑制效果。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间不构成冲突就可以相互组合。
本发明提供了一种抑制串扰的碳化硅MOSFET桥臂电路，包括直流电压源VDC、上管Q1、上管驱动回路、上管漏源缓冲回路、下管Q2、下管驱动电路、下管漏源缓冲电路；直流电压源VDC的正极接上管Q1的漏极，上管Q1的源极接下管Q2的漏极，下管Q2的源极接直流电压源VDC的负极；上管驱动回路连接在上管Q1的栅极和源极之间；下管驱动回路连接在下管Q2的栅极和源极之间。
具体地，上管驱动回路包括上管驱动电源Vg1，上管驱动电阻Rg1，由于PCB走线引入的栅极杂散电感Lg1和共源电感Ls1；上管驱动电源Vg1的正极串联上管驱动电阻Rg1后，连接上管Q1的栅极；上管驱动电源Vg1的负极连接上管Q1的源极。
具体地，下管驱动回路包括下管驱动电源Vg2，下管驱动电阻Rg2，由于PCB走线引入的栅极杂散电感Lg2和共源电感Ls2；下管驱动电源Vg2的正极串联下管驱动电阻Rg2后，连接下管Q2的栅极；下管驱动电源Vg2的负极连接下管Q2的源极。
具体地，上管漏源缓冲回路包括上管缓冲电容Cbuffer1，上管缓冲电阻Rbuffer1，上管缓冲电容Cbuffer1和上管缓冲电阻Rbuffer1为串联关系。
具体地，下管漏源缓冲回路包括下管缓冲电容Cbuffer2，下管缓冲电阻Rbuffer2，下管缓冲电容Cbuffer2和下管缓冲电阻Rbuffer2为串联关系。
具体地，上管Q1和下管Q2为碳化硅MOSFET。Q1由于封装引入的寄生参数：D1为其寄生体二极管，Rg1_in为其源极寄生电阻，Cgd1为其栅极和漏极间的寄生电容，Cgs1为其栅极和源极间的寄生电容，Cds1为其漏极和源极间的寄生电容。Q2由于封装引入的寄生参数：D2为其寄生体二极管，Rg2_in为其源极寄生电阻，Cgd2为其栅极和漏极间的寄生电容，Cgs2为其栅极和源极间的寄生电容，Cds2为其漏极和源极间的寄生电容。
实施例
如图1所示，以测试桥臂上管的双脉冲实验电路为例，对下管漏源缓冲回路的Cbuffer2、Rbuffer2设计方法进行说明。所述双脉冲实验过程为：空心电感Lload接在桥臂中点和直流母线负端之间，下管恒给定关断控制信号(Vg2＝0V)，上管给定两个脉冲宽度的开通信号。其中第一个脉冲将空心电感充电至额定工况，这样第二个脉冲时测得的各类波形就可以作为桥臂正常连续工作时的性能表征。
上管开通过程对下管的串扰影响见图2，上管关断过程对下管的影响见图3。下管开通过程对上管的串扰影响见图4，下管关断过程对上管的影响见图5。串扰产生的主要原因有两点：(1)上管的开关过程引起下管源极电流的变化，该电流变化率
Figure GDA0003034858560000073
作用于下管的共源电感，影响下管驱动回路电压；(2)上管的开关过程引起下管漏极电位的变化，该电压变化率
Figure GDA0003034858560000074
作用于下管栅极和漏极间的寄生电容，影响下管驱动回路电压。
根据上管开通、关断的各特征时间段进行分类，逐段分析下管驱动回路的等效电路和串扰影响。
t1～t2：该阶段特征为下管的体二极管的续流电流(-Is2)由最大减小至零(即Is2由-IL升至0)，上管栅源电压Ugs1达到米勒平台。该阶段可以认为下管漏源电压Uds2几乎不变，故等效电路如图6，栅源电压由式(1)确定：
Figure GDA0003034858560000071
t2～t4：该阶段特征为下管漏源电压Uds2开始线性上升，从负向的二极管导通压降升至直流电压VDC。该阶段下管源极电流Is2先增大(t2～t3)后减小(t3～t4)，故等效电路如图7，栅源电压由式(2)确定：
Figure GDA0003034858560000072
t8～t9：该阶段特征为下管漏源电压Uds2开始线性下降，降至负向的二极管导通压降。该阶段下管源极电流Is2近似线性下降(有别于t9～t10阶段的斜率)，故等效电路如图7，栅源电压由式(2)确定。
t9～t10：该阶段特征为下管漏源电压Uds2几乎不变，下管源极电流Is2下降至-IL。其等效电路如图6，栅源电压由式(1)确定。
上管开通过程中，下管受到的串扰正向和负向的最大值都一定出现在t1～t4阶段；上管关断过程中，下管受到的串扰正向和负向的最大值都一定出现在t8～t10阶段，故其余时间段不展开分析。
接着分析本发明所引入的下管漏源缓冲电路Cbuffer2、Rbuffer2，对串扰的两个成因——源极电流变化率
Figure GDA0003034858560000081
和漏源电压变化率
Figure GDA0003034858560000082
的影响：与下管漏源极间寄生电容Cds2并联的Cbuffer2，增大容值可以减小
Figure GDA0003034858560000083
减小容值可以增大
Figure GDA0003034858560000084
而与Cbuffer2串联的Rbuffer2大小则会影响Cbuffer2充放电电流的大小，这也将直接影响
Figure GDA0003034858560000085
的大小，与此同时该电流为下管源极电流Is2的组成部分，将间接影响
Figure GDA0003034858560000086
由于式(1)和式(2)均为关于Ugs2的常微分方程，反推
Figure GDA0003034858560000087
和
Figure GDA0003034858560000088
较为困难。所以在实际工程中一般采用如下设计流程：先通过前述双脉冲实验得到串扰波形，考察正向串扰最大值是否超过了开关管的门限电压(造成误导通)，负向最大值是否超过了开关管的反向耐压值(造成开关管损坏)，再根据超限串扰出现的时间区间去对照对应的数学模型(即式(1)或式(2))，考虑调整对应开关管的Rbuffer和Cbuffer的大小。一般而言，如果开通过程的正向串扰过大或者关断过程的负向串扰过大，需要增大Cbuffer；如果开通过程的负向串扰或者关断过程的正向串扰过大，需要增大Rbuffer。仿真波形见图8和图9。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种抑制串扰的碳化硅MOSFET桥臂电路的设计方法，其特征在于，包括以下步骤：
(1)设计待测电路：
包括直流电压源VDC、上管Q1、上管驱动回路、上管漏源缓冲回路、下管Q2、下管驱动电路、下管漏源缓冲电路；直流电压源VDC的正极接上管Q1的漏极，上管Q1的源极接下管Q2的漏极，下管Q2的源极接直流电压源VDC的负极；上管驱动回路连接在上管Q1的栅极和源极之间；下管驱动回路连接在下管Q2的栅极和源极之间；所述上管漏源缓冲回路包括上管缓冲电容Cbuffer1和上管缓冲电阻Rbuffer1，上管缓冲电容Cbuffer1和上管缓冲电阻Rbuffer1为串联关系；下管漏源缓冲回路包括下管缓冲电容Cbuffer2和下管缓冲电阻Rbuffer2，下管缓冲电容Cbuffer2和下管缓冲电阻Rbuffer2为串联关系；
(2)对待测电路上桥臂进行双脉冲测试，直流侧接入额定工况下电压，将空心电感并联在下管Q2两端，给上管Q1发送两个开通脉冲信号，宽度记为T1、T2，调整T1的大小，使得第二个脉冲信号流过上管Q1的电流大小额定工况下的电流，调整T2的大小，使得上管Q1在第二个脉冲信号控制下，完成额定的电压电流情况下的开通关断过程，测量并记录上管Q1开通和关断过程中，上管栅源电压Ugs1、下管源极电流Is2、下管漏源电压Uds2、下管栅源电压Ugs2的波形；
(3)对(2)中获得的开通关断波形进行分段，确定t1～t2、t2～t3、t3～t4、t8～t9、t9～t10几个关键时间段：
t1～t2：该阶段特征为下管的体二极管的续流电流：由最大减小至零，上管栅源电压Ugs1达到米勒平台；
t2～t3：该阶段特征为下管漏源电压Uds2开始线性上升，下管源极电流Is2增大至最大值；
t3～t4：该阶段特征为下管漏源电压Uds2继续线性上升，上升至直流电压VDC，管源极电流Is2开始减小；
t8～t9：该阶段特征为下管漏源电压Uds2开始线性下降，降至负向的二极管导通压降，管源极电流Is2近似线性下降；
t9～t10：该阶段特征为下管漏源电压Uds2不变，下管源极电流Is2下降至额定电流-IL；
(4)如果开通过程t1～t4期间下管受到的正向串扰电压超过了下管栅源极的导通门限电压，或者关断过程t8～t10期间下管受到的负向串扰超过了下管栅源极的负向安全电压，则需要增大下管漏源缓冲回路中的下管缓冲电容Cbuffer2，然后回到步骤(2)；反之，则当前的下管漏源缓冲回路中的下管缓冲电容Cbuffer2为符合要求的设计值；
如果开通过程t1～t4期间下管受到的负向串扰电压超过了下管栅源极的负向安全电压，或者关断过程t8～t10期间下管受到的正向串扰超过了下管栅源极的导通门限电压，需要增大下管漏源缓冲回路中的下管缓冲电阻Rbuffer2，然后回到步骤(2)；反之，则当前的下管漏源缓冲回路中的下管缓冲电阻Rbuffer2为符合要求的设计值；
(5)对待测电路下桥臂进行双脉冲测试，直流侧接入额定工况下电压，将空心电感并联在上管Q1两端，给下管Q2发送两个开通脉冲控制信号，宽度记为T1'、T2'，调整T1'的大小，使得第二个脉冲时刻流过下管Q2的电流大小等于额定工况下的电流，调整T2'的大小，使得下管Q2在第二个脉冲信号控制下，完成额定的电压电流情况下的开通关断过程，测量并记录下管Q2开通和关断过程中，下管栅源电压Ugs2、上管源极电流Is1、上管漏源电压Uds1、上管栅源电压Ugs1的波形；
(6)对(5)中获得的开通关断波形进行分段，确定t1'～t2'、t2'～t3'、t3'～t4'、t8'～t9'、t9'～t10'几个关键时间段；
t1'～t2'：该阶段特征为上管的体二极管的续流电流由最大减小至零，下管栅源电压Ugs2达到米勒平台；
t2'～t3'：该阶段特征为上管漏源电压Uds1开始线性上升，上管源极电流Is1增大至最大值；
t3'～t4'：该阶段特征为上管漏源电压Uds1继续线性上升，上升至直流电压VDC，上管源极电流Is1开始减小；
t8'～t9'：该阶段特征为上管漏源电压Uds1开始线性下降，降至负向的二极管导通压降，上管源极电流Is1近似线性下降；
t9'～t10'：该阶段特征为上管漏源电压Uds1几乎不变，上管源极电流Is1下降至-IL；
(7)如果开通过程t1'～t4'期间上管受到的正向串扰电压超过了上管栅源极的导通门限电压，或者关断过程t8'～t10'期间上管受到的负向串扰超过了上管栅源极的负向安全电压，则需要增大上管漏源缓冲回路中的上管缓冲电容Cbuffer1，然后回到步骤(5)；反之，则当前的上管漏源缓冲回路中的上管缓冲电容Cbuffer1为符合要求的设计值；
如果开通过程t1'～t4'期间上管受到的负向串扰电压超过了上管栅源极的负向安全电压，或者关断过程t8'～t10'期间上管受到的正向串扰超过了上管栅源极的导通门限电压，需要增大上管漏源缓冲回路中的上管缓冲电阻Rbuffer1，然后回到步骤(4)；反之，则当前的上管漏源缓冲回路中的上管缓冲电阻Rbuffer1为符合要求的设计值。
CN202011109387.6A 2020-10-16 2020-10-16 一种抑制串扰的碳化硅mosfet桥臂电路及设计方法 Active CN112147480B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011109387.6A CN112147480B (zh) 2020-10-16 2020-10-16 一种抑制串扰的碳化硅mosfet桥臂电路及设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011109387.6A CN112147480B (zh) 2020-10-16 2020-10-16 一种抑制串扰的碳化硅mosfet桥臂电路及设计方法

Publications (2)

Publication Number Publication Date
CN112147480A CN112147480A (zh) 2020-12-29
CN112147480B true CN112147480B (zh) 2021-08-31

Family

ID=73952155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011109387.6A Active CN112147480B (zh) 2020-10-16 2020-10-16 一种抑制串扰的碳化硅mosfet桥臂电路及设计方法

Country Status (1)

Country Link
CN (1) CN112147480B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103733500A (zh) * 2011-09-30 2014-04-16 株式会社日立制作所 半导体驱动电路及使用其的电力转换装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047665A (en) * 1989-02-08 1991-09-10 Burr-Brown Corporation Low noise, low offset, high speed CMOS differential amplifier
CN106778413B (zh) * 2016-12-05 2019-04-26 中国科学技术大学 一种应用于超高频rfid的集成模拟自干扰抵消电路
CN108649777A (zh) * 2018-04-12 2018-10-12 南京航空航天大学 一种eGaN HEMT桥臂串扰抑制驱动电路及其控制方法
CN110492728A (zh) * 2019-08-20 2019-11-22 国网浙江省电力有限公司电力科学研究院 一种可抑制桥臂串扰的SiC功率器件驱动电路及其控制方法
CN111342642B (zh) * 2020-03-18 2021-02-05 华中科技大学 一种用于碳化硅mosfet驱动的反激式电源控制方法
CN111600461A (zh) * 2020-05-27 2020-08-28 山东大学 一种改进型SiC MOSFET桥臂串扰抑制驱动电路及方法
CN111614234B (zh) * 2020-05-27 2023-08-15 电子科技大学 一种碳化硅mosfet桥臂串扰抑制电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103733500A (zh) * 2011-09-30 2014-04-16 株式会社日立制作所 半导体驱动电路及使用其的电力转换装置

Also Published As

Publication number Publication date
CN112147480A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
CN112491253B (zh) SiC MOSFET串扰电压的计算、寄生参数提取和驱动参数整定方法
CN111211762B (zh) 一种高开通性能的SiC MOSFET驱动电路
CN111525780B (zh) 宽禁带功率器件驱动串扰电压抑制电路、方法及装置
CN109494972B (zh) 基于增强型氮化镓器件的死区时间设置方法
CN112285522B (zh) 一种igbt过流预警系统及方法
CN112737312A (zh) 一种抑制SiC MOSFET桥式电路串扰的驱动电路
Hou et al. An ultrafast discrete short-circuit protection circuit for GaN HEMTs
CN113447752B (zh) 一种半桥型功率模块动静态一体化测试装置及其测试方法
CN115173676A (zh) 一种抑制过冲尖峰的SiC MOSFET驱动电路
Zhou et al. Dead time optimization for synchronous switching of SiC MOSFETs considering nonlinear gate capacitance
CN112147480B (zh) 一种抑制串扰的碳化硅mosfet桥臂电路及设计方法
Guo et al. Modeling and suppression of the crosstalk issue considering the influence of the parasitic parameters of sic mosfets
Qiu et al. Diagnosing for cross-conduction in GaN half-bridge
CN112434400B (zh) 一种mosfet栅源电压干扰传导路径模型的建模方法
Zhao et al. Study of Si IGBT and SiC MOSFET Performance Based on Double-Pulse Test
CN112953174B (zh) 基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路
CN112434401B (zh) 一种mosfet栅源电压响应高频脉冲干扰的方法
Duan et al. An online on-state voltage measurement circuit with series diode clamp for SiC MOSFETs
Wu et al. Analytical modeling of switching characteristics of the SiC MOSFET based on finite state machine
Lu et al. An Active Gate Driver Design to Reduce Voltage and Current Overshoots for SiC MOSFET Modules
Li et al. Modeling and Analysis of Bridge-Leg Crosstalk of GaN HEMT Considering Staged Effect of Common-Source Inductance
CN112710940B (zh) 一种SiC MOSFET反向转移电容测量方法
Cui et al. Slope Sensing for Optimum Dynamic Gate Driving of SiC Power MOSFETs
Xu et al. A Transistor-Based Assist Gate Driver of SiC MOSFET for Crosstalk Suppression in A Phase-Leg Configuration
Li et al. Switching process analysis and drive circuit simulation of SiC MOSFET in dynamic wireless charging for electric vehicles

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant