CN110557110B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110557110B
CN110557110B CN201910440658.7A CN201910440658A CN110557110B CN 110557110 B CN110557110 B CN 110557110B CN 201910440658 A CN201910440658 A CN 201910440658A CN 110557110 B CN110557110 B CN 110557110B
Authority
CN
China
Prior art keywords
semiconductor device
source
capacitor
switching element
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910440658.7A
Other languages
English (en)
Other versions
CN110557110A (zh
Inventor
宫崎裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110557110A publication Critical patent/CN110557110A/zh
Application granted granted Critical
Publication of CN110557110B publication Critical patent/CN110557110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

本发明的目的在于提供能够抑制将多个开关元件并联连接的半导体装置的电流不平衡的半导体装置。该半导体装置的特征在于，具备：第1开关元件，其具有第1栅极、第1源极以及第1漏极，该第1源极经由第1连接线而与共通端子连接；第2开关元件，其具有第2栅极、第2源极以及第2漏极，该第2源极经由第2连接线而与该第1源极连接，经由该第1连接线和该第2连接线而与该共通端子连接，该第2漏极与该第1漏极连接；第1电容器，其将该第1源极和电源的高电压侧进行连接；第1电路元件，其一端连接至该电源的高电压侧和该第1电容器之间；以及第2电容器，其将该第2源极和该第1电路元件的另一端进行连接。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
在专利文献1中，公开了对如下电路处的过电压的产生进行抑制的栅极驱动电路，该电路是在并联连接的IGBT的发射极和栅极电源电路的0V端子间分别连接有阻抗单元的电路。为了对在各IGBT变成导通状态时由于在IGBT的主电路生成的寄生电感而产生的电流进行抑制，该栅极驱动电路在各IGBT的发射极和栅极电源电路的0V端子间分别设置阻抗单元。将同极性端彼此连接的齐纳二极管的串联电路分别与该阻抗单元并联连接。
专利文献1：日本特开2018-11096号公报
就专利文献1所公开的栅极驱动电路而言，在向并联连接的元件的源极间插入的齐纳二极管执行导通动作之前的期间，产生栅极过电压以及并联连接的元件间的电流不平衡。
就并联连接有多个开关元件的半导体装置而言，为了抑制电流不平衡，想到将每个开关元件的主电路配线电感进行统一。但是，如果这样做，则存在总的电感变大的问题。另外，如果并联数量增加，则应对存在极限。
发明内容
本发明就是为了解决上述这样的课题而提出的，其目的在于提供能够抑制并联连接有多个开关元件的半导体装置的电流不平衡的半导体装置。
本发明涉及的半导体装置的特征在于，具备：第1开关元件，其具有第1栅极、第1源极以及第1漏极，该第1源极经由第1连接线而与共通端子连接；第2开关元件，其具有第2栅极、第2源极以及第2漏极，该第2源极经由第2连接线而与该第1源极连接，经由该第1连接线和该第2连接线而与该共通端子连接，该第2漏极与该第1漏极连接；第1电容器，其将该第1源极和电源的高电压侧进行连接；第1电路元件，其一端连接至该电源的高电压侧和该第1电容器之间；以及第2电容器，其将该第2源极和该第1电路元件的另一端进行连接。
本发明的其它的特征在下面得以明确。
发明的效果
根据本发明，通过使多个开关元件的源极电位接近于均一，从而能够抑制电流不平衡。
附图说明
图1是实施方式1的半导体装置的电路图。
图2是实施方式2涉及的半导体装置的电路图。
图3是表示将第1检测电路由开关和电阻元件构成的例子的图。
图4是实施方式3涉及的半导体装置的电路图。
图5是表示将第2检测电路由开关和电阻元件构成的例子的图。
图6是表示实施方式4涉及的第1开关元件的结构例的图。
图7是表示第1开关元件的另外的结构例的图。
图8是实施方式5涉及的半导体装置的电路图。
图9是实施方式6涉及的半导体装置的电路图。
标号的说明
10第1开关元件，11第1连接线，12第2开关元件，13第2连接线，14电源，20第1电路元件，C1第1电容器，C2第2电容器。
具体实施方式
参照附图对本发明的实施方式涉及的半导体装置进行说明。对相同或相应的结构要素标注相同的标号，有时省略重复说明。
实施方式1.
图1是实施方式1的半导体装置的电路图。该半导体装置具备第1开关元件10和第2开关元件12。第1开关元件10具有第1栅极G1、第1源极S1以及第1漏极D1。第1源极S1经由第1连接线11而与共通端子T1连接。能够将共通端子T1例如设为电源14的中点。
第2开关元件12具备第2栅极G2、第2源极S2以及与第1漏极D1连接的第2漏极D2。第2源极S2经由第2连接线13而与第1源极S1连接。第2源极S2经由第1连接线11和第2连接线13而与共通端子T1连接。共通端子T1还可以称为电力端子。这样，第1开关元件10和第2开关元件12并联连接。第1开关元件10和第2开关元件12例如可以设为IGBT(Insulated GateBipolar Transistor)或者功率MOSFET。第1开关元件10和第2开关元件12可以设为对大电流进行通断的功率芯片。
第1源极S1和电源14的高电压侧通过第1电容器C1而连接。而且，在电源14的高电压侧和第1电容器C1之间连接有第1电路元件20的一端。第1电路元件20是暂态电感大的任意的元件。例如，可以将第1电路元件20设为电阻元件、电感元件或者二极管。第2源极S2和第1电路元件20的另一端通过第2电容器C2而连接。
这样，对第1源极S1和第2源极S2设置电源用电容器。即，第1源极S1以不经由元件的形式与电源14的高电压侧连接。第2源极S2经由第1电路元件20而与电源14的高电压侧连接。
如果第1开关元件10和第2开关元件12导通，则在主电路产生电流变化。从共通的主电极端子即共通端子T1至2个开关元件为止的距离不同。在这个例子中，第1源极S1通过第1连接线11而与共通端子T1连接，与此相对，第2源极S2通过第1、第2连接线11、13而与共通端子T1连接。因此，从共通端子T1进行观察，与第1开关元件10相比第2开关元件12较远。因此，在2个开关元件产生电流变化的期间，第2开关元件12的源极电位高于第1开关元件10的源极电位。该电位差由第2连接线13的寄生电感L1和电流变化率的乘积给出，达到几伏特。将2个源极电位的差设为ΔV。
在没有第1电容器C1、第2电容器C2以及第1电路元件20的情况下，施加至第2开关元件12的有效栅极电源电压变成从栅极驱动正电压减去ΔV而得到的值。因此，第2开关元件12的栅极升高时的电压变化被抑制，与不受ΔV的影响的第1开关元件10之间，流过元件的电流变化率di/dt产生差异。具体地说，与第1开关元件10相比第2开关元件12的通断速度变缓，会产生通断时的暂态的电流不平衡。
该问题会在将多个开关元件并联连接的结构中普遍地产生。具体地说，如果将驱动用的多个源极连接于配线，则由于主电路配线电感的感应电压，并联连接的元件间的通断速度产生差异。例如，就SiC-MOSFET而言，大多将多个小的芯片并联连接，因而该问题显著。
但是，根据实施方式1涉及的半导体装置，通过设置第1电容器C1、第2电容器C2以及第1电路元件20，从而能够抑制电流不平衡。第2连接线L2的感应电压反映至第1电路元件20的两端电压。在第2连接线L2产生了感应电压时，能够使第1电容器C1的两端电压和第2电容器C2的两端电压实质上一致。由此，能够对第2开关元件12的通断速度进行校正，使其与第1开关元件10的通断速度相同。因此，能够改善第1、第2开关元件10、12的通断速度的平衡，抑制电流不平衡。而且，由于该作用仅限于在各开关元件产生电流变化率di/dt的期间起效，因此不对从栅极动作开始到产生电流变化率di/dt为止的延迟时间产生影响。另外，没有向第1连接线11和第2连接线13追加电感，因而能够对通断平衡进行校正，而不牺牲主电路电感。
从电源14将电压施加至第1栅极G1和第2栅极G2。第1电容器C1和第2电容器C2负责栅极电荷的供给。因此，这些电容需要设为大于或等于开关元件的栅极源极间电容Cgs。具体地说，可以设为，第1电容器C1的电容大于或等于第1栅极G1和第1源极S1之间的电容，第2电容器C2的电容大于或等于第2栅极G2和第2源极S2之间的电容。
第1开关元件10或者第2开关元件12可以由硅形成，也可以由与硅相比带隙大的宽带隙半导体形成。作为宽带隙半导体，例如存在碳化硅、氮化镓类材料或者金刚石。例如，就SiC-MOSFET而言，当前，大面积芯片的成品率差，大多将多个小面积芯片并联连接。由此，能够在多个并联连接的SiC-MOSFET的驱动电路中，应用上述的结构。另外，在这个例子中，将2个开关元件并联连接，但也可以使并联连接的开关元件的数量大于2。
在实施方式1中说明的变形例能够应用于下面的实施方式涉及的半导体装置。以下，由于实施方式涉及的半导体装置与实施方式1之间的共通点多，因而以与实施方式1之间的不同点为中心进行说明。
实施方式2.
图2是实施方式2涉及的半导体装置的电路图。该半导体装置具备第1检测电路30。第1检测电路30对第1电路元件20的两端电压进行检测，在产生了暂态电压时，向第2栅极G2供给电流。例如，第1检测电路30可以设为，如果第1电路元件20的两端电压达到预定的电压则从第2电容器C2的正极向第2栅极G2流过电流的开关。
图3是表示将第1检测电路30由开关Q1和电阻元件R1构成的例子的图。第1电路元件20为电阻元件。就这个例子而言，如果第1、第2开关元件10、12导通，由寄生电感L1引起的感应电压增加，则产生第1电路元件20的两端电压，由此开关Q1成为接通状态，经由电阻元件R1而向第2栅极G2进行充电。第2栅极G2的充电所用的电荷由第2电容器C2供给。向第2栅极G2提供经由电阻元件R1的电流以及经由电阻元件R2的电流。因此，与没有经由电阻元件R1的电流的情况相比，产生电流变化率di/dt的期间内的第2开关元件12的驱动速度变高。通过适当地对电阻元件R1的电阻值进行调节，从而能够使第1、第2开关元件10、12的驱动速度相同。即，能够改善通断平衡。并且，如果渡过了产生电流变化率di/dt的期间，则开关Q1成为断开，成为不对第2开关元件12的驱动速度造成影响的状态。
实施方式3.
在实施方式1、2中对导通侧的电流不平衡的抑制进行了说明，能够通过与此相同的方法，对截止侧的电流不平衡进行抑制。图4是实施方式3涉及的半导体装置的电路图。在该电路中提供有第3电容器C3、第4电容器C4以及第2电路元件40。第3电容器C3将第1源极S1和电源14的低电压侧进行连接。第2电路元件40的一端连接在电源14的低电压侧和第3电容器C3之间。第2电路元件40可以设为与第1电路元件20相同的元件。第4电容器C4将第2源极S2和第2电路元件40的另一端进行连接。
在第1、第2开关元件10、12的截止时，第2连接线13的感应电压反映至第2电路元件40的两端电压。由此，能够对第2开关元件12的通断速度进行校正，使其与第1开关元件10的通断速度相同。
也可以在该半导体装置设置第2检测电路50。第2检测电路50是，如果第2电路元件40的两端电压达到预定的电压则从第4电容器C4的正极向第2栅极G2流过电流的电路。
图5是表示将第2检测电路50由开关Q2和电阻元件R3构成的例子的图。如果第1、第2开关元件10、12截止，由寄生电感L1引起的感应电压增加，则产生第2电路元件40的两端电压，由此开关Q2成为接通状态，经由电阻元件R3而向第2栅极G2进行充电。第2栅极G2的充电所用的电荷由第4电容器C4供给。向第2开关元件12提供经由电阻元件R3的电流以及经由电阻元件R2的电流。因此，在与没有经由电阻元件R3的电流的情况相比，产生电流变化率di/dt的期间内的第2开关元件12的驱动速度变高。通过适当地对电阻元件R3的电阻值进行调节，从而能够使第1、第2开关元件10、12的驱动速度相同，能够改善通断平衡。然而，如果渡过了产生电流变化率di/dt的期间，则开关Q2成为断开，成为不对第2开关元件12的驱动速度造成影响的状态。
对第1电路元件20是电阻元件的情况进行探讨。在通断时，如果在第1、第2电容器C1、C2各自的正极侧产生电位差，则在电阻元件即第1电路元件20的两端暂态地产生电位差。为了充分享受上述效果，至少需要在通断的电流转变时间(current transition time)的期间维持电位差。因此，第2电容器C2的电容和第1电路元件20的电阻值的乘积可以设为大于或等于第2开关元件12的电流转变时间。第2电容器C2的电容和第1电路元件20的电阻值的乘积为暂态时间常数。将该暂态时间常数设为大于或等于通断的电流转变时间。作为例子，如果将通断的转变时间设为100nsec，将第1、第2电容器C1、C2的电容设为10nF，则需要大于或等于10Ω的电阻值。对于第2电路元件40是电阻元件的情况，能够同样地进行考虑。
实施方式4.
图6是表示第1开关元件10的结构例的图。第1开关元件10具备岛状的多个芯片10a。多个芯片10a的背面与集电极图案60连接，源极通过导线而与源极图案62连接。在图7中，图示出第1开关元件10具备的岛状的多个芯片10a的另外的例子。图6、7示出1个开关元件具备岛状的多个芯片。对于第2开关元件12，也可以设为与第1开关元件10同样的结构。通过提供上述的电容器和电路元件而对岛状的多个芯片间的电流不平衡进行抑制。
例如，还可以将第1开关元件10等1个开关元件设为具有多个芯片的模块。在将第1开关元件10和第2开关元件12的至少一个设为模块的情况下，通过提供上述的电容器和电路元件而对模块间的电流不平衡进行抑制。
实施方式5.
图8是实施方式5涉及的半导体装置的电路图。该半导体装置是将第1电路元件20和第2电路元件40设为电感元件的半导体装置。为了充分享受上述效果，能够将电感元件的电感设为大于或等于在第1源极S1和第2源极S2之间产生的寄生电感L1的10倍。
此时，为了抑制由于第1电容器C1、第2电容器C2以及电感元件而使栅极电压振动所引起的对通断平衡的影响，需要使第1、第2电容器C1、C2的电容尽可能小。例如，在将第1电容器C1的电容设为C，将第2电容器C2的电容设为C，将电感元件的电感设为La，将第2开关元件12的电流转变时间设为tr时，以满足下面的式子的方式，对各元件的特性进行调整。
2π√(La×C)＜tr
能够在该条件的基础上，将C设为大于或等于栅极源极间电容。对于第3电容器C3和第4电容器C4，该讨论同样也成立。
实施方式6.
图9是实施方式6涉及的半导体装置的电路图。该半导体装置是将第1电路元件20和第2电路元件40设为二极管的半导体装置。为了使向第1、第2开关元件10、12的栅极施加的电压降尽可能小，可以使用正方向电压小的二极管。例如，能够使用肖特基势垒二极管。

Claims (16)

1.一种半导体装置，其特征在于，具备：
第1开关元件，其具有第1栅极、第1源极以及第1漏极，该第1源极经由第1连接线而与共通端子连接；
第2开关元件，其具有第2栅极、第2源极以及第2漏极，该第2源极经由第2连接线而与所述第1源极连接，经由所述第1连接线和所述第2连接线而与所述共通端子连接，该第2漏极与所述第1漏极连接；
第1电容器，其将所述第1源极和电源的高电压侧进行连接；
第1电路元件，其一端连接至所述电源的高电压侧和所述第1电容器之间；以及
第2电容器，其将所述第2源极和所述第1电路元件的另一端进行连接。
2.根据权利要求1所述的半导体装置，其特征在于，
从所述电源将电压施加至所述第1栅极和所述第2栅极，
所述第1电容器的电容大于或等于所述第1栅极和所述第1源极之间的电容，所述第2电容器的电容大于或等于所述第2栅极和所述第2源极之间的电容。
3.根据权利要求1或2所述的半导体装置，其特征在于，
具备第1检测电路，该第1检测电路构成为，如果所述第1电路元件的两端电压达到预定的电压，则从所述第2电容器的正极向所述第2栅极流过电流。
4.根据权利要求1或2所述的半导体装置，其特征在于，具备：
第3电容器，其将所述第1源极和电源的低电压侧进行连接；
第2电路元件，其一端连接至所述电源的低电压侧和所述第3电容器之间；以及
第4电容器，其将所述第2源极和所述第2电路元件的另一端进行连接。
5.根据权利要求4所述的半导体装置，其特征在于，
具备第2检测电路，该第2检测电路构成为，如果所述第2电路元件的两端电压达到预定的电压，则从所述第4电容器的正极向所述第2栅极流过电流。
6.根据权利要求1或2所述的半导体装置，其特征在于，
所述第1开关元件和所述第2开关元件的至少一个具备岛状的多个芯片。
7.根据权利要求1或2所述的半导体装置，其特征在于，
所述第1开关元件和所述第2开关元件的至少一个是具有多个芯片的模块。
8.根据权利要求1或2所述的半导体装置，其特征在于，
所述第1电路元件是电阻元件。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第2电容器的电容和所述电阻元件的电阻值的乘积大于或等于所述第2开关元件的电流转变时间。
10.根据权利要求4所述的半导体装置，其特征在于，
所述第1电路元件和所述第2电路元件是电感元件。
11.根据权利要求10所述的半导体装置，其特征在于，
所述电感元件的电感大于或等于在所述第1源极和所述第2源极之间产生的电感的10倍。
12.根据权利要求10所述的半导体装置，其特征在于，
在将所述第1电容器的电容设为C1，将所述第2电容器的电容设为C2，将所述电感元件的电感设为La，将所述第2开关元件的电流转变时间设为tr时，满足
Figure FDA0004123923390000031
Figure FDA0004123923390000032
13.根据权利要求4所述的半导体装置，其特征在于，
所述第1电路元件和第2电路元件是二极管。
14.根据权利要求13所述的半导体装置，其特征在于，
所述二极管是肖特基势垒二极管。
15.根据权利要求1或2所述的半导体装置，其特征在于，
所述第1开关元件或者所述第2开关元件由宽带隙半导体形成。
16.根据权利要求15所述的半导体装置，其特征在于，
所述宽带隙半导体是碳化硅、氮化镓类材料或者金刚石。
CN201910440658.7A 2018-05-30 2019-05-24 半导体装置 Active CN110557110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018103812A JP7073913B2 (ja) 2018-05-30 2018-05-30 半導体装置
JP2018-103812 2018-05-30

Publications (2)

Publication Number Publication Date
CN110557110A CN110557110A (zh) 2019-12-10
CN110557110B true CN110557110B (zh) 2023-07-07

Family

ID=68536467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910440658.7A Active CN110557110B (zh) 2018-05-30 2019-05-24 半导体装置

Country Status (4)

Country Link
US (1) US10483965B1 (zh)
JP (1) JP7073913B2 (zh)
CN (1) CN110557110B (zh)
DE (1) DE102019202801A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113875140B (zh) * 2019-05-30 2024-03-15 松下知识产权经营株式会社 驱动器电路和开关系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03147418A (ja) * 1989-11-02 1991-06-24 Hitachi Ltd 半導体集積回路，半導体メモリ及びマイクロプロセツサ
JPH117330A (ja) * 1997-06-17 1999-01-12 Nec Corp 電源回路
US6433614B1 (en) * 2001-03-02 2002-08-13 Volterra Semiconductor Corporation MOSFET-based switch
CN103733500A (zh) * 2011-09-30 2014-04-16 株式会社日立制作所 半导体驱动电路及使用其的电力转换装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147418B2 (ja) 1991-08-09 2001-03-19 株式会社日立製作所 Ｍｒｉ用ｒｆコイル
US6937086B1 (en) * 2001-03-02 2005-08-30 Volterra Semiconductor Corporation Method and apparatus for operating a field-effect transistor (FET) pair
JP2004229382A (ja) 2003-01-21 2004-08-12 Toshiba Corp ゲート駆動回路、および電力変換装置
JP2018011096A (ja) * 2016-07-11 2018-01-18 株式会社明電舎 半導体装置のゲート駆動回路
US10079599B2 (en) * 2016-10-14 2018-09-18 Infineon Technologies Ag Controlling at least two transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03147418A (ja) * 1989-11-02 1991-06-24 Hitachi Ltd 半導体集積回路，半導体メモリ及びマイクロプロセツサ
JPH117330A (ja) * 1997-06-17 1999-01-12 Nec Corp 電源回路
US6057729A (en) * 1997-06-17 2000-05-02 Nec Corporation Power circuit
US6433614B1 (en) * 2001-03-02 2002-08-13 Volterra Semiconductor Corporation MOSFET-based switch
CN103733500A (zh) * 2011-09-30 2014-04-16 株式会社日立制作所 半导体驱动电路及使用其的电力转换装置

Also Published As

Publication number Publication date
JP7073913B2 (ja) 2022-05-24
JP2019208177A (ja) 2019-12-05
US10483965B1 (en) 2019-11-19
CN110557110A (zh) 2019-12-10
DE102019202801A1 (de) 2019-12-05
US20190372570A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
US10651839B2 (en) Power switching apparatus
US8289669B2 (en) Semiconductor device including over voltage protection circuit having gate discharge circuit operated based on temperature and voltage as to output transistor
JP2007511898A (ja) 静電気放電に対する保護回路及びその動作方法
US10784860B1 (en) Gate driver and semiconductor module
US8531233B2 (en) Switching circuit including nitride semiconductor devices
US8456225B1 (en) Negative charge pump
US20180248540A1 (en) Switching circuit
US6803807B2 (en) Negative voltage output charge pump circuit
CN102893525A (zh) 对电压驱动型元件进行驱动的驱动装置
US20210226623A1 (en) Self-driven gate-driving circuit
JPWO2019167446A1 (ja) スイッチング回路
US10483966B2 (en) Switching circuit
JP2016134882A (ja) 負荷駆動制御装置および負荷駆動制御方法
US20130021083A1 (en) Active clamp circuit
US20090086394A1 (en) Protection circuit and semiconductor integrated circuit
JP6251387B2 (ja) 複合型半導体装置
US20100309593A1 (en) Semiconductor device and electrostatic discharge protection method for the semiconductor device
CN110557110B (zh) 半导体装置
US20040070901A1 (en) Electrostatic discharge protection circuit
CN114696305A (zh) 静电放电esd保护装置
US20180115156A1 (en) Semiconductor integrated circuit and semiconductor device including the same
CN107452734A (zh) 半导体器件
US8885309B2 (en) Undervoltage protection system
US20210278871A1 (en) Current output circuit
US9941686B2 (en) Sensor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant